JP2972732B1 - Ａｔｍセル分離回路と分離方法 - Google Patents
Ａｔｍセル分離回路と分離方法Info
- Publication number
- JP2972732B1 JP2972732B1 JP20409398A JP20409398A JP2972732B1 JP 2972732 B1 JP2972732 B1 JP 2972732B1 JP 20409398 A JP20409398 A JP 20409398A JP 20409398 A JP20409398 A JP 20409398A JP 2972732 B1 JP2972732 B1 JP 2972732B1
- Authority
- JP
- Japan
- Prior art keywords
- atm
- data
- line
- atm cell
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【要約】
【課題】 入力されるＡＴＭセルを回線ごとに分離して
出力するときに、後段に接続される回線の回線速度，ビ
ット幅に合わせて、回線単位にＡＴＭセルを分離して出
力できるＡＴＭセル分離回路を提供することにある。 【解決手段】 本発明によるＡＴＭセル分離回路は、入
力されるＡＴＭセルを回線単位に分離するセル分離部１
０〜１１と、回線単位に分離されたＡＴＭセルデータを
出力回線のビット幅に合わせるためのパラレルシリアル
変換部１２〜１３と、パラレルシリアル変換されたＡＴ
Ｍセルをセレクト信号２３により入力されたＡＴＭセル
データが何回線に分離されて出力するのかを選択するた
めの選択回路１４と、選択回路から出力されたＡＴＭセ
ルデータの蓄積及びクロック乗換えを行うセルバッファ
１５〜１８とを設けている。
出力するときに、後段に接続される回線の回線速度，ビ
ット幅に合わせて、回線単位にＡＴＭセルを分離して出
力できるＡＴＭセル分離回路を提供することにある。 【解決手段】 本発明によるＡＴＭセル分離回路は、入
力されるＡＴＭセルを回線単位に分離するセル分離部１
０〜１１と、回線単位に分離されたＡＴＭセルデータを
出力回線のビット幅に合わせるためのパラレルシリアル
変換部１２〜１３と、パラレルシリアル変換されたＡＴ
Ｍセルをセレクト信号２３により入力されたＡＴＭセル
データが何回線に分離されて出力するのかを選択するた
めの選択回路１４と、選択回路から出力されたＡＴＭセ
ルデータの蓄積及びクロック乗換えを行うセルバッファ
１５〜１８とを設けている。
Description
【０００１】
【発明の属する技術分野】本発明は低速から高速までの
通信を効率的に扱うことができる、特にマルチメディア
通信で基幹的役割を担うＡＴＭ（Asynchronous Transf
er Mode）通信方式に関する。さらに詳しく言えばＡＴ
Ｍスイッチから出力され、複数回線の多重度を持つＡＴ
Ｍセルデータの分離方式の改良に関する発明である。
通信を効率的に扱うことができる、特にマルチメディア
通信で基幹的役割を担うＡＴＭ（Asynchronous Transf
er Mode）通信方式に関する。さらに詳しく言えばＡＴ
Ｍスイッチから出力され、複数回線の多重度を持つＡＴ
Ｍセルデータの分離方式の改良に関する発明である。
【０００２】
【従来の技術】ＡＴＭセル分離回路は、複数回線の多重
度を持って入力するＡＴＭセルを分離する回路である
が、近年回線速度が１５０ＭｂｐｓのＯＣ３や回線速度
が６００ＭｂｐｓのＯＣ１２のような各種回線速度，ビ
ット幅に合わせてＡＭセルデータを分離して転送するこ
とが要求されている。この要請に応えるために、例え
ば、特開平７−５８７５３に開示されているようにＡＴ
Ｍセルの入力データ及び出力データののビット幅，バイ
ト幅をデマルチプレクサ回路で変換する方法が提案され
ている。
度を持って入力するＡＴＭセルを分離する回路である
が、近年回線速度が１５０ＭｂｐｓのＯＣ３や回線速度
が６００ＭｂｐｓのＯＣ１２のような各種回線速度，ビ
ット幅に合わせてＡＭセルデータを分離して転送するこ
とが要求されている。この要請に応えるために、例え
ば、特開平７−５８７５３に開示されているようにＡＴ
Ｍセルの入力データ及び出力データののビット幅，バイ
ト幅をデマルチプレクサ回路で変換する方法が提案され
ている。
【０００３】
【発明が解決しようとする課題】この先行技術文献に開
示された手法は、図７に示されているが、本発明一実施
例図である図４との比較から明らかなように、出力され
るＡＴＭセルの回線速度，ビット幅に応じたセレクト信
号を有していないため各種回線速度，ビット幅のＡＴＭ
セルを転送できるという構成を有していない。このた
め、出力側に回線速度およびビット幅の異なるインタフ
ェースを接続する場合には、 ＡＴＭセルを転送できな
いことになる。その結果、回線速度及びビット幅の異な
るＡＴＭセルを転送するために、回路変更または回路追
加して回線速度及びビット幅を合わせ込まなければなら
ないという問題がある。さらには、回路変更または回路
追加を行うには、開発期間，開発費用及び工数が必須と
なっているため、交換システムを開発する上で重要な要
素となる納期及びコストが増大するという問題もある。
本発明の主な目的は、各種回線処理回路等へ出力するＡ
ＴＭセルの回線速度，ビット幅に制限されることなく、
セレクト信号を切替えるだけで各種回線速度，ビット幅
のＡＴＭセルを転送できるようにしたＡＴＭセル分離回
路を提供することにある。
示された手法は、図７に示されているが、本発明一実施
例図である図４との比較から明らかなように、出力され
るＡＴＭセルの回線速度，ビット幅に応じたセレクト信
号を有していないため各種回線速度，ビット幅のＡＴＭ
セルを転送できるという構成を有していない。このた
め、出力側に回線速度およびビット幅の異なるインタフ
ェースを接続する場合には、 ＡＴＭセルを転送できな
いことになる。その結果、回線速度及びビット幅の異な
るＡＴＭセルを転送するために、回路変更または回路追
加して回線速度及びビット幅を合わせ込まなければなら
ないという問題がある。さらには、回路変更または回路
追加を行うには、開発期間，開発費用及び工数が必須と
なっているため、交換システムを開発する上で重要な要
素となる納期及びコストが増大するという問題もある。
本発明の主な目的は、各種回線処理回路等へ出力するＡ
ＴＭセルの回線速度，ビット幅に制限されることなく、
セレクト信号を切替えるだけで各種回線速度，ビット幅
のＡＴＭセルを転送できるようにしたＡＴＭセル分離回
路を提供することにある。
【０００４】
【課題を解決するための手段】上記課題を解決する本発
明のＡＴＭセル分離回路は、複数回線の多重度を持って
入力するＡＴＭセルデータをＡＴＭスイッチ部９からＡ
ＴＭ処理部８を経てＡＴＭセル分離部７に転送し、回線
数、回線速度、ビット幅が決定された後、回線処理部０
−３を介してシリアルデータとして出力する機能を有す
るＡＴＭ交換機内のＡＴＭセル分離部を構築するＡＴＭ
セル分離回路において、前記入力されるＡＴＭセルデー
タを回線単位に分離するセル分離部１０と、該回線単位
に分離されたＡＴＭセルデータを出力回線のビット幅の
データに変換するパラレルシリアル変換部１２、１３
と、前記ＡＴＭセルデータが何回線に分離されて出力さ
れるのかを指定するセレクト信号の設定データに基づ
き、パラレルシリアル変換部１２、１３の出力またはＡ
ＴＭ処理部８の出力を選択する選択回路１４と、選択回
路１４から出力されたＡＴＭセルデータの蓄積及びクロ
ック乗換えを行うセルバッファ１５−１８とを具備する
ことを特徴としている。好ましくは、パラレルシリアル
変換部１２、１３は、回線単位に分離されたＡＴＭセル
データの３２ビットＸ１４バイトを１６ビットＸ２７バ
イトにパラレルシリアル変換する３２ビット−１６ビッ
トパラレルシリアル変換部１２と、前記３２ビットＸ１
４ワードを８ビットＸ５３バイトにパラレルシリアル変
換する３２ビット−８ビットパラレルシリアル変換部１
３とを有するとよい。好ましくは、選択回路１４は、セ
レクト信号に基づき、前記ＡＴＭセルデータをスルーで
入力したデータ、３２ビット−１６ビットパラレルシリ
アル変換部１２から入力したデータ、もしくは３２ビッ
ト−８ビットパラレルシリアル変換部１３から入力した
データの何れかのデータを選択する構成とするとよい。
好ましくは、ＡＴＭセル分離回路７は、セレクト信号の
設定データを切り換えることにより、複数回線の多重度
を持って入力するＡＴＭセルデータを後段に接続される
回線の回線速度，ビット幅に合わせて、回線ごとに分離
して出力する構成とするとよい。また、好ましくは、請
求項１記載のＡＴＭセル分離回路をインタフェースとし
て、前記ＡＴＭ交換機を既存のＡＴＭシステムの回線処
理回路、または新規ＡＴＭシステムの回線処理回路と接
続するように構成するとよい。上記課題を解決する本発
明のＡＴＭセル分離方法は、複数回線の多重度を持って
入力するＡＴＭセルデータをＡＴＭスイッチ部９からＡ
ＴＭ処理部８を経てＡＴＭセル分離部７に転送し、回線
数、回線速度、ビット幅が決定された後、回線処理部０
−３を介してシリアルデータとして出力する機能を有す
るＡＴＭ交換機内のＡＴＭセル分離方法において、ＡＴ
Ｍスイッチ部９からＡＴＭセル分離部７に入力されるＡ
ＴＭセルデータを回線単位に分離する過程と、該回線単
位に分離されたＡＴＭセルデータをパラレルシリアル変
換部１２、１３により出力回線のビット幅のデータにパ
ラレルシリアル変換する過程と、前記ＡＴＭセルデータ
が何回線に分離されて出力されるのかを指定するセレク
ト信号の設定データを切り換えて、前記パラレルシリア
ル変換部１２、１３の出力またはＡＴＭ処理部８の出力
を選択回路１４により選択する過程と、選択回路１４か
ら出力されたＡＴＭセルデータをセルバッファに蓄積
し、クロック乗換えを行う過程とを有することを特徴と
している。
明のＡＴＭセル分離回路は、複数回線の多重度を持って
入力するＡＴＭセルデータをＡＴＭスイッチ部９からＡ
ＴＭ処理部８を経てＡＴＭセル分離部７に転送し、回線
数、回線速度、ビット幅が決定された後、回線処理部０
−３を介してシリアルデータとして出力する機能を有す
るＡＴＭ交換機内のＡＴＭセル分離部を構築するＡＴＭ
セル分離回路において、前記入力されるＡＴＭセルデー
タを回線単位に分離するセル分離部１０と、該回線単位
に分離されたＡＴＭセルデータを出力回線のビット幅の
データに変換するパラレルシリアル変換部１２、１３
と、前記ＡＴＭセルデータが何回線に分離されて出力さ
れるのかを指定するセレクト信号の設定データに基づ
き、パラレルシリアル変換部１２、１３の出力またはＡ
ＴＭ処理部８の出力を選択する選択回路１４と、選択回
路１４から出力されたＡＴＭセルデータの蓄積及びクロ
ック乗換えを行うセルバッファ１５−１８とを具備する
ことを特徴としている。好ましくは、パラレルシリアル
変換部１２、１３は、回線単位に分離されたＡＴＭセル
データの３２ビットＸ１４バイトを１６ビットＸ２７バ
イトにパラレルシリアル変換する３２ビット−１６ビッ
トパラレルシリアル変換部１２と、前記３２ビットＸ１
４ワードを８ビットＸ５３バイトにパラレルシリアル変
換する３２ビット−８ビットパラレルシリアル変換部１
３とを有するとよい。好ましくは、選択回路１４は、セ
レクト信号に基づき、前記ＡＴＭセルデータをスルーで
入力したデータ、３２ビット−１６ビットパラレルシリ
アル変換部１２から入力したデータ、もしくは３２ビッ
ト−８ビットパラレルシリアル変換部１３から入力した
データの何れかのデータを選択する構成とするとよい。
好ましくは、ＡＴＭセル分離回路７は、セレクト信号の
設定データを切り換えることにより、複数回線の多重度
を持って入力するＡＴＭセルデータを後段に接続される
回線の回線速度，ビット幅に合わせて、回線ごとに分離
して出力する構成とするとよい。また、好ましくは、請
求項１記載のＡＴＭセル分離回路をインタフェースとし
て、前記ＡＴＭ交換機を既存のＡＴＭシステムの回線処
理回路、または新規ＡＴＭシステムの回線処理回路と接
続するように構成するとよい。上記課題を解決する本発
明のＡＴＭセル分離方法は、複数回線の多重度を持って
入力するＡＴＭセルデータをＡＴＭスイッチ部９からＡ
ＴＭ処理部８を経てＡＴＭセル分離部７に転送し、回線
数、回線速度、ビット幅が決定された後、回線処理部０
−３を介してシリアルデータとして出力する機能を有す
るＡＴＭ交換機内のＡＴＭセル分離方法において、ＡＴ
Ｍスイッチ部９からＡＴＭセル分離部７に入力されるＡ
ＴＭセルデータを回線単位に分離する過程と、該回線単
位に分離されたＡＴＭセルデータをパラレルシリアル変
換部１２、１３により出力回線のビット幅のデータにパ
ラレルシリアル変換する過程と、前記ＡＴＭセルデータ
が何回線に分離されて出力されるのかを指定するセレク
ト信号の設定データを切り換えて、前記パラレルシリア
ル変換部１２、１３の出力またはＡＴＭ処理部８の出力
を選択回路１４により選択する過程と、選択回路１４か
ら出力されたＡＴＭセルデータをセルバッファに蓄積
し、クロック乗換えを行う過程とを有することを特徴と
している。
【０００５】
【発明の実施の形態】図１は、本発明の一実施例として
のＡＴＭ交換機のＡＴＭスイッチ部９から回線処理部０
〜３までの構成を示している。本ＡＴＭ交換機は、ＡＴ
Ｍセル分離回路を有する。このＡＴＭスイッチ部９から
のフルＡＴＭセルはＡＴＭ処理部８からＡＴＭセル分離
部７に供給され、回線処理部０〜３を介して光回線へシ
リアルデータが出力される。ＡＴＭセル処理部８の出力
は、本発明に従って設けられたＡＴＭセル分離部７で回
線数及び各種の回線速度，ビット幅が決定されて、後段
に位置する回線処理部０〜３へ送られる。図１は、６０
０ＭｂｐｓのフルＡＴＭセルに４回線分のＡＴＭセルが
多重化されている場合の１例である。ＡＴＭスイッチ部
９から多重度４回線の１８．８ＭＨｚ×３２ビット×１
４バイトのフルＡＴＭセルが出力され、ＡＴＭセル処理
部８で各種のＡＴＭセル処理を行い、ＡＴＭセル分離部
７で４回線分離処理を行い１回線当り１８．８ＭＨｚ×
８ビット×５３バイトのＡＴＭセルを構成して後段に位
置する回線処理部０〜３に出力される。回線処理部０〜
３で１回線当り１５０Ｍｂｐｓ光回線のシリアルデータ
を出力する。図２は、３００ＭｂｐｓのフルＡＴＭセル
に２回線分のＡＴＭセルが多重化されている場合の１例
であり、ＡＴＭスイッチ部９から多重度２回線の１８．
８ＭＨｚ×３２ビット×１４バイトのフルＡＴＭセルが
出力され、ＡＴＭセル処理部８で各種のＡＴＭセル処理
を行い、ＡＴＭセル分離部７で２回線分離処理を行い１
回線当り１８．８ＭＨｚ×１６ビット×２７バイトのＡ
ＴＭセルを構成して後段に位置する回線処理部４〜５に
出力され、回線処理部４〜５で１回線当り１５０Ｍｂｐ
ｓ光回線のシリアルデータを出力する。図３は、６００
ＭｂｐｓのフルＡＴＭセルに１回線分のＡＴＭセルが収
容されている場合の１例であり、ＡＴＭスイッチ部９か
ら１８．８ＭＨｚ×３２ビット×１４バイトのフルＡＴ
Ｍセルが出力され、ＡＴＭセル処理部８で各種のＡＴＭ
セル処理を行い、ＡＴＭセル分離部７で分離処理を行な
わずにスルーで１８．８ＭＨｚ×３２ビット×１４バイ
トのＡＴＭセルを後段に位置する回線処理部６に出力さ
れ、回線処理部６で１回線当り６００Ｍｂｐｓ光回線の
シリアルデータを出力する。
のＡＴＭ交換機のＡＴＭスイッチ部９から回線処理部０
〜３までの構成を示している。本ＡＴＭ交換機は、ＡＴ
Ｍセル分離回路を有する。このＡＴＭスイッチ部９から
のフルＡＴＭセルはＡＴＭ処理部８からＡＴＭセル分離
部７に供給され、回線処理部０〜３を介して光回線へシ
リアルデータが出力される。ＡＴＭセル処理部８の出力
は、本発明に従って設けられたＡＴＭセル分離部７で回
線数及び各種の回線速度，ビット幅が決定されて、後段
に位置する回線処理部０〜３へ送られる。図１は、６０
０ＭｂｐｓのフルＡＴＭセルに４回線分のＡＴＭセルが
多重化されている場合の１例である。ＡＴＭスイッチ部
９から多重度４回線の１８．８ＭＨｚ×３２ビット×１
４バイトのフルＡＴＭセルが出力され、ＡＴＭセル処理
部８で各種のＡＴＭセル処理を行い、ＡＴＭセル分離部
７で４回線分離処理を行い１回線当り１８．８ＭＨｚ×
８ビット×５３バイトのＡＴＭセルを構成して後段に位
置する回線処理部０〜３に出力される。回線処理部０〜
３で１回線当り１５０Ｍｂｐｓ光回線のシリアルデータ
を出力する。図２は、３００ＭｂｐｓのフルＡＴＭセル
に２回線分のＡＴＭセルが多重化されている場合の１例
であり、ＡＴＭスイッチ部９から多重度２回線の１８．
８ＭＨｚ×３２ビット×１４バイトのフルＡＴＭセルが
出力され、ＡＴＭセル処理部８で各種のＡＴＭセル処理
を行い、ＡＴＭセル分離部７で２回線分離処理を行い１
回線当り１８．８ＭＨｚ×１６ビット×２７バイトのＡ
ＴＭセルを構成して後段に位置する回線処理部４〜５に
出力され、回線処理部４〜５で１回線当り１５０Ｍｂｐ
ｓ光回線のシリアルデータを出力する。図３は、６００
ＭｂｐｓのフルＡＴＭセルに１回線分のＡＴＭセルが収
容されている場合の１例であり、ＡＴＭスイッチ部９か
ら１８．８ＭＨｚ×３２ビット×１４バイトのフルＡＴ
Ｍセルが出力され、ＡＴＭセル処理部８で各種のＡＴＭ
セル処理を行い、ＡＴＭセル分離部７で分離処理を行な
わずにスルーで１８．８ＭＨｚ×３２ビット×１４バイ
トのＡＴＭセルを後段に位置する回線処理部６に出力さ
れ、回線処理部６で１回線当り６００Ｍｂｐｓ光回線の
シリアルデータを出力する。
【０００６】これより本発明に従って設けられたＡＴＭ
セル分離部７について説明する。図４を参照すると、以
下のように構成されている。すなわち、ＡＴＭセル処理
部８から入力される入力セル同期信号２１に同期したＡ
ＴＭセルデータ２２は、セル分離部１０〜１１で回線毎
に分離される。かくして分離されたＡＴＭセルデータ
は、パラレルシリアル変換部１２〜１３で出力するビッ
ト幅バイト数に合わせるための変換を行う。選択部１４
ではセレクト信号２３によりＡＴＭセルデータが何回線
に分離されているのかを選択する。選択された経路の回
線毎に分離されたＡＴＭセルデータはセルバッファ１５
〜１８に蓄積される。セルバッファ１５〜１８からは、
出力クロックに同期して出力ＡＴＭセルデータ３５〜３
８と、それぞれのＡＴＭセルデータに同期した出力セル
同期信号３１〜３４とが出力される。図１〜３の回線処
理部０〜６とＡＴＭセル処理部８及びＡＴＭスイッチ部
９は、本発明とは直接関係しないので、その詳細な構成
は省略する。
セル分離部７について説明する。図４を参照すると、以
下のように構成されている。すなわち、ＡＴＭセル処理
部８から入力される入力セル同期信号２１に同期したＡ
ＴＭセルデータ２２は、セル分離部１０〜１１で回線毎
に分離される。かくして分離されたＡＴＭセルデータ
は、パラレルシリアル変換部１２〜１３で出力するビッ
ト幅バイト数に合わせるための変換を行う。選択部１４
ではセレクト信号２３によりＡＴＭセルデータが何回線
に分離されているのかを選択する。選択された経路の回
線毎に分離されたＡＴＭセルデータはセルバッファ１５
〜１８に蓄積される。セルバッファ１５〜１８からは、
出力クロックに同期して出力ＡＴＭセルデータ３５〜３
８と、それぞれのＡＴＭセルデータに同期した出力セル
同期信号３１〜３４とが出力される。図１〜３の回線処
理部０〜６とＡＴＭセル処理部８及びＡＴＭスイッチ部
９は、本発明とは直接関係しないので、その詳細な構成
は省略する。
【０００７】まず図１の構成の実施例につき、その動作
を説明する。回線処理部０〜３はＯＣ３相当の回線速度
１５０Ｍｂｐｓ相当の転送レートを持ち、さらにＡＴＭ
セル分離部７からは１回線処理部当り１８．８ＭＨｚ×
８ビット×５３ワードでＡＴＭセルデータが出力する場
合の動作について図８および図９のタイミング図と図４
のＡＴＭセル分離部の構成図とを用いて説明する。本実
施例のＡＴＭセル処理部８から入力される入力セル同期
信号２１に同期した入力ＡＴＭセルデータ２２は、１
８．８ＭＨｚ×３２ビット×１４ワードの回線速度６０
０Ｍｂｐｓで、かつ４回線の多重度で入力される。この
時にセレクト信号２３は、表１に示すように”００”を
設定することにより以下の動作を実行する。入力された
入力セル同期信号２１と入力ＡＴＭセルデータ２２は、
１セル→４セル分離部１１で４回線に分離され、４セル
分離同期信号４７に同期して１セル→４セル分離データ
４３〜４６が出力される。この１セル→４セル分離デー
タ４３〜４６は、３２ビット→８ビットパラレルシリア
ル変換部１３に入力され回線毎にビット幅，バイト数変
換される。そして、回線１には８ビット同期信号５１
Ｓ，３２ビット→８ビットパラレルシリアル変換データ
５１と、回線２には８ビット同期信号５２Ｓ，３２ビッ
ト→８ビットパラレルシリアル変換データ５２と、回線
３には８ビット同期信号５３Ｓ，３２ビット→８ビット
パラレルシリアル変換データ５３と、回線４には８ビッ
ト同期信号５４Ｓ，３２ビット→８ビットパラレルシリ
アル変換データ５４とが、それぞれ出力される。３２ビ
ット→８ビットパラレルシリアル変換データ５１〜５４
は選択回路１４に入力され、セレクト信号２３により選
択された経路を通して出力される。すなわち、回線１に
は選択同期信号５６Ｓ，選択データ５６と、回線２には
選択同期信号５７Ｓ，選択データ５７と、回線３には選
択同期信号５８Ｓ，選択データ５８と、回線４には選択
同期信号５９Ｓ，選択データ５９とが、それぞれ出力さ
れる。選択データ５６〜５９は回線毎にセルバッファ１
５〜１８に蓄積される。回線単位に蓄積されたＡＴＭセ
ルデータは、出力側クロック３０とセル同期信号生成部
１９で生成されるセル同期発生信号６１によりセルバッ
ファ１５〜１８から回線単位に読み出されて、回線１に
は出力セル同期信号３１，出力ＡＴＭセルデータ３５
と、回線２には出力セル同期信号３２，出力ＡＴＭセル
データ３６と、回線３には出力セル同期信号３３，出力
ＡＴＭセルデータ３７と、回線４には出力セル同期信号
３４，出力ＡＴＭセルデータ３８とが、それぞれ出力さ
れる。出力ＡＴＭセルデータ３５〜３８は、それぞれ回
線単位ごとに１８．８ＭＨｚ×８ビット×５３ワードの
回線速度１５０Ｍｂｐｓで出力される。この時にセルバ
ッファ１５〜１８に１セル分のセルデータが蓄積されて
いない場合には、空セルを生成して出力ＡＴＭセルデー
タ３５〜３８に出力される。
を説明する。回線処理部０〜３はＯＣ３相当の回線速度
１５０Ｍｂｐｓ相当の転送レートを持ち、さらにＡＴＭ
セル分離部７からは１回線処理部当り１８．８ＭＨｚ×
８ビット×５３ワードでＡＴＭセルデータが出力する場
合の動作について図８および図９のタイミング図と図４
のＡＴＭセル分離部の構成図とを用いて説明する。本実
施例のＡＴＭセル処理部８から入力される入力セル同期
信号２１に同期した入力ＡＴＭセルデータ２２は、１
８．８ＭＨｚ×３２ビット×１４ワードの回線速度６０
０Ｍｂｐｓで、かつ４回線の多重度で入力される。この
時にセレクト信号２３は、表１に示すように”００”を
設定することにより以下の動作を実行する。入力された
入力セル同期信号２１と入力ＡＴＭセルデータ２２は、
１セル→４セル分離部１１で４回線に分離され、４セル
分離同期信号４７に同期して１セル→４セル分離データ
４３〜４６が出力される。この１セル→４セル分離デー
タ４３〜４６は、３２ビット→８ビットパラレルシリア
ル変換部１３に入力され回線毎にビット幅，バイト数変
換される。そして、回線１には８ビット同期信号５１
Ｓ，３２ビット→８ビットパラレルシリアル変換データ
５１と、回線２には８ビット同期信号５２Ｓ，３２ビッ
ト→８ビットパラレルシリアル変換データ５２と、回線
３には８ビット同期信号５３Ｓ，３２ビット→８ビット
パラレルシリアル変換データ５３と、回線４には８ビッ
ト同期信号５４Ｓ，３２ビット→８ビットパラレルシリ
アル変換データ５４とが、それぞれ出力される。３２ビ
ット→８ビットパラレルシリアル変換データ５１〜５４
は選択回路１４に入力され、セレクト信号２３により選
択された経路を通して出力される。すなわち、回線１に
は選択同期信号５６Ｓ，選択データ５６と、回線２には
選択同期信号５７Ｓ，選択データ５７と、回線３には選
択同期信号５８Ｓ，選択データ５８と、回線４には選択
同期信号５９Ｓ，選択データ５９とが、それぞれ出力さ
れる。選択データ５６〜５９は回線毎にセルバッファ１
５〜１８に蓄積される。回線単位に蓄積されたＡＴＭセ
ルデータは、出力側クロック３０とセル同期信号生成部
１９で生成されるセル同期発生信号６１によりセルバッ
ファ１５〜１８から回線単位に読み出されて、回線１に
は出力セル同期信号３１，出力ＡＴＭセルデータ３５
と、回線２には出力セル同期信号３２，出力ＡＴＭセル
データ３６と、回線３には出力セル同期信号３３，出力
ＡＴＭセルデータ３７と、回線４には出力セル同期信号
３４，出力ＡＴＭセルデータ３８とが、それぞれ出力さ
れる。出力ＡＴＭセルデータ３５〜３８は、それぞれ回
線単位ごとに１８．８ＭＨｚ×８ビット×５３ワードの
回線速度１５０Ｍｂｐｓで出力される。この時にセルバ
ッファ１５〜１８に１セル分のセルデータが蓄積されて
いない場合には、空セルを生成して出力ＡＴＭセルデー
タ３５〜３８に出力される。
【０００８】
【表１】
【０００９】次に、図２の構成図に示すように回線処理
部４〜５は回線速度３００Ｍｂｐｓ相当の転送レートを
持ち、さらにＡＴＭセル分離部７からは１回線処理部当
り１８．８ＭＨｚ×１６ビット×２７ワードでＡＴＭセ
ルデータが出力する場合の動作について図１０および図
１１のタイミング図と図４の部分的構成図を用いて説明
する。本実施例のＡＴＭセル処理部８から入力される入
力セル同期信号２１に同期した入力ＡＴＭセルデータ２
２は、１８．８ＭＨｚ×３２ビット×１４ワードの回線
速度６００Ｍｂｐｓで、２回線の多重度で入力される。
この時にセレクト信号２３は、表１に示すように”０
１”を設定することにより以下の動作を実行する。入力
された入力セル同期信号２１と入力ＡＴＭセルデータ２
２は、１セル→２セル分離部１０で２回線に分離され、
２セル分離同期信号４２に同期して１セル→２セル分離
データ４０〜４１が出力される。この１セル→２セル分
離データ４０〜４１は、３２ビット→１６ビットパラレ
ルシリアル変換部１２に入力され回線毎にビット幅，バ
イト数変換されて、回線１には１６ビット同期信号４８
Ｓ，３２ビット→１６ビットパラレルシリアル変換デー
タ４８と、回線２には１６ビット同期信号４９Ｓ，３２
ビット→１６ビットパラレルシリアル変換データ４９と
が、それぞれ出力される。３２ビット→１６ビットパラ
レルシリアル変換データ４８〜４９は選択部１４に入力
され、セレクト信号２３により選択された経路を通し
て、回線１には選択同期信号５６Ｓ―５７Ｓ，選択デー
タ５６―５７とが、回線２には選択同期信号５８Ｓ―５
９Ｓ，選択データ５８―５９とが、それぞれ出力され
る。選択データ５６〜５９は回線毎にセルバッファ１５
〜１８に蓄積される。回線単位に蓄積されたＡＴＭセル
データは、出力側クロック３０とセル同期信号生成部１
９で生成されるセル同期発生信号６１によりセルバッフ
ァ１５〜１８から回線単位に読み出されて、回線１には
出力セル同期信号３１―３２，出力ＡＴＭセルデータ３
５―３６とが、回線２には出力セル同期信号３３―３
４，出力ＡＴＭセルデータ３７―３８とが、それぞれ出
力される。出力ＡＴＭセルデータ３５〜３８は、それぞ
れ回線単位に１８．８ＭＨｚ×１６ビット×２７ワード
の回線速度３００Ｍｂｐｓで出力される。この時にセル
バッファ１５〜１８に１セル分のセルデータが蓄積され
ていない場合には、空セルを生成して出力ＡＴＭセルデ
ータ３５〜３８に出力される。
部４〜５は回線速度３００Ｍｂｐｓ相当の転送レートを
持ち、さらにＡＴＭセル分離部７からは１回線処理部当
り１８．８ＭＨｚ×１６ビット×２７ワードでＡＴＭセ
ルデータが出力する場合の動作について図１０および図
１１のタイミング図と図４の部分的構成図を用いて説明
する。本実施例のＡＴＭセル処理部８から入力される入
力セル同期信号２１に同期した入力ＡＴＭセルデータ２
２は、１８．８ＭＨｚ×３２ビット×１４ワードの回線
速度６００Ｍｂｐｓで、２回線の多重度で入力される。
この時にセレクト信号２３は、表１に示すように”０
１”を設定することにより以下の動作を実行する。入力
された入力セル同期信号２１と入力ＡＴＭセルデータ２
２は、１セル→２セル分離部１０で２回線に分離され、
２セル分離同期信号４２に同期して１セル→２セル分離
データ４０〜４１が出力される。この１セル→２セル分
離データ４０〜４１は、３２ビット→１６ビットパラレ
ルシリアル変換部１２に入力され回線毎にビット幅，バ
イト数変換されて、回線１には１６ビット同期信号４８
Ｓ，３２ビット→１６ビットパラレルシリアル変換デー
タ４８と、回線２には１６ビット同期信号４９Ｓ，３２
ビット→１６ビットパラレルシリアル変換データ４９と
が、それぞれ出力される。３２ビット→１６ビットパラ
レルシリアル変換データ４８〜４９は選択部１４に入力
され、セレクト信号２３により選択された経路を通し
て、回線１には選択同期信号５６Ｓ―５７Ｓ，選択デー
タ５６―５７とが、回線２には選択同期信号５８Ｓ―５
９Ｓ，選択データ５８―５９とが、それぞれ出力され
る。選択データ５６〜５９は回線毎にセルバッファ１５
〜１８に蓄積される。回線単位に蓄積されたＡＴＭセル
データは、出力側クロック３０とセル同期信号生成部１
９で生成されるセル同期発生信号６１によりセルバッフ
ァ１５〜１８から回線単位に読み出されて、回線１には
出力セル同期信号３１―３２，出力ＡＴＭセルデータ３
５―３６とが、回線２には出力セル同期信号３３―３
４，出力ＡＴＭセルデータ３７―３８とが、それぞれ出
力される。出力ＡＴＭセルデータ３５〜３８は、それぞ
れ回線単位に１８．８ＭＨｚ×１６ビット×２７ワード
の回線速度３００Ｍｂｐｓで出力される。この時にセル
バッファ１５〜１８に１セル分のセルデータが蓄積され
ていない場合には、空セルを生成して出力ＡＴＭセルデ
ータ３５〜３８に出力される。
【００１０】更に、図３の構成図に示すように回線処理
部６はＯＣ１２相当の回線速度６００Ｍｂｐｓ相当の転
送レートを持ち、かつＡＴＭセル分離部７から出力され
るＡＴＭセルデータは、１回線処理部当り１８．８ＭＨ
ｚ×３２ビット×１４ワードで出力する場合の動作につ
いて図１２のタイミング図と図４の実施例の一部分の詳
細な構成図を用いて説明する。本実施例のＡＴＭセル処
理部８から入力される入力セル同期信号２１に同期した
入力ＡＴＭセルデータ２２は、１８．８ＭＨｚ×３２ビ
ット×１４ワードの回線速度６００Ｍｂｐｓで１回線の
み入力される。この時にセレクト信号２３は、表１に示
すように”１０”を設定することにより以下の動作を実
行する。入力された入力セル同期信号２１と入力ＡＴＭ
セルデータ２２は、選択部１４に入力され、セレクト信
号２３により選択された経路を通して、回線１は、選択
同期信号５６Ｓ〜５９Ｓ，選択データ５６〜５９が出力
される。選択データ５６〜５９は１回線分のＡＴＭセル
データがセルバッファ１５〜１８に蓄積される。蓄積さ
れたＡＴＭセルデータは、出力側クロック３０とセル同
期信号生成部１９で生成されるセル同期発生信号６１に
よりセルバッファ１５〜１８から読み出されて、回線１
は、出力セル同期信号３１〜３４，出力ＡＴＭセルデー
タ３５〜３８が出力される。出力ＡＴＭセルデータ３５
〜３８は、１回線で１８．８ＭＨｚ×３２ビット×１４
ワードの回線速度６００Ｍｂｐｓで出力される。すなわ
ち、クロック乗換えを行いスルーに出力される。この時
にセルバッファ１５〜１８に１セル分のセルデータが蓄
積されていない場合には、空セルを生成して出力ＡＴＭ
セルデータ３５〜３８に出力される。
部６はＯＣ１２相当の回線速度６００Ｍｂｐｓ相当の転
送レートを持ち、かつＡＴＭセル分離部７から出力され
るＡＴＭセルデータは、１回線処理部当り１８．８ＭＨ
ｚ×３２ビット×１４ワードで出力する場合の動作につ
いて図１２のタイミング図と図４の実施例の一部分の詳
細な構成図を用いて説明する。本実施例のＡＴＭセル処
理部８から入力される入力セル同期信号２１に同期した
入力ＡＴＭセルデータ２２は、１８．８ＭＨｚ×３２ビ
ット×１４ワードの回線速度６００Ｍｂｐｓで１回線の
み入力される。この時にセレクト信号２３は、表１に示
すように”１０”を設定することにより以下の動作を実
行する。入力された入力セル同期信号２１と入力ＡＴＭ
セルデータ２２は、選択部１４に入力され、セレクト信
号２３により選択された経路を通して、回線１は、選択
同期信号５６Ｓ〜５９Ｓ，選択データ５６〜５９が出力
される。選択データ５６〜５９は１回線分のＡＴＭセル
データがセルバッファ１５〜１８に蓄積される。蓄積さ
れたＡＴＭセルデータは、出力側クロック３０とセル同
期信号生成部１９で生成されるセル同期発生信号６１に
よりセルバッファ１５〜１８から読み出されて、回線１
は、出力セル同期信号３１〜３４，出力ＡＴＭセルデー
タ３５〜３８が出力される。出力ＡＴＭセルデータ３５
〜３８は、１回線で１８．８ＭＨｚ×３２ビット×１４
ワードの回線速度６００Ｍｂｐｓで出力される。すなわ
ち、クロック乗換えを行いスルーに出力される。この時
にセルバッファ１５〜１８に１セル分のセルデータが蓄
積されていない場合には、空セルを生成して出力ＡＴＭ
セルデータ３５〜３８に出力される。
【００１１】本発明の他の実施例としてのＡＴＭセル分
離部７の構成図を図５に示す。その基本的構成は上記の
通りであるが、ＡＴＭセル分離部７の入力データを回線
速度２．４Ｇｂｐｓ（７５．２ＭＨｚ×３２ビット×１
４ワード）で入力して、出力データを３２ビットから１
２８ビットにしている。この場合、ＯＣ１２相当の回線
速度６００Ｍｂｐｓ（１８．８ＭＨｚ×３２ビット×１
４ワード）のＡＴＭセルが４回線分離されて出力できる
ようにさらに工夫している。すなわち図５において、Ａ
ＴＭセル処理部８から入力される入力セル同期信号２１
に同期した入力ＡＴＭセルデータ２２は、１回線当り回
線速度６００Ｍｂｐｓが４回線多重化されて、フルＡＴ
Ｍセルデータとしては回線速度２．４Ｇｂｐｓで入力さ
れる。入力された入力セル同期信号２１と入力ＡＴＭセ
ルデータ２２は、１セル→４セル分離部１１で４回線に
分離され、４セル分離同期信号４７に同期して１セル→
４セル分離データ４３〜４６が出力される。この１セル
→４セル分離データ４３〜４６は選択回路１４に入力さ
れ、セレクト信号２３により選択された経路を通して、
回線１には選択同期信号５６Ｓと選択データ５６と、回
線２には選択同期信号５７Ｓと選択データ５７と、回線
３には選択同期信号５８Ｓと選択データ５８と、回線４
には選択同期信号５９Ｓと選択データ５９とが、それぞ
れ出力される。選択データ５６〜５９は回線毎にセルバ
ッファ１５〜１８に蓄積される。回線単位に蓄積された
ＡＴＭセルデータは、出力側クロック３０とセル同期信
号生成部１９で生成されるセル同期発生信号６１により
セルバッファ１５Ａ〜１８Ａ，１５Ｂ〜１８Ｂ，１５Ｃ
〜１８Ｃ，１５Ｄ〜１８Ｄから回線単位に読み出され
る。そして回線１には出力セル同期信号３１Ａ〜３４Ａ
と出力ＡＴＭセルデータ３５Ａ〜３８Ａとが、回線２に
は出力セル同期信号３１Ｂ〜３４Ｂと出力ＡＴＭセルデ
ータ３５Ｂ〜３８Ｂとが、回線３には出力セル同期信号
３１Ｃ〜３４Ｃと出力ＡＴＭセルデータ３５Ｃ〜３８Ｃ
とが、回線４には出力セル同期信号３１Ｄ〜３４Ｄと出
力ＡＴＭセルデータ３５Ｄ〜３８Ｄとが、それぞれ出力
される。出力ＡＴＭセルデータ３５Ａ〜３８Ａ，３５Ｂ
〜３８Ｂ，３５Ｃ〜３８Ｃ，３５Ｄ〜３８Ｄはそれぞれ
回線単位に１８．８ＭＨｚ×３２ビット×１４ワードの
回線速度６００Ｍｂｐｓで出力される。この時にセルバ
ッファ１５Ａ〜１８Ａ，１５Ｂ〜１８Ｂ，１５Ｃ〜１８
Ｃ，１５Ｄ〜１８Ｄに１セル分のセルデータが蓄積され
ていない場合には、空セルを生成して出力ＡＴＭセルデ
ータ３５Ａ〜３８Ａ，３５Ｂ〜３８Ｂ，３５Ｃ〜３８
Ｃ，３５Ｄ〜３８Ｄに出力される。したがって、このＡ
ＴＭセル分離部７を用いて、入力データ回線速度が２．
４Ｇｂｐｓで１回線当り６００Ｍｂｐｓを４回線の多重
度で入力したときの動作のタイミング図は図１３および
図１４のようになる。入力データが回線速度２．４Ｇｂ
ｐｓのＡＴＭセルデータは４回線分離されて、出力デー
タは１回線当り６００Ｍｂｐｓとなる。このように、入
力データが回線速度２．４ＧｂｐｓのＡＴＭセルで１回
線当り１５０Ｍｂｐｓを１６回線多重化して入力した本
実施例では、、回線毎にＡＴＭセルデータを１６回線分
離して、出力データは回線速度１５０Ｍｂｐｓとなり、
分離効率が良くなるという効果が得られる。
離部７の構成図を図５に示す。その基本的構成は上記の
通りであるが、ＡＴＭセル分離部７の入力データを回線
速度２．４Ｇｂｐｓ（７５．２ＭＨｚ×３２ビット×１
４ワード）で入力して、出力データを３２ビットから１
２８ビットにしている。この場合、ＯＣ１２相当の回線
速度６００Ｍｂｐｓ（１８．８ＭＨｚ×３２ビット×１
４ワード）のＡＴＭセルが４回線分離されて出力できる
ようにさらに工夫している。すなわち図５において、Ａ
ＴＭセル処理部８から入力される入力セル同期信号２１
に同期した入力ＡＴＭセルデータ２２は、１回線当り回
線速度６００Ｍｂｐｓが４回線多重化されて、フルＡＴ
Ｍセルデータとしては回線速度２．４Ｇｂｐｓで入力さ
れる。入力された入力セル同期信号２１と入力ＡＴＭセ
ルデータ２２は、１セル→４セル分離部１１で４回線に
分離され、４セル分離同期信号４７に同期して１セル→
４セル分離データ４３〜４６が出力される。この１セル
→４セル分離データ４３〜４６は選択回路１４に入力さ
れ、セレクト信号２３により選択された経路を通して、
回線１には選択同期信号５６Ｓと選択データ５６と、回
線２には選択同期信号５７Ｓと選択データ５７と、回線
３には選択同期信号５８Ｓと選択データ５８と、回線４
には選択同期信号５９Ｓと選択データ５９とが、それぞ
れ出力される。選択データ５６〜５９は回線毎にセルバ
ッファ１５〜１８に蓄積される。回線単位に蓄積された
ＡＴＭセルデータは、出力側クロック３０とセル同期信
号生成部１９で生成されるセル同期発生信号６１により
セルバッファ１５Ａ〜１８Ａ，１５Ｂ〜１８Ｂ，１５Ｃ
〜１８Ｃ，１５Ｄ〜１８Ｄから回線単位に読み出され
る。そして回線１には出力セル同期信号３１Ａ〜３４Ａ
と出力ＡＴＭセルデータ３５Ａ〜３８Ａとが、回線２に
は出力セル同期信号３１Ｂ〜３４Ｂと出力ＡＴＭセルデ
ータ３５Ｂ〜３８Ｂとが、回線３には出力セル同期信号
３１Ｃ〜３４Ｃと出力ＡＴＭセルデータ３５Ｃ〜３８Ｃ
とが、回線４には出力セル同期信号３１Ｄ〜３４Ｄと出
力ＡＴＭセルデータ３５Ｄ〜３８Ｄとが、それぞれ出力
される。出力ＡＴＭセルデータ３５Ａ〜３８Ａ，３５Ｂ
〜３８Ｂ，３５Ｃ〜３８Ｃ，３５Ｄ〜３８Ｄはそれぞれ
回線単位に１８．８ＭＨｚ×３２ビット×１４ワードの
回線速度６００Ｍｂｐｓで出力される。この時にセルバ
ッファ１５Ａ〜１８Ａ，１５Ｂ〜１８Ｂ，１５Ｃ〜１８
Ｃ，１５Ｄ〜１８Ｄに１セル分のセルデータが蓄積され
ていない場合には、空セルを生成して出力ＡＴＭセルデ
ータ３５Ａ〜３８Ａ，３５Ｂ〜３８Ｂ，３５Ｃ〜３８
Ｃ，３５Ｄ〜３８Ｄに出力される。したがって、このＡ
ＴＭセル分離部７を用いて、入力データ回線速度が２．
４Ｇｂｐｓで１回線当り６００Ｍｂｐｓを４回線の多重
度で入力したときの動作のタイミング図は図１３および
図１４のようになる。入力データが回線速度２．４Ｇｂ
ｐｓのＡＴＭセルデータは４回線分離されて、出力デー
タは１回線当り６００Ｍｂｐｓとなる。このように、入
力データが回線速度２．４ＧｂｐｓのＡＴＭセルで１回
線当り１５０Ｍｂｐｓを１６回線多重化して入力した本
実施例では、、回線毎にＡＴＭセルデータを１６回線分
離して、出力データは回線速度１５０Ｍｂｐｓとなり、
分離効率が良くなるという効果が得られる。
【００１２】上記各実施例は、回線処理部０〜６が接続
されているときに、 セレクト信号２３を切替えるだけ
で各種回線速度，ビット幅のＡＴＭセルを転送できると
いう作用・効果を持つ。これは上記各実施例の回線処理
部０〜６とのインタフェースとしてのみならず、各種回
線速度，ビット幅のＡＴＭセルデータのインタフェース
機能を用いて、旧ＡＴＭシステムとのインタフェースや
新ＡＴＭシステムとのインタフェースまたは他社のＡＴ
Ｍシステムとのインタフェースとしても用いることがで
きる。そのための構成を、第３の実施例として図６に示
す。本実施例では、旧ＡＴＭシステムを収容する場合
に、現在のＡＴＭシステムを何ら変更することなく、Ａ
ＴＭセル分離して旧ＡＴＭシステムを収容している。従
って、セレクト信号２３を切替えるだけで各種回線速
度，ビット幅のＡＴＭセルを収容できるという動作が得
られ、本発明の目的が達成される。しかも、本実施例で
は、現在のＡＴＭシステムを何ら変更することなく、出
力側に接続されるＡＴＭセルの回線速度，ビット幅を選
択するためのセレクト信号２３を切替えるだけで、ＡＴ
Ｍセルを回線単位に分離して各種の回線速度，ビット幅
の旧ＡＴＭシステムと接続でき、一度の開発であらゆる
ＡＴＭシステムを収容できるため、その都度開発を行う
必要が無く開発期間，開発費用及び工数が削減できると
いう相乗的な効果を奏する。また、セルバッファでＡＴ
Ｍセルの蓄積及びクロック乗換えができるので、本発明
をＬＳＩ化することでパッケージ間のクロック位相吸収
回路としても使用できるという効果も有している。な
お、本実施例では、回線処理部の前段にＡＴＭセル分離
部を配置しているが、この位置に限る訳ではなく、ＡＴ
Ｍセルを分離したい位置に配置することもできる。
されているときに、 セレクト信号２３を切替えるだけ
で各種回線速度，ビット幅のＡＴＭセルを転送できると
いう作用・効果を持つ。これは上記各実施例の回線処理
部０〜６とのインタフェースとしてのみならず、各種回
線速度，ビット幅のＡＴＭセルデータのインタフェース
機能を用いて、旧ＡＴＭシステムとのインタフェースや
新ＡＴＭシステムとのインタフェースまたは他社のＡＴ
Ｍシステムとのインタフェースとしても用いることがで
きる。そのための構成を、第３の実施例として図６に示
す。本実施例では、旧ＡＴＭシステムを収容する場合
に、現在のＡＴＭシステムを何ら変更することなく、Ａ
ＴＭセル分離して旧ＡＴＭシステムを収容している。従
って、セレクト信号２３を切替えるだけで各種回線速
度，ビット幅のＡＴＭセルを収容できるという動作が得
られ、本発明の目的が達成される。しかも、本実施例で
は、現在のＡＴＭシステムを何ら変更することなく、出
力側に接続されるＡＴＭセルの回線速度，ビット幅を選
択するためのセレクト信号２３を切替えるだけで、ＡＴ
Ｍセルを回線単位に分離して各種の回線速度，ビット幅
の旧ＡＴＭシステムと接続でき、一度の開発であらゆる
ＡＴＭシステムを収容できるため、その都度開発を行う
必要が無く開発期間，開発費用及び工数が削減できると
いう相乗的な効果を奏する。また、セルバッファでＡＴ
Ｍセルの蓄積及びクロック乗換えができるので、本発明
をＬＳＩ化することでパッケージ間のクロック位相吸収
回路としても使用できるという効果も有している。な
お、本実施例では、回線処理部の前段にＡＴＭセル分離
部を配置しているが、この位置に限る訳ではなく、ＡＴ
Ｍセルを分離したい位置に配置することもできる。
【００１３】
【発明の効果】以上説明したように、本発明のＡＴＭセ
ル分離回路は次のような効果を持つ。すなわち本発明の
ＡＴＭセル分離回路は、フルＡＴＭセルデータをセル分
離して、出力する場合において、セレクト信号で出力さ
れるＡＴＭセルデータのビット幅，回線速度選択できる
ので、回線数及び各種の回線速度，ビット幅を決定して
後段の回路に対して出力することができる。このように
ビット幅，回線速度選択できるので、旧ＡＴＭシステム
とのインタフェース及び新ＡＴＭシステムとのインタフ
ェース及び他社のＡＴＭシステムとのインタフェースと
して使用できるという効果もある。なお、上記実施例で
は、出力データ幅として、３２ビットで説明を行ってい
るが回線速度が６００ＭｂｐｓのＯＣ１２を４回線分離
できるように出力データ幅を１２８ビットとしてもよ
い。また、入力データ幅については、３２ビットに限る
訳ではなく、ＡＴＭ交換システムとして最も適している
ビット幅で構成できる。さらには、消費電力を低減する
ために、セル分離部の前段に選択回路を設けて、セレク
ト信号により経路を選択し、選択された経路以外の回路
は動作させないようにする事もできる。
ル分離回路は次のような効果を持つ。すなわち本発明の
ＡＴＭセル分離回路は、フルＡＴＭセルデータをセル分
離して、出力する場合において、セレクト信号で出力さ
れるＡＴＭセルデータのビット幅，回線速度選択できる
ので、回線数及び各種の回線速度，ビット幅を決定して
後段の回路に対して出力することができる。このように
ビット幅，回線速度選択できるので、旧ＡＴＭシステム
とのインタフェース及び新ＡＴＭシステムとのインタフ
ェース及び他社のＡＴＭシステムとのインタフェースと
して使用できるという効果もある。なお、上記実施例で
は、出力データ幅として、３２ビットで説明を行ってい
るが回線速度が６００ＭｂｐｓのＯＣ１２を４回線分離
できるように出力データ幅を１２８ビットとしてもよ
い。また、入力データ幅については、３２ビットに限る
訳ではなく、ＡＴＭ交換システムとして最も適している
ビット幅で構成できる。さらには、消費電力を低減する
ために、セル分離部の前段に選択回路を設けて、セレク
ト信号により経路を選択し、選択された経路以外の回路
は動作させないようにする事もできる。
【図１】 本発明ＡＴＭセル分離部を具備するＡＴＭ交
換機の実施例１の構成図である。
換機の実施例１の構成図である。
【図２】 本発明ＡＴＭセル分離部を具備するＡＴＭ交
換機の実施例２の構成図である。
換機の実施例２の構成図である。
【図３】 本発明ＡＴＭセル分離部を具備するＡＴＭ交
換機の実施例３の構成図である。
換機の実施例３の構成図である。
【図４】 本発明のＡＴＭセル分離部の実施例１の構成
図である。
図である。
【図５】 本発明のＡＴＭセル分離部の実施例２の構成
図である。
図である。
【図６】 本発明のＡＴＭセル分離部を具備するＡＴＭ
システムと旧ＡＴＭシステムとの接続構成図である。
システムと旧ＡＴＭシステムとの接続構成図である。
【図７】 ＡＴＭセルの入力データ→出力データ変換の
従来技術を示す構成図である。
従来技術を示す構成図である。
【図８】 実施例の動作を説明するためのタイムチャー
ト１である。
ト１である。
【図９】 実施例の動作を説明するためのタイムチャー
ト１（図８の続き）である。
ト１（図８の続き）である。
【図１０】 実施例の動作を説明するためのタイムチャ
ート２である。
ート２である。
【図１１】 実施例の動作を説明するためのタイムチャ
ート２（図１０の続き）である。
ート２（図１０の続き）である。
【図１２】 実施例の動作を説明するためのタイムチャ
ート３である。
ート３である。
【図１３】 第２の実施例の動作を説明するためのタイ
ムチャートである。
ムチャートである。
【図１４】 第２の実施例の動作を説明するためのタイ
ムチャート（図１３の続き）である。
ムチャート（図１３の続き）である。
０〜６…回線処理部 ７…ＡＴＭセ
ル分離部 ８…ＡＴＭセル処理部 ９…ＡＴＭス
イッチ部 １０…１セル→２セル分離部 １１…１セル
→４セル分離部 １２…３２ビット→１６ビットパラレルシリアル変換部 １３…３２ビット→８ビットパラレルシリアル変換部 １４…選択部 １５〜１８…セルバッファ部 １９…セル同期信号生成部 ２０…入力ク
ロック ２１…入力セル同期信号 ２２…入力Ａ
ＴＭセルデータ ２３…セレクト信号 ３０…出力側
クロック ３１〜３４…出力セル同期信号 ３５〜３８…出力ＡＴＭセルデータ ４０〜４１…１セル→２セル分離データ ４２…２セル分離同期信号 ４３〜４６…１セ
ル→４セル分離データ ４７…４セル分離同期信号 ４８〜４９…３２ビット→１６ビットパラレルシリアル
変換データ ４８Ｓ〜４９Ｓ…１６ビット同期信号 ５１Ｓ〜５４Ｓ…８ビット同期信号 ５６〜５９…選択データ ５６Ｓ〜５９Ｓ…選択同期信号 ６１…セル同期発生信号
ル分離部 ８…ＡＴＭセル処理部 ９…ＡＴＭス
イッチ部 １０…１セル→２セル分離部 １１…１セル
→４セル分離部 １２…３２ビット→１６ビットパラレルシリアル変換部 １３…３２ビット→８ビットパラレルシリアル変換部 １４…選択部 １５〜１８…セルバッファ部 １９…セル同期信号生成部 ２０…入力ク
ロック ２１…入力セル同期信号 ２２…入力Ａ
ＴＭセルデータ ２３…セレクト信号 ３０…出力側
クロック ３１〜３４…出力セル同期信号 ３５〜３８…出力ＡＴＭセルデータ ４０〜４１…１セル→２セル分離データ ４２…２セル分離同期信号 ４３〜４６…１セ
ル→４セル分離データ ４７…４セル分離同期信号 ４８〜４９…３２ビット→１６ビットパラレルシリアル
変換データ ４８Ｓ〜４９Ｓ…１６ビット同期信号 ５１Ｓ〜５４Ｓ…８ビット同期信号 ５６〜５９…選択データ ５６Ｓ〜５９Ｓ…選択同期信号 ６１…セル同期発生信号
Claims (6)
- 【請求項１】 複数回線の多重度を持って入力するＡＴ
ＭセルデータをＡＴＭスイッチ部（９）からＡＴＭ処理
部（８）を経てＡＴＭセル分離部（７）に転送し、回線
数、回線速度、ビット幅が決定された後、回線処理部
（０−３）を介してシリアルデータとして出力する機能
を有するＡＴＭ交換機内のＡＴＭセル分離部を構築する
ＡＴＭセル分離回路において、 前記入力されるＡＴＭセルデータを回線単位に分離する
セル分離部（１０）と、 該回線単位に分離されたＡＴＭセルデータを出力回線の
ビット幅のデータに変換するパラレルシリアル変換部
（１２、１３）と、前記ＡＴＭセルデータが何回線に分離されて出力される
のかを指定する セレクト信号の設定データに基づき、前
記パラレルシリアル変換部の出力または前記ＡＴＭ処理
部の出力を選択する選択回路（１４）と、 該選択回路から出力されたＡＴＭセルデータの蓄積及び
クロック乗換えを行うセルバッファ（１５−１８）と、 を具備することを特徴とするＡＴＭセル分離回路。 - 【請求項２】 前記パラレルシリアル変換部は、回線単
位に分離されたＡＴＭセルデータの３２ビットＸ１４バ
イトを１６ビットＸ２７バイトにパラレルシリアル変換
する３２ビット−１６ビットパラレルシリアル変換部
と、前記３２ビットＸ１４ワードを８ビットＸ５３バイ
トにパラレルシリアル変換する３２ビット−８ビットパ
ラレルシリアル変換部とを有することを特徴とする請求
項１に記載のＡＴＭセル分離回路。 - 【請求項３】 前記選択回路は、セレクト信号に基づ
き、前記ＡＴＭセルデータをスルーで入力したデータ、
前記３２ビット−１６ビットパラレルシリアル変換部か
ら入力したデータ、もしくは前記３２ビット−８ビット
パラレルシリアル変換部から入力したデータの何れかの
データを選択する構成とすることを特徴とする請求項２
に記載のＡＴＭセル分離回路。 - 【請求項４】 前記のＡＴＭセル分離回路は、上記セレ
クト信号の設定データを切り換えることにより、複数回
線の多重度を持って入力するＡＴＭセルデータを後段に
接続される回線の回線速度，ビット幅に合わせて、回線
ごとに分離して出力する構成とすることを特徴とする請
求項１乃至請求項３に記載のＡＴＭセル分離回路。 - 【請求項５】 請求項１記載のＡＴＭセル分離回路をイ
ンタフェースとして、 前記ＡＴＭ交換機を既存のＡＴＭシステムの回線処理回
路、または新規ＡＴＭシステムの回線処理回路と接続す
る構成としたことを特徴とするＡＴＭセル分離回路。 - 【請求項６】 複数回線の多重度を持って入力するＡＴ
ＭセルデータをＡＴＭスイッチ部（９）からＡＴＭ処理
部（８）を経てＡＴＭセル分離部（７）に転送し、回線
数、回線速度、ビット幅が決定された後、回線処理部
（０−３）を介してシリアルデータとして出力する機能
を有するＡＴＭ交換機内のＡＴＭセル分離方法におい
て、前記 ＡＴＭスイッチ部から前記ＡＴＭセル分離部に入力
されるＡＴＭセルデータを回線単位に分離する過程と、該 回線単位に分離されたＡＴＭセルデータをパラレルシ
リアル変換部（１２、１３）により出力回線のビット幅
のデータにパラレルシリアル変換する過程と、前記ＡＴ
Ｍセルデータが何回線に分離されて出力されるのかを指
定するセレクト信号の設定データを切り換えて、前記パ
ラレルシリアル変換部の出力または前記ＡＴＭ処理部の
出力を選択回路（１４）により選択する過程と、 上記の選択回路から出力されたＡＴＭセルデータをセル
バッファに蓄積し、クロック乗換えを行う過程と、 を有することを特徴とするＡＴＭセル分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20409398A JP2972732B1 (ja) | 1998-07-17 | 1998-07-17 | Ａｔｍセル分離回路と分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20409398A JP2972732B1 (ja) | 1998-07-17 | 1998-07-17 | Ａｔｍセル分離回路と分離方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2972732B1 true JP2972732B1 (ja) | 1999-11-08 |
| JP2000036816A JP2000036816A (ja) | 2000-02-02 |
Family
ID=16484682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20409398A Expired - Fee Related JP2972732B1 (ja) | 1998-07-17 | 1998-07-17 | Ａｔｍセル分離回路と分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972732B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387131B1 (ko) * | 2000-12-05 | 2003-06-12 | 엘지전자 주식회사 | 비동기 전송 모드 교환기 내에서 셀 정합 방법 및 장치 |
-
1998
- 1998-07-17 JP JP20409398A patent/JP2972732B1/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000036816A (ja) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11266273A (ja) | スイッチ構造及びそのアップグレード方法 | |
| JP2005130528A (ja) | 移動通信システムの制御局 | |
| AU651693B2 (en) | Space/time switching element for switching network | |
| JP3073534B2 (ja) | セルスイッチ結合網およびその試験方法 | |
| JP3370025B2 (ja) | スイッチ装置 | |
| JP2972732B1 (ja) | Ａｔｍセル分離回路と分離方法 | |
| EP0480368A1 (en) | Asynchronous cell switch | |
| KR100241763B1 (ko) | 에이티엠 셀 다중화/역다중화 장치 | |
| TW381234B (en) | Method and system for overhead controlled switching | |
| JP3297104B2 (ja) | Ａｔｍスイッチ | |
| US6587459B1 (en) | Time slot assignment circuit | |
| JP2968781B1 (ja) | Ａｔｍセル多重回路 | |
| US6185211B1 (en) | ATM cell exchange | |
| JP2626487B2 (ja) | 伝送装置 | |
| EP0680240A2 (en) | Switching device and switching system using plurality of such switching devices | |
| US6400694B1 (en) | Duplex communication path switching system | |
| JPH11145961A (ja) | コンセントレータ型ａｔｍスイッチおよびコンセントレータ型ａｔｍスイッチシステム | |
| JPH1032888A (ja) | ディジタル交換機の時分割多重化方式 | |
| JP2962667B2 (ja) | 非同期転送モード交換システム | |
| JPH11136250A (ja) | Ａｔｍ多重化回路 | |
| US20010021050A1 (en) | Asynchronous transfer mode (ATM) optical signal matching apparatus | |
| JP3214473B2 (ja) | Ｖｐ切替方式 | |
| KR0159365B1 (ko) | 바이패싱 기능을 갖는 에이티엠 셀 분배 및 집속장치 | |
| JP3560498B2 (ja) | パケットスイッチ装置 | |
| JPH04196847A (ja) | ヘッダ変換方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990810 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |