JP2961839B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JP2961839B2 JP2961839B2 JP2228730A JP22873090A JP2961839B2 JP 2961839 B2 JP2961839 B2 JP 2961839B2 JP 2228730 A JP2228730 A JP 2228730A JP 22873090 A JP22873090 A JP 22873090A JP 2961839 B2 JP2961839 B2 JP 2961839B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- lead
- width
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体チップの表面上に形成された金属突起
物（バンプ）とテープキャリアに設けられたリードとが
インナーリードボンディング（Inner Lead Bonding;以
下、ILBという）された集積回路装置に関する。
物（バンプ）とテープキャリアに設けられたリードとが
インナーリードボンディング（Inner Lead Bonding;以
下、ILBという）された集積回路装置に関する。
［従来の技術］ 近時、コンピュータには小型化及び高速化が要求され
ており、これに伴い、コンピュータ等に使用されるLSI
（大規模集積回路）も高速化及び多ピン化が要望されて
いる。
ており、これに伴い、コンピュータ等に使用されるLSI
（大規模集積回路）も高速化及び多ピン化が要望されて
いる。
第７図はこのような高速化及び多ピン化に対応したTA
B（Tape Automated Bonding）技術による従来の集積回
路装置を示す斜視図である。
B（Tape Automated Bonding）技術による従来の集積回
路装置を示す斜視図である。
LSIチップ21の上面縁部には、複数個のバンプ22が形
成されている。一方、テープキャリア23は、LSIチップ2
1よりも若干大きいデバイスホール25が設けられた絶縁
性フィルム及びこのフィルム上からデバイスホール25内
に導出した複数本のTABリード24等により構成されてい
る。LSIチップ21はデバイスホール25の中央に配置され
ており、各バンプ22は各リード24の先端に個別的にボン
ディングされている。
成されている。一方、テープキャリア23は、LSIチップ2
1よりも若干大きいデバイスホール25が設けられた絶縁
性フィルム及びこのフィルム上からデバイスホール25内
に導出した複数本のTABリード24等により構成されてい
る。LSIチップ21はデバイスホール25の中央に配置され
ており、各バンプ22は各リード24の先端に個別的にボン
ディングされている。
コンピュータに使用されているこの種の集積回路装置
には、通常、１辺が約15mmの正方形のLSIチップ21が使
用されており、現在、リード24を500本程度有する集積
回路装置が製造されている。この500本のリード24を有
する集積回路装置の場合、LSIチップ21のバンプ22の配
列ピッチは約100μｍである。
には、通常、１辺が約15mmの正方形のLSIチップ21が使
用されており、現在、リード24を500本程度有する集積
回路装置が製造されている。この500本のリード24を有
する集積回路装置の場合、LSIチップ21のバンプ22の配
列ピッチは約100μｍである。
バンプ22の大きさは、リード24の幅、ILB時の位置ず
れ並びにボンディングツールの加圧によるバンプ22及び
リード24の横方向の広がり等を考慮して決定されてい
る。通常、バンプ22の幅ＢはTABリード24の幅W0より10
乃至30μｍ広くなっている。
れ並びにボンディングツールの加圧によるバンプ22及び
リード24の横方向の広がり等を考慮して決定されてい
る。通常、バンプ22の幅ＢはTABリード24の幅W0より10
乃至30μｍ広くなっている。
［発明が解決しようとする課題］ しかしながら、上述した従来の集積回路装置において
は、以下に示す問題点がある。
は、以下に示す問題点がある。
即ち、従来の集積回路装置においては、ILB時のパン
プ22とTABリード24との目合わせずれ及びボンディング
装置（ボンダー）の精度がバンプ22とTABリード24との
ボンディング位置精度に直接影響する。このため、TAB
リード24がバンプ22にずれて接合され、所定のボンディ
ング強度を確保することができないことがある。また、
特定のバンプ22に接合されたリード24がこのバンプ22に
隣接する他のバンプ22に接触して短絡不良が発生するこ
ともある。
プ22とTABリード24との目合わせずれ及びボンディング
装置（ボンダー）の精度がバンプ22とTABリード24との
ボンディング位置精度に直接影響する。このため、TAB
リード24がバンプ22にずれて接合され、所定のボンディ
ング強度を確保することができないことがある。また、
特定のバンプ22に接合されたリード24がこのバンプ22に
隣接する他のバンプ22に接触して短絡不良が発生するこ
ともある。
このような短絡不良を回避するためには、TABリード2
4の幅を狭くするか、又はバンプ22の幅を広くすること
が考えられる。しかし、前者の方法では所定のボンディ
ング強度を確保することが困難であると共に、リード24
が変形しやすくなるという欠点がある。また、リード24
の断面積が減少するため、電気抵抗が増大するという欠
点もある。一方、後者の方法においては、必要なバンプ
幅を確保するためにはLSIチップを大型化する必要があ
り、製造コストの上昇を招来すると共に、集積回路装置
の高集積化及び高速化が阻害されるという欠点がある。
4の幅を狭くするか、又はバンプ22の幅を広くすること
が考えられる。しかし、前者の方法では所定のボンディ
ング強度を確保することが困難であると共に、リード24
が変形しやすくなるという欠点がある。また、リード24
の断面積が減少するため、電気抵抗が増大するという欠
点もある。一方、後者の方法においては、必要なバンプ
幅を確保するためにはLSIチップを大型化する必要があ
り、製造コストの上昇を招来すると共に、集積回路装置
の高集積化及び高速化が阻害されるという欠点がある。
本発明はかかる問題点に鑑みてなされたものであっ
て、リードとバンプとを常に高精度で接合することがで
き、リードとバンプとの接合部における強度不足及び短
絡不良を回避できる集積回路装置を提供することを目的
とする。
て、リードとバンプとを常に高精度で接合することがで
き、リードとバンプとの接合部における強度不足及び短
絡不良を回避できる集積回路装置を提供することを目的
とする。
［課題を解決するための手段］ 本発明に係る集積回路装置は、その表面上にバンプが
設けられた半導体チップと、この半導体チップが配置さ
れるデバイスホール及びこのデバイスホールに導出され
て前記バンプに接続されたリードを備えたテープキャリ
アとを有し、前記リードにおける前記バンプとの接続部
には傾斜した壁面を有する凹部が設けられており、前記
リードと前記バンプとは前記凹部の前記壁面で接合され
ており、前記凹部の開口幅が前記バンプの設計幅よりも
大きく、前記凹部の上底部の幅が前記バンプの設計幅よ
りも小さくなっていることを特徴とする。
設けられた半導体チップと、この半導体チップが配置さ
れるデバイスホール及びこのデバイスホールに導出され
て前記バンプに接続されたリードを備えたテープキャリ
アとを有し、前記リードにおける前記バンプとの接続部
には傾斜した壁面を有する凹部が設けられており、前記
リードと前記バンプとは前記凹部の前記壁面で接合され
ており、前記凹部の開口幅が前記バンプの設計幅よりも
大きく、前記凹部の上底部の幅が前記バンプの設計幅よ
りも小さくなっていることを特徴とする。
［作用］ 本発明においては、リードにおける前記バンプとの接
続部には傾斜した壁面を有する凹部が設けられており、
リードとバンプとはこの凹部の壁面で係合されている。
従って、半導体チップのバンプとリードとを接合すると
きにバンプとリードとの間に位置ずれがあっても、ボン
ディング装置によりリード先端をバンプに向けて押圧す
ると、リードはその凹部の傾斜した壁面がバンプの縁部
に接触して移動し、少なくとも凹部の２つの壁面がバン
プの２辺に接触した所定の位置で固定される。そして、
更にリードが半導体チップに向けて押圧され、リードと
バンプとが接合される。このようにして、本発明に係る
集積回路装置においては、ILB時に各リードと各バンプ
とが常に高精度で接合されるため、短絡不良及び接合強
度不足を回避することができる。
続部には傾斜した壁面を有する凹部が設けられており、
リードとバンプとはこの凹部の壁面で係合されている。
従って、半導体チップのバンプとリードとを接合すると
きにバンプとリードとの間に位置ずれがあっても、ボン
ディング装置によりリード先端をバンプに向けて押圧す
ると、リードはその凹部の傾斜した壁面がバンプの縁部
に接触して移動し、少なくとも凹部の２つの壁面がバン
プの２辺に接触した所定の位置で固定される。そして、
更にリードが半導体チップに向けて押圧され、リードと
バンプとが接合される。このようにして、本発明に係る
集積回路装置においては、ILB時に各リードと各バンプ
とが常に高精度で接合されるため、短絡不良及び接合強
度不足を回避することができる。
バンプとの接続部におけるリードの幅はバンプの幅に
比して大きい必要がある。しかし、リードの他の部分の
幅をこの接続部における幅よりも細くすると共に、隣接
したリードの長さが交互に異なるようにリードを形成
し、且つ、バンプを前記リードに合わせて半導体チップ
の表面上に千鳥状に配置することにより、リードの配設
ピッチを小さくしてより多くのリードを設けることがで
き、集積回路装置をより一層高集積化することができ
る。
比して大きい必要がある。しかし、リードの他の部分の
幅をこの接続部における幅よりも細くすると共に、隣接
したリードの長さが交互に異なるようにリードを形成
し、且つ、バンプを前記リードに合わせて半導体チップ
の表面上に千鳥状に配置することにより、リードの配設
ピッチを小さくしてより多くのリードを設けることがで
き、集積回路装置をより一層高集積化することができ
る。
［実施例］ 次に、本発明の実施例について添付の図面を参照して
説明する。
説明する。
第１図は本発明の第１の実施例に係る集積回路装置を
示す平面図、第２図は同じくそのリードとバンプとの接
合部を示す拡大図、第３図は第２図のIII−III線による
断面図である。
示す平面図、第２図は同じくそのリードとバンプとの接
合部を示す拡大図、第３図は第２図のIII−III線による
断面図である。
LSIチップ１の上面縁部には、複数個のバンプ２が周
知のめっき技術により形成されている。また、テープキ
ャリア３にはデバイスホール５が設けられており、リー
ド４はこのデバイスホール５内に導出して形成されてい
る。このリード４は、例えば絶縁フィルム上に厚さが約
35乃至70μｍのCu箔を接合し、このCu箔を周知のエッチ
ング技術により所定の形状に成形することにより形成さ
れており、その表面にはAu、Sn又は半田がめっきされて
いる。
知のめっき技術により形成されている。また、テープキ
ャリア３にはデバイスホール５が設けられており、リー
ド４はこのデバイスホール５内に導出して形成されてい
る。このリード４は、例えば絶縁フィルム上に厚さが約
35乃至70μｍのCu箔を接合し、このCu箔を周知のエッチ
ング技術により所定の形状に成形することにより形成さ
れており、その表面にはAu、Sn又は半田がめっきされて
いる。
このリード４は、第２図に示すように、その幅W0がバ
ンプ２の幅Ｂよりも大きくなっている。また、リード４
の先端部の下面には凹部６が設けられており、第３図に
示すように、この凹部６の開口幅（リード下面における
凹部６の幅）W1はバンプ２の幅Ｂよりも大きく、凹部６
の上底部の幅はバンプ２の幅Ｂよりも若干小さくなって
いる。従って、この凹部６のリード４の幅方向の２つの
壁面は、傾斜した傾斜面になっている。このような形状
の凹部６は、リード４形成前のCu箔をハーフエッチング
することにより、容易に形成することができる。なお、
凹部６の開口幅W1は、ILB時のバンプ２とリード４との
位置合わせにおける位置ずれとバンプ２の幅Ｂとを加算
した寸法以上に設定される。
ンプ２の幅Ｂよりも大きくなっている。また、リード４
の先端部の下面には凹部６が設けられており、第３図に
示すように、この凹部６の開口幅（リード下面における
凹部６の幅）W1はバンプ２の幅Ｂよりも大きく、凹部６
の上底部の幅はバンプ２の幅Ｂよりも若干小さくなって
いる。従って、この凹部６のリード４の幅方向の２つの
壁面は、傾斜した傾斜面になっている。このような形状
の凹部６は、リード４形成前のCu箔をハーフエッチング
することにより、容易に形成することができる。なお、
凹部６の開口幅W1は、ILB時のバンプ２とリード４との
位置合わせにおける位置ずれとバンプ２の幅Ｂとを加算
した寸法以上に設定される。
LSIチップ１とリード４とは、第３図に示すように、
凹部６の前記２つの傾斜面とバンプ２の上面の相互に対
向する２辺とが接触するようにして接合されている。
凹部６の前記２つの傾斜面とバンプ２の上面の相互に対
向する２辺とが接触するようにして接合されている。
第４図（ａ）乃至（ｃ）は本実施例の集積回路装置の
製造方法を工程順に示す断面図である。
製造方法を工程順に示す断面図である。
ボンディング装置はボンディングステージ８及びボン
ディングツール７により構成されている。ボンディング
ステージ８はその上面が平坦な台である。また、ボンデ
ィングツール７はボンディングステージ８の上方に配置
されており、その下面の縁部には下方に向かって突出し
た凸部が設けられている。このボンディングツール７
は、適宜の駆動装置により駆動されて、ボンディングス
テージ８の上方を上下方向に移動するようになってい
る。
ディングツール７により構成されている。ボンディング
ステージ８はその上面が平坦な台である。また、ボンデ
ィングツール７はボンディングステージ８の上方に配置
されており、その下面の縁部には下方に向かって突出し
た凸部が設けられている。このボンディングツール７
は、適宜の駆動装置により駆動されて、ボンディングス
テージ８の上方を上下方向に移動するようになってい
る。
先ず、第４図（ａ）に示すように、ボンディングステ
ージ８上にLSIチップ１を載置する。そして、デバイス
ホール５内に導出したリード４の先端部とバンプ２とが
略整合するようにして、LSIチップ１上にテープキャリ
ア３を配置する。
ージ８上にLSIチップ１を載置する。そして、デバイス
ホール５内に導出したリード４の先端部とバンプ２とが
略整合するようにして、LSIチップ１上にテープキャリ
ア３を配置する。
次に、第４図（ｂ）に示すように、ボンディングツー
ル７を下方に移動させ、このボンディングツール７の下
面縁部の凸部によりリード４の先端部をバンプ２に向け
て押圧する。そうすると、リード４の凹部６の傾斜面の
いずれか１つの面がバンプ２の縁部に接触し、この傾斜
面に沿ってリード４が移動する。そして、第３図に示す
ように、凹部６の２つの傾斜面がバンプ２の上面の２辺
に接触し、この状態でリード４がバンプ２上に固定され
る。その後、更にボンディングツール７によりリード４
を押圧すると共にリード４とバンプ２との接触部を加熱
することにより、リード４とバンプ２とを加熱圧着す
る。
ル７を下方に移動させ、このボンディングツール７の下
面縁部の凸部によりリード４の先端部をバンプ２に向け
て押圧する。そうすると、リード４の凹部６の傾斜面の
いずれか１つの面がバンプ２の縁部に接触し、この傾斜
面に沿ってリード４が移動する。そして、第３図に示す
ように、凹部６の２つの傾斜面がバンプ２の上面の２辺
に接触し、この状態でリード４がバンプ２上に固定され
る。その後、更にボンディングツール７によりリード４
を押圧すると共にリード４とバンプ２との接触部を加熱
することにより、リード４とバンプ２とを加熱圧着す
る。
次いで、第４図（ｃ）に示すように、ボンディングツ
ール７を上昇させた後、集積回路装置をボンディングス
テージ８から取り外す。
ール７を上昇させた後、集積回路装置をボンディングス
テージ８から取り外す。
本実施例においては、上述の如く、ILB時のリード４
とバンプ２との位置合わせにおいて位置ずれがあって
も、ILB工程においてこの位置ずれが自動的に修整され
て、凹部６の形状及びバンプ２の大きさ等により決定さ
れる所定の位置でリード４とバンプ２とが固定される。
これにより、リード14とバンプ２とが常に高精度でボン
ディングされる。従って、例えば、１辺が約15mmの正方
形であり、約50乃至70μｍのピッチでバンプが形成され
たLSIチップに約1000本のリードを接合することがで
き、高集積化された集積回路装置を得ることができる。
とバンプ２との位置合わせにおいて位置ずれがあって
も、ILB工程においてこの位置ずれが自動的に修整され
て、凹部６の形状及びバンプ２の大きさ等により決定さ
れる所定の位置でリード４とバンプ２とが固定される。
これにより、リード14とバンプ２とが常に高精度でボン
ディングされる。従って、例えば、１辺が約15mmの正方
形であり、約50乃至70μｍのピッチでバンプが形成され
たLSIチップに約1000本のリードを接合することがで
き、高集積化された集積回路装置を得ることができる。
第５図は本発明の第２の実施例に係る集積回路装置を
示す平面図である。
示す平面図である。
LSIチップ11の上面にはバンプ12が千鳥状に配列され
て形成されている。一方、テープキャリア13にはデバイ
スホール15が設けられており、TABリード14はこのデバ
イスホール15内に導出して形成されている。リード14に
はデバイスホールへの導出長が交互に異なる２種類のリ
ードが用意されており、これにより千鳥状に配列された
複数のバンプ12に夫々リード14の先端が整合するように
なっている。また、リード14の先端接合部は他の部分に
比して幅が太くなっている。更に、リード14の先端の下
面には、傾斜した４つの壁面を有する凹部16が設けられ
ている。そして、リード14は、この４つの壁面がバンプ
12上面の４辺に接触するようにして、バンプ12に接合さ
れている。
て形成されている。一方、テープキャリア13にはデバイ
スホール15が設けられており、TABリード14はこのデバ
イスホール15内に導出して形成されている。リード14に
はデバイスホールへの導出長が交互に異なる２種類のリ
ードが用意されており、これにより千鳥状に配列された
複数のバンプ12に夫々リード14の先端が整合するように
なっている。また、リード14の先端接合部は他の部分に
比して幅が太くなっている。更に、リード14の先端の下
面には、傾斜した４つの壁面を有する凹部16が設けられ
ている。そして、リード14は、この４つの壁面がバンプ
12上面の４辺に接触するようにして、バンプ12に接合さ
れている。
本実施例においては、LSIチップ11にバンプ12が千鳥
状に配列して形成されているため、LISチップ11に第１
の実施例よりも多くのバンプ12を設けることができる。
また、凹部16が傾斜した４つの壁面を有するため、リー
ド14の長さ方向及び幅方向に対して、高精度でリード14
とバンプ12とを接合することができる。これにより、第
１の実施例に比して、より多くのリードを有する集積回
路装置を形成することができる。
状に配列して形成されているため、LISチップ11に第１
の実施例よりも多くのバンプ12を設けることができる。
また、凹部16が傾斜した４つの壁面を有するため、リー
ド14の長さ方向及び幅方向に対して、高精度でリード14
とバンプ12とを接合することができる。これにより、第
１の実施例に比して、より多くのリードを有する集積回
路装置を形成することができる。
なお、バンプの形状及び凹部の形状は上述の第１及び
第２の実施例により限定されるものではなく、例えば、
第６図（ａ）乃至（ｆ）に示す種々の形状が考えられ
る。第６図（ａ）乃至（ｃ）に示す集積回路装置におい
ては、バンプ2a,2b,2cが夫々平面視で円形、楕円形及び
六角形状に形成されており、リード4a,4b,4cには、第１
の実施例と同様に、２つの傾斜面が相互に対向して配置
された凹部6a,6b,6cが設けられている。また、第６図
（ｄ）乃至（ｆ）に示す集積回路装置においては、バン
プ2d,2e,2fは夫々平面視で円形、楕円形及び六角形状に
形成されており、リード4d,4e,4fには夫々バンプ2d,2e,
2fと相似形の開口部及び上底面を有する凹部6d,6e,6fが
設けられている。これらの集積回路装置においても、上
述の第１及び第２の実施例と同様の効果を得ることがで
きる。
第２の実施例により限定されるものではなく、例えば、
第６図（ａ）乃至（ｆ）に示す種々の形状が考えられ
る。第６図（ａ）乃至（ｃ）に示す集積回路装置におい
ては、バンプ2a,2b,2cが夫々平面視で円形、楕円形及び
六角形状に形成されており、リード4a,4b,4cには、第１
の実施例と同様に、２つの傾斜面が相互に対向して配置
された凹部6a,6b,6cが設けられている。また、第６図
（ｄ）乃至（ｆ）に示す集積回路装置においては、バン
プ2d,2e,2fは夫々平面視で円形、楕円形及び六角形状に
形成されており、リード4d,4e,4fには夫々バンプ2d,2e,
2fと相似形の開口部及び上底面を有する凹部6d,6e,6fが
設けられている。これらの集積回路装置においても、上
述の第１及び第２の実施例と同様の効果を得ることがで
きる。
［発明の効果］ 以上説明したように本発明によれば、リードにおける
バンプとの接続部に傾斜した壁面を有する凹部が設けら
れているから、インナーリードボンディング時にはこの
凹部の壁面とバンプの縁部とが接触する位置でリードが
バンプ上に固定されて、この状態でリードとバンプとが
係合される。このため、リードとバンプとのボンディン
グ位置精度が極めて良好であり、常に所定の接合強度を
得ることができると共に、リードが所定のバンプ以外の
バンプに接触することが防止でき、短絡不良の発生を回
避することができる。また、リードとバンプとの間の電
気抵抗が常に一定になり、電気抵抗の安定性が良好であ
る。更に、ボンディング位置精度が良好なため、バンプ
の配列ピッチを従来よりも狭くすることが可能であり、
集積回路装置を従来に比して一層高集積化することがで
きる。
バンプとの接続部に傾斜した壁面を有する凹部が設けら
れているから、インナーリードボンディング時にはこの
凹部の壁面とバンプの縁部とが接触する位置でリードが
バンプ上に固定されて、この状態でリードとバンプとが
係合される。このため、リードとバンプとのボンディン
グ位置精度が極めて良好であり、常に所定の接合強度を
得ることができると共に、リードが所定のバンプ以外の
バンプに接触することが防止でき、短絡不良の発生を回
避することができる。また、リードとバンプとの間の電
気抵抗が常に一定になり、電気抵抗の安定性が良好であ
る。更に、ボンディング位置精度が良好なため、バンプ
の配列ピッチを従来よりも狭くすることが可能であり、
集積回路装置を従来に比して一層高集積化することがで
きる。
第１図は本発明の第１の実施例に係る集積回路装置を示
す平面図、第２図は同じくそのリードとバンプとの接合
部を示す拡大図、第３図は第２図のIII−III線による断
面図、第４図（ａ）乃至（ｃ）は同じくその製造方法を
工程順に示す断面図、第５図は本発明の第２の実施例に
係る集積回路装置を示す平面図、第６図（ａ）乃至
（ｆ）はいずれも本発明の他の実施例を示す平面図、第
７図は従来の集積回路装置を示す斜視図である。 1,11,21;LSIチップ、2,12,22;バンプ、3,13,23;テープ
キャリア、4,14,24;リード、5,15,25;デバイスホール、
6,16;凹部、7;ボンディングツール、8;ボンディングス
テージ
す平面図、第２図は同じくそのリードとバンプとの接合
部を示す拡大図、第３図は第２図のIII−III線による断
面図、第４図（ａ）乃至（ｃ）は同じくその製造方法を
工程順に示す断面図、第５図は本発明の第２の実施例に
係る集積回路装置を示す平面図、第６図（ａ）乃至
（ｆ）はいずれも本発明の他の実施例を示す平面図、第
７図は従来の集積回路装置を示す斜視図である。 1,11,21;LSIチップ、2,12,22;バンプ、3,13,23;テープ
キャリア、4,14,24;リード、5,15,25;デバイスホール、
6,16;凹部、7;ボンディングツール、8;ボンディングス
テージ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−110739（ＪＰ，Ａ) 特開 昭63−2343（ＪＰ，Ａ) 特開 平１−145827（ＪＰ，Ａ) 特開 昭61−32533（ＪＰ，Ａ) 特開 昭63−228737（ＪＰ，Ａ) 特開 平３−131045（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311
Claims (2)
- 【請求項１】その表面上にバンプが設けられた半導体チ
ップと、この半導体チップが配置されるデバイスホール
及びこのデバイスホールに導出されて前記バンプに接続
されたリードを備えたテープキャリアとを有し、前記リ
ードにおける前記バンプとの接続部には傾斜した壁面を
有する凹部が設けられており、前記リードと前記バンプ
とは前記凹部の前記壁面で接合されており、前記凹部の
開口幅が前記バンプの設計幅よりも大きく、前記凹部の
上底部の幅が前記バンプの設計幅よりも小さくなってい
ることを特徴とする集積回路装置。 - 【請求項２】前記リードには傾斜した４つの壁面を有す
る凹部が設けられ、前記凹部の開口幅及び開口長が、夫
々前記バンプの設計幅及び設計長さより大きく、前記凹
部の上底部の幅及び長さが前記バンプの設計幅及び設計
長さよりも小さくなっていることを特徴とする請求項１
に記載の集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2228730A JP2961839B2 (ja) | 1990-08-30 | 1990-08-30 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2228730A JP2961839B2 (ja) | 1990-08-30 | 1990-08-30 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04109640A JPH04109640A (ja) | 1992-04-10 |
| JP2961839B2 true JP2961839B2 (ja) | 1999-10-12 |
Family
ID=16880915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2228730A Expired - Fee Related JP2961839B2 (ja) | 1990-08-30 | 1990-08-30 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2961839B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2669756B2 (ja) * | 1992-05-12 | 1997-10-29 | 明 北原 | 表面実装部品及びその半製品 |
| JP2953424B2 (ja) * | 1997-03-31 | 1999-09-27 | 日本電気株式会社 | フェイスダウンボンディング用リードフレーム |
| JP2009253120A (ja) * | 2008-04-09 | 2009-10-29 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
1990
- 1990-08-30 JP JP2228730A patent/JP2961839B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04109640A (ja) | 1992-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8129263B2 (en) | Wire bond interconnection and method of manufacture thereof | |
| US7421778B2 (en) | Method of making an electronic assembly | |
| JPH09129686A (ja) | テープキャリヤ及びその実装構造 | |
| US6081035A (en) | Microelectronic bond ribbon design | |
| US5442229A (en) | Metal lead-film carrier assembly having a plurality of film carriers, and film carrier-semiconductor chip assembly and semiconductor device containing such metal lead-film carrier assembly | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| KR950014677B1 (ko) | Ic 실장장치 | |
| JP2961839B2 (ja) | 集積回路装置 | |
| US5946195A (en) | Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate | |
| US6300231B1 (en) | Method for creating a die shrink insensitive semiconductor package and component therefor | |
| JPH10107083A (ja) | 電気回路素子及びその実装体構造 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JPH04261054A (ja) | 半導体パッケージのリード | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| JP3157249B2 (ja) | 半導体装置実装体及び実装方法 | |
| JPH1140728A (ja) | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 | |
| JP2609663B2 (ja) | テープキャリア | |
| JPH0442934Y2 (ja) | ||
| JPH0810192Y2 (ja) | 半導体の実装構造 | |
| JP2953125B2 (ja) | フィルムキャリア半導体装置 | |
| JPH04267535A (ja) | フィルムキャリヤテープ | |
| JP2811888B2 (ja) | キャリアフィルム及びその製造方法並びに半導体装置 | |
| JP3008576B2 (ja) | フィルムキャリヤ | |
| JPH0778930A (ja) | 半導体装置およびその外部リード | |
| JPH0322448A (ja) | Ｔａｂ方式半導体装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |