JP2922660B2

JP2922660B2 - 画像処理装置

Info

Publication number: JP2922660B2
Application number: JP3066900A
Authority: JP
Inventors: 淳柏原; 徹雄斉藤; 孝川名; 宏真野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-03-29
Filing date: 1991-03-29
Publication date: 1999-07-26
Anticipated expiration: 2014-07-26
Also published as: JPH04301466A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、レーザビームプリンタ
等の画像処理装置に関し、特に第１の印字密度の画像デ
ータを高密度の第２の印字密度の画像データに変換し、
変換された画像データに基づき画像を出力する画像処理
装置に関する。

【０００２】

【従来の技術】近年、レーザビームプリンタは、コンピ
ユータの出力装置として広く使用されている。特に、３
００ｄｐｉ（ドツト／インチ）程度の解像度を有する小
型機は低価格、コンパクトといつたメリツトにより急速
に普及しつつある。

【０００３】レーザビームプリンタは、図１３に示すよ
うに、ドットデータに基づいて実際に感光ドラム上に印
字を行なうプリンタエンジン部２０１と、プリンタエン
ジン部２０１に接続され、外部ホストコンピュータ２０
３から送られるコードデータを受け、このコードデータ
に基づいてドットデータ（ビットマップデータ）からな
るページ情報を生成し、プリンタエンジン部２０１に対
して順次ドットデータを送信するプリンタコントローラ
２０２とからなる。前記ホストコンピュータ２０３は、
アプリケーションソフトを有するフロッピディスク２０
４によりプログラムをロードされ、前記アプリケーショ
ンソフトを起動し、例えばワードプロセッサとして機能
する。

【０００４】次に、前記プリンタコントローラ２０２に
おける印字動作の過程を図１４を用いて説明する。

【０００５】同図において、１１４は１ページ分のビツ
トマツプデータ（画像データ）を格納する画像メモリ、
１１５は画像メモリ１１４のアドレスを発生するアドレ
ス発生部、１１６は画像メモリ１１４から読み出される
画像データを画像信号ＶＩＤＥＯに変換するための出力
バツフアレジスタ、１１７は水平同期信号である周知の
ビームデイテクト信号ＢＤ信号に同期した画像クロツク
信号ＶＣＬＫを発生する同期クロツク発生回路、１１８
はコントローラ全体の制御を司るＣＰＵ、１１９はプリ
ンタエンジン２０１との信号の入出力部であるプリンタ
ｉ／Ｆ、１２０はパーソナルコンピユータ等の外部ホス
トとの信号の入出力部であるホストｉ／Ｆである。

【０００６】上記構成において、画像信号ＶＩＤＥＯを
前記プリンタエンジンに送出するときの動作を説明す
る。

【０００７】まずプリンタコントローラ２０２は画像メ
モリ１１４に１ページ分の画像データの準備ができる
と、プリンタエンジン２０１に対して印字要求信号ＰＲ
ＩＮＴを送出する。プリンタエンジン２０１はこのＰＲ
ＩＮＴ信号を受けると印字動作を開始し、垂直同期信号
ＶＳＹＮＣを受けつけて印字を行なうことができる状態
になつた時点でＶＳＲＥＱ信号をプリンタコントローラ
２０２に送出する。プリンタコントローラ２０２はＶＳ
ＲＥＱ信号を受けると、垂直同期信号ＶＳＹＮＣをプリ
ンタエンジン２０１に送出すると共に、副走査方向の所
定の位置から印字が行われるようにするために、前記Ｖ
ＳＹＮＣ信号からの所定時間をカウントする。所定時間
のカウントが終了するとアドレス発生部１１５は画像メ
モリ１１４に格納されている画像データの先頭アドレス
から順次アドレスを発生し、画像データの読み出しを行
なう。読み出された画像データは主走査１ライン毎に出
力バツフアレジスタ１１６に入力される。出力バツフア
レジスタ１１６では主走査方向の所定の位置から印字が
行われるようにするために、各印字ライン毎に前記ＢＤ
信号が入力してから画像クロツク信号ＶＣＬＫを所定パ
ルスカウントした後、この印字ラインのデータを前記Ｖ
ＣＬＫ信号に同期した画像信号ＶＩＤＥＯとしてプリン
タエンジン２０１に送出する。そしてプリンタエンジン
２０１で前述の画像形成動作が行なわれる。

【０００８】上記の動作を各印字ページ毎に行なうこと
によつて、常に用紙上の同じ位置に印字が行なわれるこ
とになる。

【０００９】

【発明が解決しようとしている課題】しかしながら、近
年では印字出力の高精細化が求められており、レーザビ
ームプリンタにおいても例外ではない。そこで、レーザ
ビームプリンタを高解像度化することが考えられるが、
例えば解像度を３００ｄｐｉの２倍の６００ｄｐｉとし
た場合、プリンタコントローラに必要な画像メモリの容
量が３００ｄｐｉの場合の４倍になり、高価になるとい
う欠点があつた。また、３００ｄｐｉの場合と同等の印
字速度を得ようとすると画像データの出力周波数が４倍
となるので、プリンタコントローラも４倍の速度で動作
しなければならず、技術、コストの両面でデメリットが
生じてしまう。一方、アプリケーシヨンソフトのことを
考えると、２４０〜３００ｄｐｉ程度の解像度用に作ら
れているものが多くを占めているため、仮に６００ｄｐ
ｉ用のプリンタを作ったとしてもこれらのアプリケーシ
ヨンソフトに対応できないという問題がある。従つて、
上記のアプリケーシヨンソフトを生かし、かつ印字出力
を高精細化する技術が必要となる。

【００１０】本発明は、上述した従来技術の欠点に鑑み
なされたものであり、プリンタコントローラからの第１
の印字密度の画像データを記憶手段に複数ライン分記憶
し、記憶されている画像データを参照して、第１の印字
密度の画像データを高密度の第２の印字密度の画像デー
タに変換するものであり、プリンタコントローラから印
字のための画像データが送られてくる前に送られてくる
白データを記憶手段に記憶させることで記憶手段を初期
化することにより、低コストで高品位な画像出力を得る
ことができる画像処理装置の提供を目的とする。

【００１１】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、本発明に係る画像処理装置は、プ
リンタコントローラから送られてきた画像データに基づ
き画像を出力する画像処理装置であって、プリンタコン
トローラから送られてくる同期信号を受信し、更にその
同期信号から所定時間経過後に送られてくる第１の印字
密度の画像データを入力する入力手段と、前記入力手段
で入力した画像データを複数の主走査ライン分記憶する
記憶手段と、前記記憶手段に記憶されている画像データ
から、注目画素及び当該画素の周辺画素に対応した画像
データを参照する参照手段と、前記参照手段の参照結果
に基づいて前記注目画素に対応した画像データに対して
前記第１の印字密度より印字密度の高い第２の印字密度
の画像データに変換する変換処理手段と、前記変換処理
手段により変換処理された画像データに基づき画像を出
力する出力手段と、前記同期信号を受信後、第１の印字
密度の画像データが送られてくるまでの前記所定時間の
間に前記プリンタコントローラから送られてくる白画像
データを前記記憶手段に記憶させることによって、前記
記憶手段を初期化する制御手段とを有することを特徴と
する。

【００１２】

【作用】かかる構成によれば、入力手段で入力した第１
の印字密度の画像データを記憶手段で記憶し、記憶手段
に記憶された画像データから参照手段で注目画素及び当
該画素の周辺画素に対応した画像データを参照して、変
換処理手段で前記第１の印字密度より印字密度の高い第
２の印字密度の画像データに変換する。ここで、記憶手
段の初期化に、プリンタコントローラから送られてくる
白画像データを利用する。

【００１３】

【実施例】以下に添付図面を参照して、本発明の好適な
実施例を詳細に説明する。

【００１４】（第１の実施例）本発明による第１の実施
例を３００ｄｐｉのレーザビームプリンタの場合につい
て説明する。

【００１５】図１は本発明に係る画像処理装置をレーザ
ビームプリンタに適用した第１の実施例を示すブロツク
図である。同図に示すプリンタは、主に信号処理回路２
０５と、プリンタエンジン２０１と、プリンタコントロ
ーラ２０２と、発信回路２０６とから構成される。本実
施例の信号処理回路２０５は、機能的にはプリンタエン
ジン２０１とプリンタコントローラ２０２との間に位置
し、プリンタコントローラ２０２より出力される３００
ｄｐｉの画像信号（以下「ＶＩＤＥＯ信号」という）の
主走査方向の解像度を１２００ｄｐｉに高め、スムーズ
化した信号（以下「ＳＶＤＯ信号」という）としてプリ
ンタエンジン２０１に送出するものである。

【００１６】次に、信号処理回路２０５のその他の入出
力信号について説明する。まず、プリンタコントローラ
２０２からの入力信号として、ＶＩＤＥＯ信号、垂直同
期信号（以下「ＶＳＹＮＣ信号」という）、スムージン
グ処理のＯＮ／ＯＦＦを指定する信号（以下「ＳＯＮ信
号」という）がある。また、プリンタエンジン２０１か
らの入力信号は水平同期信号（以下「ＢＤ信号」とい
う）である。次に、プリンタコントローラ２０２への出
力信号として、ＶＩＤＥＯの出力クロツクであり、ＢＤ
信号に同期した画像クロツク信号（以下「ＶＣＬＫ信
号」という）がある。更に、発振回路２０６から入力さ
れるＣＬＫ信号は信号処理回路２０５内で基本クロツク
として使用される信号であり、前記ＶＣＬＫ信号の８倍
の周波数を有する。ＶＣＬＫ信号はこのＣＬＫ信号をＢ
Ｄ信号に同期したタイミングで８分周して作られるた
め、ＢＤ信号に対する同期精度は自らの周期の１／８と
なる。従つて、ＢＤ信号に対する主走査方向の画像のず
れ（ジツタ）は１ドツトの１／８以内に保たれ、良好な
画質が得られる。

【００１７】次に、本発明による信号処理回路２０５に
ついて説明する。

【００１８】図２及び図３は第１の実施例による信号処
理回路２０５の構成を示すブロツク図、図４及び図５は
第１の実施例において同期信号と画像データとの関係を
示すタイミングチヤート、図６は第１の実施例によるメ
モリ制御回路の動作を説明するタイミングチヤート、図
７及び図８は印字密度の変換前後のデータを比較説明す
る図である。

【００１９】図２及び図３において、１は入出力制御回
路で、上記の各入出力信号の制御を行なう。２は８Ｋワ
ード×８ビツトのメモリ容量を有するスタテイツクＲＡ
Ｍ（以下「ＳＲＡＭ」という）、３はＳＲＡＭ２のアド
レスを発生するアドレスカウンタ、４はスリーステート
出力を有するラツチ、５はＳＲＡＭ２、アドレスカウン
タ３、及びラツチ４の制御を行なうメモリ制御回路、６
〜１２はシフトレジスタ、１３はスムージング論理回
路、１４は並列直列変換回路、１５はＤフリツプフロツ
プ（以下「Ｄ・ＦＦ」という）をそれぞれ示している。

【００２０】次に上記構成における動作を説明する。

【００２１】従来例で説明したことと同様に、プリンタ
コントローラ２０１はＶＳＹＮＣ信号に同期して、所定
の時間Ｔ１経過後のタイミングより１ページ分のＶＩＤ
ＥＯ信号の送出を開始する。このＶＩＤＥＯ信号はその
出力期間中以外は“白”データとなつている。ＶＳＹＮ
Ｃ信号とＶＩＤＥＯ信号の関係を図４に示す。一方、主
走査方向は水平同期信号ＢＤに同期して所定の時間Ｔ２
経過後のタイミングより主走査１ライン分の画像データ
の送出を開始する。上記において、プリンタコントロー
ラは画像クロツク信号ＶＣＬＫの立ち下がりエツジに同
期して画像データを出力する。一方、信号処理回路２０
５ではＤ・ＦＦ１５において、ＶＣＬＫの立ち下がりエ
ツジで上記画像データをラツチする。続いて、上記ラツ
チされた画像データはラツチ４において、ＶＣＬＫ信号
を３／８周期遅延させた信号ＬＣＬＫによりラツチされ
る。そして、その出力Ｑ０はＳＲＡＭ２の入出力ピンＩ
／Ｏ１に入力され、所定のアドレスに書き込まれる。書
き込まれた上記画像データはＶＣＬＫ信号の次の周期の
画像データ書き込み前のタイミングで読み出され、ラツ
チ４の入力端子Ｄ１に入力される。このように、ＶＣＬ
Ｋ信号の１周期内でＳＲＡＭ２の同じアドレスで画像デ
ータの読み出しと次の画像データの書き込みが行なわれ
る。上記動作のタイミングを図６に示す。そして、主走
査１ラインが終了すると、リセツト信号（以下「ＲＳ
Ｔ」という）（次の主走査のＢＤ信号の先頭部分で作ら
れる）によりアドレスカウンタ３をリセツトする。この
リセツト後、直ちに次のラインのデータについて同様の
動作が行なわれる。従つて、画像データの非出力期間で
ある図５におけるＴ２の期間にもＳＲＡＭ３には白デー
タとしてデータが書き込まれる。すなわち、前記アドレ
スカウンタ３のリセツトが解除された時点からのデータ
（この期間では無効、すなわち“白”となつている）が
画像データとして扱われる。以上の動作を繰り返すこと
により、ラツチ４の出力Ｑ０〜Ｑ６には連続する主走査
７ライン分の同じ位置の画像データが同時に出力される
ことになる。上記の動作において、ＶＳＹＮＣ信号入力
後、画像データの非出力期間である図４におけるＴ１の
期間でＳＲＡＭ２の全てのアドレスに白データが書き込
まれ、ＳＲＡＭ２の初期化が行なわれる。以上の制御は
メモリ制御回路５によつて行なわれる。

【００２２】次に、連続する主走査７ライン分の画像デ
ータであるラツチ４の出力Ｑ０〜Ｑ６はそれぞれシフト
レジスタ６〜１２に入力される。上記シフトレジスタは
画像クロツクＶＣＬＫの立ち上がりエツジにより順次シ
フトし、それぞれ７個のシフト出力の計４９個のデータ
がスムージング論理回路１３に入力される。

【００２３】スムージング論理回路１３では、当この印
字画素Ｒを中心とする周囲の主走査７画素×副走査７画
素の画像データを参照し、所定のアルゴリズムにより主
走査方向を１２００ｄｐｉ相当に分割した４つのデータ
ａ，ｂ，ｃ，ｄに変換してパラレルデータとして出力す
る（図７参照）。上記４つのデータａ，ｂ，ｃ，ｄは並
列−直列変換回路１４でシリアルデータに変換され、画
像クロツクＶＣＬＫの４倍の周波数のクロツク信号４Ｃ
ＬＫにより、スムーズ化された画像信号ＳＶＤＯとして
プリンタエンジンに出力される。スムージング論理回路
１３の内部アルゴリズムについては詳述しないが、例え
ばプリンタコントローラからの３００ｄｐｉの画像デー
タでは図８（Ａ）に示すように印字される斜め線を同図
（Ｂ）に示すようにスムーズ化して印字することが可能
となる。

【００２４】上記の動作は、プリンタコントローラから
のスムージング処理のＯＮ／ＯＦＦを指定する信号ＳＯ
Ｎが有効（“Ｈ”）の場合であり、このＳＯＮ信号が無
効（“Ｌ”）の場合には前記印字画素Ｒのデータがその
まま出力される。すなわち、印字画素Ｒのデータが
“黒”である場合はａ，ｂ，ｃ，ｄ共に“黒”のデータ
が出力され、印字画素Ｒのデータが“白”である場合は
ａ，ｂ，ｃ，ｄ共に“白”のデータが出力される。よつ
て、印字される出力される出力はプリンタコントローラ
からのＶＩＤＥＯ信号で印字した場合と同じ結果とな
る。プリンタコントローラはこのようにＳＯＮ信号を制
御することによつて、ユーザの好みに応じてスムージン
グ処理のＯＮ／ＯＦＦを指定することができる。

【００２５】以上説明した信号処理回路は例えばＳＲＡ
Ｍ以外の部分をゲートアレイ化して信号処理ＩＣとして
１チツプで構成し、従来のプリンタコントローラボード
のデータ出力部分を小変更して前記信号処理ＩＣをＳＲ
ＡＭと共に追加することにより、低コストで高画質な画
像が得られるレーザビームプリンタを提供することがで
きる。また、スペース効率から信号処理回路をＳＲＡＭ
も含んだ形で１チツプ化することも考えられ、この場合
は入出力のピン数も大幅に減るというメリツトもある。
更に、上記信号処理回路はプリンタエンジン側に搭載し
てもよいことはもちろんである。

【００２６】また、上記実施例では、データ変換の際に
参照する領域が主走査７画素×副走査７画素である場合
について説明したが、これに限定されるものではなく、
例えば主走査９画素×副走査９画素の領域を参照すれば
より品位の高いスムージング効果が得られる。更に、上
記実施例は３００ｄｐｉの画像データを、主走査方向の
密度画１２００ｄｐｉのデータに変換する例について説
明したが、これに限定されるものではなく、例えば主走
査方向に密度を２４００ｄｐｉのデータに変換すること
もできる。この場合、並列直列変換回路１４を８ビツト
のものとし、出力クロツクにＶＣＬＫの８倍のクロツク
を用いることにより実現可能となる。

【００２７】以上説明したように、第１の実施例によれ
ば、記録画素の印字データ主走査方向の印字密度が４倍
のデータに変換して記録を行なうことにより、低コスト
で高品位な画像出力を得ることができる。

【００２８】（第２の実施例）上述した第１の実施例
は、プリンタコントローラ２０１からの画像データの送
出を信号処理回路２０５で作られるＶＣＬＫ信号によつ
て行なう場合を示している。また従来のプリンタコント
ローラでは、ＢＤ信号に同期した画像データの転送クロ
ツクを内部で作っているのが一般的であり、更に、同期
クロツク発生回路及びその他の制御回路はゲートアレイ
の内部にあつて、クロツク信号等の信号は外部に出力し
ないものが多くある。これに対して、第２の実施例は、
上記プリンタコントローラにも対応可能な信号処理回路
を用いた場合を示す。

【００２９】図９及び図１０は第２の実施例による信号
処理回路の構成例を示すブロツク図である。同図におい
て、前述した第１の実施例と同じ機能を有する回路には
図２及び図３と同じ番号を付し、その説明は省略する。
第２の実施例において、第１の実施例と異なる構成に
は、図２及び図３に対応する回路の番号にダツシユを付
す。特に異なる点として入出力制御回路１’による入出
力信号の制御がある。

【００３０】次に、第１の実施例と異なる信号について
説明する。

【００３１】図１１は第２の実施例の信号による動作を
説明するタイミングチヤートであり、図１２は本実施例
の入出力制御回路１’の構成を示す回路図である。同図
において、５１，６３，６４はＮＯＴ回路、５２〜５８
はＤ・ＦＦ、５９，６０はＪ−Ｋ・ＦＦ、６１はＮＡＮ
Ｄ回路、６２は４ビツトのカウンタ、６５〜６７はセレ
クタ回路、６２は４ビツトのカウンタ、６５〜６７はセ
レクタ回路をそれぞれ示している。上記動作説明に直接
関係しない部分の構成は省略する。まず、水平同期信号
として、信号処理回路２０５’からプリンタコントロー
ラ２０２にＳＢＤ信号を送出する。このＳＢＤ信号はプ
リンタエンジン２０１からのＢＤ信号をＶＣＬＫ信号の
一周期分に相当する時間だけ遅延させた信号である。ま
た、クロツク信号としてＶＣＬＫ信号の８倍の周波数の
８ＣＬＫをプリンタコントローラ２０２に送出する。こ
の８ＣＬＫ信号はプリンタエンジン２０１からのＢＤ信
号が入力した後、前記ＳＢＤ信号が出力されるまでの間
停止している。これはプリンタコントローラ２０２内部
のＳＢＤ信号に同期した画像データの転送クロツクを、
ＳＢＤ信号が入力した後、最初の８ＣＬＫから８分周し
て得られるようにするためである。すなわち、水平走査
の同期タイミングを入出力制御回路１’で作っている。
そして入出力制御回路１’においても同様にしてＶＣＬ
Ｋ信号を得るようにすることにより、上記プリンタコン
トローラ２０１内部の画像データ転送クロツクとＶＣＬ
Ｋ信号は同位相のクロツク信号となる。従つて、送出側
と受信側で同一のクロツクによらなくても画像データの
転送を正確に行なうことができる。

【００３２】次に、プリンタコントローラ２０２から信
号処理回路２０５に入力される制御信号（以下「ＤＲＣ
Ｔ信号」という）について説明する。このＤＲＣＴ信号
は信号処理回路２０５が存在しないのと等価な状態を指
定する信号である。すなわち、ＤＲＣＴ信号が有効
（Ｌ）のときは前記ＳＶＤＯ信号線にはプリンタコント
ローラ２０２からのＶＩＤＥＯ信号が、また、ＳＢＤ信
号線にはプリンタエンジン２０１からのＢＤ信号が、更
に８ＣＬＫ信号線には発振回路２０６からのＣＬＫ信号
がそのまま出力される。本モードは例えば次のような場
合に有効である。プリンタコントローラ２０２からのＶ
ＩＤＥＯ信号に対し、信号処理回路２０５によりデータ
変換を行つてＳＶＤＯ信号としてプリンタエンジン２０
１に送出することにより、信号処理回路２０５’が無い
場合に比べ、データ参照のために副走査方向で３ライ
ン、主走査方向で７ドツト分だけ画像データの時間的遅
れが生ずる。従つて、従来のプリンタエンジン２０１及
びプリンタコントローラ２０２の制御体系でそのまま印
字を行なうと、画像は正規の印字位置より下方に３ドツ
ト、右に７ドツトずれてしまう。上記問題はプリンタコ
ントローラ２０２側で、図４におけるＴ１の値を３ライ
ン分、また図５におけるＴ２の値を７ドツト分短くすれ
ば解決できる。しかしながら、プリンタコントローラ２
０２において上記の変更が容易にできない場合で、画像
のスムーズさよりも印字位置の正確さを重視する場合に
は前記ＤＲＣＴ信号を有効（Ｌ）とすればよい。

【００３３】信号処理回路２０５におけるその他の動作
は前記第１実施例と同様に行なわれる。但し、図９及び
図１０において、ＳＶＤＯ’，ＳＢＤ’，８ＣＬＫ’は
前記ＤＲＣＴ信号に依存しない信号である。

【００３４】上記説明のように、第２の実施例において
は、プリンタコントローラ側の変更がより少なくなるた
め、より低コスト、また開発期間の短縮といつた効果が
ある。

【００３５】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによつて達成される場合にも適用で
きることは言うまでもない。さらに、上述した第１，第
２の実施例では、レーザビームプリンタを例に挙げて説
明したが、本発明はこれに限定されるものではなく、ド
ツトインパクト式、感熱式、インクジエツト式、静電記
録式、熱転写式等のプリンタを用いても良い。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
プリンタコントローラからの第１の印字密度の画像デー
タを記憶手段に複数ライン分記憶し、記憶されている画
像データを参照して、第１の印字密度の画像データを高
密度の第２の印字密度の画像データに変換するものであ
り、プリンタコントローラから印字のための画像データ
が送られてくる前に送られてくる白データを記憶手段に
記憶させることで記憶手段を初期化することにより、低
コストで高品位な画像出力を得ることができる画像処理
装置を提供することができる。

【図面の簡単な説明】

【図１】本発明に係る画像処理装置をレーザビームプリ
ンタに適用した第１の実施例を示すブロツク図である。

【図２】第１の実施例による信号処理回路２０５の構成
を示すブロツク図である。

【図３】第１の実施例による信号処理回路２０５の構成
を示すブロツク図である。

【図４】第１の実施例において同期信号と画像データと
の関係を示すタイミングチヤートである。

【図５】第１の実施例において同期信号と画像データと
の関係を示すタイミングチヤートである。

【図６】第１の実施例によるメモリ制御回路の動作を説
明するタイミングチヤートである。

【図７】印字密度の変換前後のデータを比較説明する図
である。

【図８】印字密度の変換前後のデータを比較説明する図
である。

【図９】第２の実施例による信号処理回路の構成例を示
すブロツク図である。

【図１０】第２の実施例による信号処理回路の構成例を
示すブロツク図である。

【図１１】第２の実施例の信号による動作を説明するタ
イミングチヤートである。

【図１２】本実施例の入出力制御回路１’の構成を示す
回路図である。

【図１３】従来例を概略的に示す図である。

【図１４】従来例によるレーザビームプリンタの構成を
示す図である。

【符号の説明】

１入出力制御回路２ＳＲＡＭ３アドレスカウンタ４スリーステートラツチ５メモリ制御回路６〜１２シフトレジスタ１３スムージング論理回路１４並列−直列変換回路１５Ｄフリツプフロツプ５１，６３，６４ＮＯＴ回路５２〜５８Ｄフリツプフロツプ５９，６０はＪ−Ｋフリツプフロツプ６１はＮＡＮＤ回路６２は４ビツトのカウンタ６５〜６７セレクタ回路６２４ビツトのカウンタ６５〜６７セレクタ回路２０１プリンタエンジン２０２プリンタコントローラ２０５信号処理回路２０６発振回路

フロントページの続き (72)発明者真野宏東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (56)参考文献特開昭61−214666（ＪＰ，Ａ) 特開昭63−179748（ＪＰ，Ａ) 特開昭63−208368（ＪＰ，Ａ) 特開昭64−1546（ＪＰ，Ａ) 特開平１−244859（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) B41J 2/44 H04N 1/23 103 H04N 1/387 101

Claims

(57)【特許請求の範囲】

【請求項１】プリンタコントローラから送られてきた画
像データに基づき画像を出力する画像処理装置におい
て、プリンタコントローラから送られてくる同期信号を受信
し、更にその同期信号から所定時間経過後に送られてく
る第１の印字密度の画像データを入力する入力手段と、前記入力手段で入力した画像データを複数の主走査ライ
ン分記憶する記憶手段と、前記記憶手段に記憶されているデータから、注目画素及
び当該画素の周辺画素に対応した画像データを参照する
参照手段と、前記参照手段の参照結果に基づいて前記注目画素に対応
した画像データに対して前記第１の印字密度より印字密
度の高い第２の印字密度のデータに変換する変換処理手
段と、前記変換処理手段により変換処理された画像データに基
づき画像を出力する出力手段と、前記同期信号を受信後、第１の印字密度の画像データが
送られてくるまでの前記所定時間の間に前記プリンタコ
ントローラから送られてくる白データを前記記憶手段に
記憶させることによって、前記記憶手段を初期化する制
御手段とを有することを特徴とする画像処理装置。