JP2901062B2

JP2901062B2 - 画像形成装置

Info

Publication number: JP2901062B2
Application number: JP63081364A
Authority: JP
Inventors: 恭治小見
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1988-04-04
Filing date: 1988-04-04
Publication date: 1999-06-02
Anticipated expiration: 2014-06-02
Also published as: JPH01254066A

Description

【発明の詳細な説明】〔技術分野〕本発明は画像形成装置に係り、より詳細には、原画を
２次元的、一方は１次元アレイ状光センサを用い電気的
に、これとほぼ直交する方向は物理的な移動によつて分
解走査して原画画像データを得、該画像データに信号処
理を施し、処理された信号を作像手段に送り、像再生を
行うデジタルカラー複写機等に適用し得る画像形成装置
に関するものである。

〔従来技術〕

かかる画像形成装置のためには、いわゆるフレームメ
モリを持ち、メモリ上でデータを操作することによりコ
ピー画像が得られるのは容易に類推出来る。しかしなが
ら、上記のようなフレームメモリは大容量を必要とし、
非常に高価になる欠点がある。

〔目的〕

本発明は、このような点に鑑みてなされたもので、簡
単に原稿画像のスワップを行うことを目的とする。

〔構成〕

上記目的を達成するため、第１の手段は、原稿をスキ
ャナにより走査して読み取り、読み取った画像データを
記録紙上に再生する画像形成装置において、前記読み取
った画像データを１ライン分記憶する記憶手段と、操作
部からの設定によりスワップさせたい位置に応じた初期
値をセットする設定手段と、前記画像データに同期した
クロックを０からカウントすることにより前記記憶手段
に書き込みのアドレスを与える第１のアドレスカウンタ
と、前記画像データに同期したクロックを前記設定手段
にセットされた初期値からカウントすることにより前記
記憶手段に読み出しのアドレスを与える第２のアドレス
カウンタと、前記１ライン分の画像データの数である所
定値と前記第２のアドレスカウンタのカウント値とが一
致したときに、前記第２のアドレスカウンタのカウント
値を０にする比較手段とを備え、１ラインの画像データ
においてスワップさせることを特徴としている。

また、第２の手段は、第１の手段における設定手段が
１ライン毎に初期値を変更するように設定可能であるこ
とを特徴としている。

以下、本発明の一実施例に基づいて具体的に説明す
る。

第１図は、本発明の一実施例を説明するデジタルカラ
ー複写機の構成図である。100はスキヤナユニツト（以
下、SCと称する）、200はイメージプロセツサ（以下、I
Pと称する）、400はメモリユニツト（以下、MUと称す
る）、600はプリンタユニツト（以下、PUと称する）、7
00はシステムコントローラ（以下、SCONと称する）、75
0はコンソールユニツト（以下、CUと称する）、900はデ
ジタイザタブレツト（以下、DGと称する）、950はソー
タユニツト（以下ST称する）、980はADFユニツト（以下
ADと称する）である。

また、第２図（ａ）は第１図に示したデジタルカラー
複写機のシステムブロツク図であつて、同図（ｂ）は図
面結合図、（ｃ）〜（ｆ）は各部分図である。第１図と
同一符号は同一部分に対応する。

尚、第１図，第２図において、Ｃはシアン、Ｍはマゼ
ンタ、Ｙはイエロー、Ｒは赤、Ｇは緑、Ｂは青、BKは黒
を示す。

また、第２図において、論理回路は正論理として扱
い、高い電圧はHighまたは１、低い電圧はLowまたは０
として記述する。そして、ゲートの呼び方は第２図
（ｇ）に示すように、ＡがNANDゲート、ＢがNORゲー
ト、ＣがANDゲート、ＤがORゲート、Ｅが単にゲート、
そしてＦが排他的論理和XORとする。

先ず、上記本発明の構成のうち、その主要部である前
記SC100,IP200,MU400,PR600,SCON700,CU750について、
それらの動作の概略を説明する。

（１）システムコントローラ（SCON）700 本発明のデジタルカラー複写機システムの全体的制御
を行うもので、ストアドプログラム方式のコンピユータ
である。

例えば、各素子は次のように構成することが出来る。

CPU704・・・・Intel社8086 RAM712・・・・日電（株）μPD43256×４個（128KBYT
E） ROM（PROM）713・・・・Intel27512×10個（640KBYTE）インタラプトコントローラ710・・・・Intel8259×３個
カスケード接続（22 入力）タイマ／カウンタ711・・・・Intel8254×３個（９タイ
マ／カウンタ）プリンタインタフエース703・・・・Intel8255（MODE
2）（パラレル型）スキヤナインタフエース709・・・・同上コンソールインタフエース708・・・・Intel8251（シリ
アル通信型I/O）イメージプロセツサインタフエース701・・・・Intel82
55（MODE0）×３個メモリユニツトインタフエース702・・・・Intel8255 デジタイザタブレツトインタフエース707・・・・Intel
8251（シリアル通信型I/O）ソータインタフエース706・・・・同上 ADFインタフエース705・・・・同上他にクロツクジエネレータ、コントロール信号デコー
ダ等があるが省略してある。

（１−１）対SC100インタフエース物理的には、8bit双方向性のデータラインと、数本の
コントロールラインがある。

SCに対する命令をSCコマンドと称し、また、データ受信時、データ送出完了時には、自動的
にインタラプトコントローラ710に信号が入力され、自
動的に割込みサービスルーチンが実行される。

（１−２）対PR600インタフエース物理的には、対SCI/Fと同じである。

PRコマンドには、また、この信号パルスはPRで発生するのではなく、他
の、例えばSCONやIPで発生し、他に供給する方式にして
も良い。

また、この信号パルスはインタラプトコントローラ71
0に入力されており、リアルタイム処理される。

（１−３）対IP200インタフエース出力のみのインターフエースである。

γ₀〜γ₂・・・・原稿に対するコピーのγ特性（濃度特
性）を設定する（８群） MIRROR1・・・・主走査方向の鏡像コピーを作成する指
示 SWAP1・・・・主走査方向で、像の入れ替えコピーを作
成する指示 LEFT/▲▼・・・・主走査方向の、像移動コ
ピー作成の方向指示 INVERSE・・・・濃度反転コピー作成の指示 OUT/▲▼・・・・領域処理（空白化、部分的色変
換、部分的画質処理選択）の内側か外側かの指示 A₅〜A₉・・・・領域処理用、像移動用RAMのアドレス上
位5bit及びアドレスコンパレータ用データ D₀〜D₁₁・・・・領域処理、像移動用RAMのデータ（12bi
t） ▲▼・・・・領域処理、像移動用RAMのチツプセ
レクト（イネーブル） CLR・・・・領域処理、像移動用RAMの下位6bitのアドレ
スカウンタのクリア、及び変倍用RAMアドレスカウンタ
のクリアパルス ▲▲・・・・前記２種のRAMの書き込みパルス ALL・・・・領域処理を行わない指示（全面に施すと
き） CH_GCO〜₅・・・・色変換の内容指示 UCR・・・・UCR（UNDER−COLOR−REMOVAL:下色除去）を
行うか否かの指示 MAX・・・・補色生成、色補正が行われたC,M,Yの信号の
中で、最も濃度が高いものに相当する信号を抽出し、そ
の信号をC,M,Y,BK信号線全てに送る（後述するIP200の
次ステツプの変倍に）指示 CS2・・・・変倍用RAMのチツプセレクト（イネーブル） ZD₀〜₁₁・・・・変倍用RAMのデータ（12bit） CKIND₀〜₂・・・・画質処理、８種の選択 CGATE・・・・シアンデータを送るか否かの指示 MGATE・・・・マゼンタを送るか否かの指示 YGATE・・・・イエローを送るか否かの指示 BKGATE・・・・ブラツクを送るか否かの指示（１−４）対MU400インタフエース出力のみのインターフエースである。

SYMMETRY2・・・・副走査方向の対象コピーを作るとき
用いる。

MIRROR2・・・・副走査方向の鏡像コピーを作るとき用
いる。

SWAP2・・・・副走査方向の入れ替えコピーを作るとき
用いる。

COMPSD・・・・MU内部の３組の24bitコンパレータの入
力データ用レジスタのシリアルデータ DSHIFT・・・・上記レジスタ（シフトレジスタ）のシフ
トパルス MMODE1・・・・MUを通常のFIFO（先入れ、先出し）モー
ドで動作させるための指示 MMODE2・・・・MUをライトモードで動作させるための指
示 MMODE3・・・・MUをリードモードで動作させるための指
示 MSTART・・・・MUのメモリのアドレスカウンタのリセツ
ト等に用いる。

VDENA・・・・MUのメモリのアドレスカウンタのカウン
トアツプの可否指示（１−５）対CU750インタフエース〈入力〉各種キーボードのキーイン情報を取り込む、CU
750からデータを受信すると、シリアル通信型I/Oポート
708は割込み信号を710に対し発生するので、CU750の情
報の変化に速やかに対処出来る。

〈出力〉コンソールに表示するデータを出力する。

（１−６）対DG900インタフエース〈入力〉XY座標データを取り込む。

〈出力〉ブザー、表示ランプデータを送る。

I/Oポート707は非同期シリアル通信方式で、受信時，送
信時共に割込み信号を710に対し発生する。

（２）スキヤナユニツト（SC）100 まず第１図を参照すると、原稿１はプラテン（コンタ
クトガラス）２の上に置かれ、原稿照明用蛍光灯3₁，3₂
により照明され、その反射光が移動可能な第１ミラー
4₁、第２ミラー4₂及び第３ミラー4₃で反射され、結像レ
ンズ５を経て、ダイクロイツクプリズム６に入り、ここ
で３つの波長の光、レツド（Ｒ）、グリーン（Ｇ）及び
ブルー（Ｂ）に分光される。分光された光は固体撮像素
子であるCCD7r,7g及び7bにそれぞれ入射する。即ち、レ
ツド光はCCD7rに、グリーン光はCCD7gに、またブルー光
はCCD7bに入射する。

蛍光灯3₁，3₂と第１ミラー4₁が第１キヤリツジ８に搭
載され、第２ミラー4₂と第３ミラー4₃が第２キヤリツジ
９に搭載され、第２キヤリツジ９が第１キヤリツジ８の
1/2の速度で移動することによつて、原稿１からCCDまで
の光路長が一定に保たれ、原画像読み取り時には第１及
び第２キヤリツジが右から左へ走査される。キヤリツジ
駆動モータ10の軸に固着されたキヤリツジ駆動プーリ11
に巻き付けられたキヤリツジ駆動ワイヤ12に第１キヤリ
ツジ８が結合され、第２キヤリツジ９上の図示しない動
滑車にワイヤ12が巻き付けられている。これにより、モ
ータ10の正、逆転で、第１キヤリツジ８と第２キヤリツ
ジが往動（原画像読取り走査）、復動（リターンまたは
往動方向原画読取り走査）し、第２キヤリツジ９が第１
キヤリツジ８の1/2の速度で移動する。

第１キヤリツジ８が第１図に示すホームポジシヨンに
あるとき、第１キヤリツジ８が反射形のフオトセンサで
あるホームポジシヨンセンサ39で検出される。第１キヤ
リツジ８が露光走査で右方向に駆動されてホームポジシ
ヨンから外れると、センサ39は非受光（キヤリツジ非検
出）となり、第１キヤリツジ８がリターンでホームポジ
シヨンに戻ると、センサ39は受光（キヤリツジ検出）と
なり、非受光から受光に変わつたときにキヤリツジ８が
停止される。

ここで第２図を参照すると、CCD7r,CCD7g,CCD7bの出
力はA/Dコンバータ102r,102g,102bで8bitのデイジタル
値、即ち、256レベルの濃度信号として、IP200にR,G,B
信号として送られることになる。その値は、白で255、
黒で０である。

また、SC100の制御はスキヤナコントローラ101で行わ
れる。

スキヤナコントローラ101は、ストアドプログラム方
式のコンピユータに、CCDドライバ、モータドライバ、
各種センサ入力ポート、対SCON700I/Fなどを含むもので
構成される。

（３）イメージプロセツサ（IP）200 γ補正処理（γ−Compensation） SCの読み取り濃度階調性と、PRのプリント濃度階調性
の特性に合わせ、原稿とコピーの階調がリニアとするよ
うに補正する処理を行う。

γ変換処理（γ−Change）原稿と異なるγ特性のコピー、例えばハイライトを強
調したコピー、ハイコントラストコピー等を作成するた
めの処理を施す。

はの特例であり、SCONからの3bitの信号でを含
め、８種のγ特性の１つが選択され、次のブロツクに、
R,G,B各8bitで出力される。

ブロツク202（詳細は第３図参照）ミラーリングその１（MIRROR1） SCONからのMIRROR1信号がHighのとき、主走査方向の
画素データの並びを逆にして出力する。

スワツプその１（SWAP1） SCONからのSWAP1信号がHighで、且つ第３図に示すRAM
224に適切なデータがロードされており、且つ走査中LSY
NCのカウント値に合わせA₆〜A₁₁がSCONより与えられる
と、主走査方向の画像の入れ替えが行われる。

シフトその１ RAM224に適切なデータが事前にロードされており、且
つ走査中にLSYNCのカウント値に合わせA₆〜A₁₁がSCONよ
り与えられると、画像が全面で同一量または副走査方向
の位置で異なる量で移動される。移動方向はSCONからの
LEFT/▲▼信号のHigh/Lowで決定される。

SWITCH出力 RAM224に適切なデータが事前にロードされており、且
つ走査中にLSYNCのカウント値に合わせA₆〜A₁₁がSCONよ
り与えられると、ブロツク202はSWITCH信号をHigh、Low
交互に出力する。

この出力は、画像の一部を空白化する（トリミング処
理）ためブロツク207C,M,Y,BKに出力されたり、部分的
に画質処理を変えるためにブロツク206や、部分的に色
変換するためにブロツク203に出力される。

インバース（反転） SCONからのINVERSE信号がHighのとき、R,G,B各8bitの
各ビツトを反転し出力する。従つてコピーはネガ像とな
る。

次に、ブロツク202の詳しい説明を第３図，第４図，
第５図及び第６図を参照して説明する。

第３図はイメージプロセツサIPの回路図であつて、
（ａ）は図面結合図、（ｂ），（ｃ）は各部分図であ
る。

画像データ入出用に各色２組のRAM（263r,g,bと266r,
g,b）を有する。これらのRAMはトグルバツフアメモリと
して用いられ、一方の組が画像データを取り込んでいる
時（メモリへの書き込み：メモリライト）、片方の組は
データをはき出している（メモリの読み出し：メモリリ
ード）。リード／ライトの切り換えは、1LSYNC毎にJKFF
262の反転によつて行われる。

第６図は、イメージプロセツサIPの動作タイミング図
である。最初のLSYNCで262のＱ出力がHighとなるとする
と、ORゲート234の一方の入力がLowとなり、VCLK（画素
データに同期して、第２図211により発生されるパルス
で、１主走査腺の画素は4752個なのでこのパルスもLSYN
Cと次のLSYNCの間で4752個発生される。このパルスの立
ち上がり部（１画素データの中間の位置にある）が立ち
上がるときに、RAM266r,RAM266g,RAM266の▲▼端子
に立ち上がりパルスが加わり、画素データがライトされ
る。このときのアドレスはメモリライトカンウタ（WR−
CTR）252の出力によつて決められる。

VCLKは、このカウンタ252のCLKにも入力されているの
で、次々に高いアドレス方向に画像データが書き込まれ
る。

一方、RAM263r,263g,263b側は、ORゲート233の一方の
入力がHighであるので、▲▼は能動とならない。代
わりにNANDゲート264の３入力のうちORゲート259の出力
に接続されるものがHighであれば▲▼入力がLowと
なり、アウトプツトイネーブル、即ちメモリリードが行
われる。尚、MM3（248）はリトリガラブルモノマルチバ
イブレータで、出力パルス幅をVCLKの周期より若干長く
設定してあるので、第６図に示す如く、VCLKの発生中は
連続的にHigh出力を行う。

また、このときバスドライバ268r,268g,268bは入力
がHighなので、出力はハイインピーダンス状態となり、
マルチプレクサ269r,g,bはＡ入力側が選択され、結局XO
Rゲート230₀r,g,b〜230₇r,g,bを介し、次ブロツク203に
出力される。

XORゲートは、INVERSE信号入力がHighのときにデータ
を反転する、つまりネガ／ポジ反転するためのものであ
る。

メモリリードカウンタ（RD−CTR）251はプリセツタブ
ルUP/DOWNカウンタで、アドレツシングの開始、アドレ
ツシング方向を任意に設定出来る。尚、250,261はマル
チプレクサで、各RAMのアドレス入力を切り換えるもの
で、A/B入力がHighのときＡが出力され、LowではＢとな
る。次のLSYNCでJKFF262の出力が反転すると、RAM266r,
g,bはリードモードで動作し、RAM263r,g,bはライトモー
ドとなる。以下、この繰り返しを行う。

次に、RAM224とその関連構成について説明する。

RAM224は1024ワード（WORD）×12bitで構成され、32W
ORDを１つのセツトとして、32組のセツトとして利用す
る１つのセツトには、RD−CTR251のプリセツトデータ
（1WORD）と「SWITCH」出力切り替え比較用データで31W
ORD設定出来る。

第４図は、RAM224のアドレスデータの説明図である。
ここでDSFxがRD−CTR251のプリセツト用で、DSWx_-1〜₃₁
がSWITCH用データである。

第５図は、RAM224のライトサイクルタイミング図であ
つて、RAM224へのデータライトは同図のようにして行わ
れる。アドレスの上位5bit（A9〜A5）はSCONよりの入力
で行われるが、下位5bitはカウンタ222が１▲▼パ
ルス（SCONよりの）毎にインクリメントされ、11111_Bの
次は00000_Bとなるので、SCONよりの入力を必要としな
い。

また、すべてのデータをライトする必要のないとき、
例えばDsf₁,Dsw1−1,Dsw1−２をライトし、Dsw1−３〜D
sw1−31が不要のときは、次のDsf₂をライトする前にCLR
を１パルスSCONより出力し、カウンタ222をクリアする
必要がある。

尚、228,225はバスドライバ、239はマルチプレクサで
あり、▲▼＝Lowのとき、228,225は出力可能とな
り、239は出力がハイインピーダンスとなり、SCONから
のA₉〜A₅，D₁₁〜D₀信号を正しくRAM224に与えることが
出来る。

尚、RAM224への書き込みは、コピー動作の前に行つて
おく。

次に、RAM224のリードについて説明する。

RAMのリードは、SC100から画像データが送られてくる
ときに行われる。この様子を第６図に示す。

このときCS1,▲▼はHighを保ち、CLRはLowのまま
であるものとする。

A₉〜A₅はメモリリード時の上位アドレスとしてSCONよ
り適切なタイミングで送られて来る。

D₁₁〜D₀はメモリではなく、コンパレータ254の一方の
比較入力用として、SCONより送られてくる。

また、RAM224内のDSWx_-1〜DSWx_-31は、小さな値の順
に低いアドレスよりメモリされているものとする。

SC100から有効画像データが送られ始められる１つ前
のLSYNCからA₉〜A₅が適切に与えられるとする。

237は４段のシフトレジスタで、RAM224のA₉〜A₅に、S
CONが与えたA₉〜A₅データをLSYNCの値を３個分遅延させ
て与えるために設けてある。また、遅延させないデータ
も用いる。この選択はマルチプレクサ239によつて行わ
れる。

249は13bitのカウンタで、連続パルスであるCLK0（周
期はVCLKと同じ）によつてカウントアツプされる。

このカウンタのb₁₂，b₉，b₈が、すべてHighになるとA
NDゲート244の出力はHighとなり、RSFF242のＱ出力をHi
ghにし、マルチプレクサ239はＡ入力、即ち遅延前のA₉
〜A₅入力をRAM224に与える。

次に、カウンタ249の出力b₂がHighとなるとRSFF242は
リセツトされ、マルチプレクサ239はＢ側、即ち3LSYNC
分遅延したアドレスデータを再びRAM224に与える。

尚、RSFF242はLSYNCでもリセツトされる。

即ち、b₁₂，b₉，b₈＝Highとなるのは、CLK0がLSYNCよ
り4864個目、b₁₂，b₉，b₈＝High,b₂＝Highとなるのは、
同じく4871個目である。

この値は、有効主走行が終わつた後の値となるように
設定してある。

従つて、有効画像区間は、3LSYNC遅延したアドレスデ
ータでRAM224がアクセスされ、このリードデータはコン
パレータ252のＡ入力となる。このコンパレータのＢ入
力はRD−CTR251の上位12bit（b₁₂〜b₁）に接続されてい
る。コンパレータ252はA,B入力が一致しているときの
み、OUT＝Highを出力する。

従つて、DSWデータが同じでない限り、1VCLKパルス分
しかHigh出力を行わない。この出力パルスはカウンタ22
2のCLK入力にも接続されており、これをインクリメント
させる。

尚、このインクリメントは、LSYNCによつても行わ
れ、またクリアは前に述べたRSFF242のＱ＝Highによつ
て行われている。

従つて、意味あるコンパレータのＡ入力は、RAM224の
下位アドレス（A₄〜A₆）が０ではなく、１のリードデー
タより開始され、コンパレータ252が一致出力をする毎
に、RAMアドレスをインクリメントし、新しいRAMデータ
を、WR−CTR251の出力とを比較することになる。

コンパレータ252のOUT端子は、JKFF253のCLK入力にも
接続されており、一致出力が出る毎にこれをドグルさせ
る。

このJKFF253の出力は、XORゲート260を介し、SWITCH
出力として第２図のORゲート212に入力される。

XORゲート260は、単にJKFF253の出力を反転させるた
めのものである。

次に、RSFF242がHighを出力するとき、即ちSCONから
のA₉〜A₅の遅延前のデータでRAM224をアクセスするとき
は、ANDゲート223の出力がHighでカウンタ222がクリア
されているので、下位5bit（A₄〜A₀）は０であり、第４
図の各セツトの先頭、即ちDSW_xの値をリードすることに
なる。

この出力中、RD−CTR251のLOAD入力がHighとなり、メ
モリのリードデータはRD−CTR251の上位12bit（i₁₂〜
i₁）にプリセツトされることになる。

第６図においてカウンタ222の出力とあるのは、コン
パレータ252が４回一致信号を出力したケースを示す。

また、カウンタ251の出力でDsf₁〜₆とあるのは、RAM2
24内の第１セツトから第６セツトの先頭アドレスが、カ
ウンタ251にプリセツトされたことを示す。

イメージプロセツサIPが画像処理中、D₁₁〜D₀はRAM22
4には作用しないが、コンパレータ254にはＡ入力として
有効で、一方のＢ入力はRD−CTRの出力に接続されてい
る。コンパレータ254は、A,B一致したときのみ、Highを
出力する。このときRSFF256をセツトし（ＱをHighにす
る）、RD−CTR251をクリアする。

またRSFF256のＱ出力は、XORゲート257,ORゲート259
を経由して、NANDゲート264,265の入力となる。従つ
て、SWAP1＝Highのとき、及びRSFF256のＱとLEFT/▲
▼入力の一方のみ、Highのときに、リード対象
のRAM（268r,g,bか266r,g,bのどちらか一方）の出力を
イネーブルにする、即ち、次ブロツク203に画像データ
を出力する。イネーブルでない（▲▼入力＝High）
とき、このRAMの出力はハイインピーダンス、従つてプ
ルアツプされているので全てHigh（＝255）で、白デー
タと等しくなる。

第６図は、これらの動作を各種のケースについて示し
たものである。

尚、RAM224のリード時、遅延前のA₉〜A₅と3LSYNC遅延
後のA₉〜A₅を用いるのは、RD−CTRにより処理される画
像データが、空白化処理が行われるブロツク207C,M,Y,B
Kで処理されるまで3LSYNCだけ遅れがあり、しかも前記S
WITCH出力がここで利用されるためである。即ち、副走
査方向の画像処理の同期をとるためである。

・ブロツク203 色変換（Color Change） SCON700からのCCHG₀〜₅の6bitの信号で、R,G,Bの任意
の色信号を特定のレベルに変換する。即ち、原画と異な
る色のプリントの作成処理を行う。

・ブロツク204 色補正処理カラーコピーの色再現は、原稿をスキヤナで読み、画
素をＲ（赤）,G（緑）,B（青）で色分解し、それらの色
信号の補色、即ちR,G,Bの波長を独立に吸収するＣ（シ
アン）,M（マゼンタ）,Y（イエロー）の信号に補色変換
し、３色で、または後述の下色除去に必要なBK（黒）を
加えた４色のトナーやインクでプリントすることで達成
される。

もし、各色のドツトを同位置に重ねてプリントすれば
各ドツトは減法混色で表せるが、カラーモアレを除去す
るために各色異なるスクリーン角でプリントするのも可
能で、後記項のデイザパターンの工夫で出来る。この
ときは１画素中にC,M,Y、２次色のR,G,B、３色重ねたＫ
及び紙のＷ（White）の８色がランダムに現れ、この場
合の色再現は、混色状態を各色の網点面積から再現色を
予測するNeugebauerの式で表せることはよく知られてい
る。

ところで、C,M,Yの色材は理想の分光反射特性を持つ
ておらず、副吸収と呼ばれる不要な色を吸収する成分を
有しており、このときは各色材の重なり方で異なる色が
再現されることになる。

従つて、この副吸収を持つたトナー、インクを単にR,
G,Bの補色としてそのまま使用すると色が濁り、望み通
りの色が再現されない。そこで色再現問題においては、
この副吸収の影響を取り除いて原画に忠実な色再現を行
う、いわゆる色補正処理が必要となるのである。

色補正処理で最も簡単なのは３×３マトリクスによる
線形マスキングであり、Dr,Dg,DbをR,G,Bの濃度とする
と、で表せ、係数マトリクスの成分は、色材の分光特性から
求めることが出来る。

この方法で十分な補正が得られないときは、Dr²,Dr D
g等の２次項についても考慮した非線形マスキングを施
せば、より精度の高い色再現が得られる。本実施例では
非線形マスキングを採用している。

ブロツク204内の色補正は高速画信号処理を行うため
に、予め前記補正演算結果をROM内に8bitデータ（各
色）としてストアしておき、入力データをROMのアドレ
スライン（24bit）に接続し、結果を得る（メモリをリ
ードする）方式としてある。

UCR（下色除去） BP（墨加刷） C,M,Yの３色で黒を再現すると、主として表面反射の
影響で高濃度部での濃度不足が起きる。

この問題を防ぐためや、インクやトナーの消費量を減
らしたり、定着エイルギーを減らすために行う処理で、
ある色からグレー成分、即ち等量のC,M,Y成分を取り除
くのを下色除去またはUCR（Under Color Removal）、取
り除いたグレーと等量の黒トナーまたはインクでプリン
トすることを墨加刷またはBP（Black Print）と呼んで
いる。

UCRの比率は任意に選ぶことができ、100％であれば、
トナーの消費が最も少ない等の利点がある。

SCON700らのUCR信号がHighのとき、100％UCR処理が行
われ、C,M,Y,BK各6bitで出力される。

UCR信号がLowのときは、UCR処理は全く行われず、従
つてBKの出力は０となる。

max（最大濃度抽出、出力） SCON700からのMAX信号がHighのとき、ブロツク203か
らの入力R,G,B信号の最小値、即ち原画では最高濃度に
相当す信号を抽出し、その値の補数の上位6bitを全く等
しく、C,M,Y,BK各6bitデータとして、次ブロツク205に
出力する。また、このときは前記〜の処理は停止状
態になる。

MAX信号＝Lowのときは、の機能は停止し、前記〜
の処理が機能する。

・ブロツク205 変倍処理変倍処理を行う前（即ち、SC走査の前）にブロツク20
5内変倍データ用RAMに変倍データをストアしておく必要
がある。このデータは変倍率（25％〜400％,1％ステツ
プ）に応じ、SCON700で計算され、そのデータを▲
▼＝Lowにしたまま「ZD₀〜₁₁の値を出力し、▲▼
パルスを１つ発生」のサイクルを繰り返し行うことで達
成される。このようにしてストアされるデータ量は、1W
ORD（＝12bit）×400個であり、画像データC,M,Y各6bit
は自動的に変倍処理され、次ブロツク206に出力され
る。

・ブロツク206 SCON700から（CKIND₀〜₂）の3bitデータで、８種の
フイルタ処理デイザ処理が選択される。

例えば、 CKIND₀〜₂＝０のときは、全面平滑化フイルタ処理＋64
レベルデイザ処理。

CKIND₀〜₂＝８のときは、網点画像部と文字，線画を自
動分離し、網点画像部は平滑化フイルタ処理＋64レベル
デイザ処理。文字，線画部は、先鋭化フイルタ処理＋２
レベルデイザ処理を行う。

フイルタ処理その1:網点原稿によるモアレ除去処理網点の空間周波数f₀の原稿を周期的なピツチf₁でサン
プリングし、周波数f₂のデイザフイルタを通し、ドツト
周波数f₃のプリンタで出力するとき、f₀−f₁，f₀−f₂等
のビート、即ちモアレを生じることになる。

このための平滑化フイルタ処理を行う。

尚、実施例のフイルタはとしてある。

その2:画像の先鋭化（MTF補正）処理原画数ｆからその２次微分であるラプラシアン▽²ｆ
の定数倍を減じることにより、愡けたエツジの両肩にオ
ーバシユートを生じ、先鋭さ、即ちMTFが改善されるこ
とはよく知られている。

ラプラシアンフイルタには、代表的に等があり、この場合にはX,Y方向のみ微分演算を施して
いが、ボケは回転対象に生じるので45°方向や、更にマ
トリクスサイズを大きくし多方向に演算を施せばより理
想的な結果が得られるので、本実施例では５×５のマト
リクスサイズを用いている。

デイザ処理カラーコピーに要求される濃度階調は、64階調とされ
ている。しかるに現在の記録技術、即ち電子写真、熱転
写、インクジエツト等では、１ドツトでこの階調を表現
するのは殆ど不可能であり、せいぜい数レベルの階調を
ドツトサイズまたはドツト濃度の変調で表現出来るに過
ぎない。

そこで一般的には、濃度パターン法やデイザ法などの
面積階調法を採ることが多い。濃度パターン法は１入力
データに対し複数の出力ドツトを対応させ、デイザ法は
１入力データに対し１出力ドツトを対応させたもので、
階調数はどちらも同じであるデイザ法の方が当然高い解
像度が得られる。

本実施例ではデイザ法を採用しており、且つ、前記１
ドツト内の８レベル変調と併用している。

この方法は一般に多値デイザ法と呼ばれている。

デイザ法において、階調再現性及び解像度に重要な役
割を果たすのは閾値マトリクスの構成であり、代表的に
は次の２種類に大別出来る。

a.ドツト集中型（代表例Fattening型） b.ドツト分散型（代表例Bayer型）また、閾値マトリクス内の閾値を全て同じに設定し、
実質的に２値化することも可能である。

本実施例では、SCON700からのCKIND₀〜₂信号に応じ、
これら各種の閾値マトリクスの１つが選択され、入力信
号C,M,Y,BK各6bit入力を、C,M,Y,BK各3bitに処理加工
し、次ブロツクに出力する。

・ブロツク207 C,207 M,207 Y,207 BK SCON700からCGATE,MGATE,YGATE,BKGATEの各信号、及
びブロツク202のAREA信号、及びSCONからのALL信号の組
み合わせで、ユニツト400（MU）に画像データを渡す
か、否（白データを渡すことに相当する）かのゲートの
機能を果たす。

この詳細回路を第７図に示す。

また、ブロツク206からの各色3bitの値は 7:1画素が最低（空白）、６〜1:1画素が中間濃度、 0:1画素が最高濃度、としてある。

（４）メモリユニツト（MU）400 第８図は、MU400のブロツク図であつて、（ａ）は図
面結合図、（ｂ）〜（ｅ）は各部分図であり、本メモリ
ユニツトは、次の３つのモードの機能を有する。

メモリモード1: C,M,Yの画像データを各所定時間遅らせて出力する遅
延回路として動作し、FIFO（First−In,First−Out）メ
モリとも言える。

遅延量は、PR600のBK用感光体44BK（第１図）からの
C,M,Y用感光体44C,44M,44Yまでの長さに相当する画素分
だけ遅らせる。具体的には、感光体44Cまでは110mm、44
Mまでは220mm、44Yまでは330mmであり、画素密度は16ド
ツト/mmで、主走査方向の有効画像幅は297mmとしてある
ので、Ｃデータ:16×110×16×297＝8,863,520画素Ｍデータ:16×220×16×297＝16,727,040画素Ｙデータ:16×330×16×297＝25,090,560画素だけ、IP200からの各データを遅延させて、PR600に出力
する。

このモードはSCONからのMMODE1信号がHighのときに動
作する。

メモリモード2: IP200からのC,M,Yデータをメモリに書き込む。このと
き、PR600にはデータを出力しない（出力しても構わな
い）。このモードはSCONからのMMODE2信号がHighのとき
に動作する。

メモリモード3: メモリモード２でストアされているデータをPR600に
出力する。Ｃデータに対し、M,Yデータは、それぞれ M:8,363,520画素 Y:16,727,040画素遅延し出力する。

このモードはSCON700からのMMODE3信号がHighのとき
に動作する。

第８図の401₀〜₁₄はメモリブロツクで、第９図に示す
1,048,576word×1bitのRAMを12個組み合わせ、1,048,57
6word×12bitのRAMとして動作させる。

第９図の1MDRAMの動作タイミング図は、第10,11,12,1
3図（ａ）に示し、図中の記号の意味と時間は、第13図
（ｂ）に示す通りである。

MU400のメモリブロツクは、MUの３つのモードと次の
１つに対応している。

メモリモード１→メモリリードライトサイクルメモリモード２→メモリライトサイクルメモリモード３→メモリリードサイクルこれ以外→メモリリフレツシユサイクル尚、メモリモード→１〜３においても▲▼入力
がHighの状態のメモリブロツクは、自動的にメモリリフ
レツシユサイクルを行う。尚、このリフレツシユのため
の回路は説明の複雑さを避けるため省略した。また、タ
イミング図（第27図）においても省略した。

これらのメモリ制御信号は、タイミング信号発生器40
6（第８図）の出力や他の信号の組み合わせで発生され
る。この様子を第14図に示す。

この図はメモリのタイミングを説明するもので、コピ
ー作成時に、このような短い間隔でモードが切り替わる
ことはない。

CLK0は画素１つの入力速度に等しい周波数の連続パル
スで、IP200内の制御信号発生器211で発生されたものが
MU400に供給される。周波数は7MHzである。

タイミング発生器406の出力▲▼，▲▼,
ROW/▲▼,WR1,LOADはCLK0の1/4の周波数の
連続波で、High,Lowのデユーテイと位相は、第14図の如
くそれぞれ異なる。アドレスクロツクACLKもCLK0の1/4
周期のパルスであるが、主走査の有効画素分の1/4個（1
6×297mm＝4752画素/4）のパルスを連続して発生する。
次のLSYNCが入力されるまでLowの状態を保ち、また1188
個のパルスを発生するという繰り返しを行う。

この様子を第15図に示す。第14図では、このACLKが連
続的に発生している状態を示す。

また、デコーダ１〜３（417₁〜₃）のOE（アウトプツ
トイネーブル）は、実際の回路では複雑であるが、ここ
では説明を簡単にするため、MMODE1,MMODE2,MMODE3の何
れか１つがHighであるとき、OE入力がHighになるものと
仮にしておく。

〈リフレツシユ〉 MMODE1〜３の何れもLowであるときは、デコーダ１〜
３（417₁〜₃）の出力▲▼〜▲▼は全てHig
hとなる。従つて、ORゲート408₀〜₁₄の出力はHighとな
り、メモリブロツク401₀〜₁₄▲▼入力は全てHigh
となり、▲▼のみ入力されるので、第13図に示し
たリフレツシユサイクルに入る。

〈リードライト〉 MMODE1入力がHighのときは、デコーダ１（417₁）は▲
▼〜▲▼の何れかがLow出力となる。デコ
ーダ２（417₂）は▲▼〜▲▼の何れか１つ
がLow出力となる。デコーダ３（417₃）は▲▼〜
▲▼の何れか１つがLowとなり、▲▼，▲
▼はLowになることはないものとする（この理由
は後述する）。すると、デコーダ３（417₃）の１つのLo
w出力▲▼に対応するORゲート408₁₂〜₁₄の何れか１
つはタイミング信号発生器406の▲▼出力がLowを
出力したときにLowを出力し、メモリブロツクMB₁₂〜₁₄
（401₁₂〜₁₄）の何れか１つは▲▼入力が第14図
に示すようにLowのパルスを入力することになる。残り
の２ブロツクの▲▼入力はHighのままであるか
ら、リフレツシユサイクルのままである。同様にして、
デコーダ２のLow出力▲▼はMB₇〜MB₁₁（401₇〜₁₁）
の何れか１つをアクテイブにし、残りの４ブロツクはア
クテイブにならない。

デコーダ１（417₁）のLow出力CSはORゲート408₀〜₄,4
12,413の何れか１つの片端子をLow入力とし、ORゲート4
08₀〜₄にLow入力されたときはMB₀〜MB₄の何れかが、OR
ゲート412または413に入力されたときはインバータ439
の入力High、出力Low。従つて、ANDゲート410または411
出力をLowとし、結局ORゲート408₅または408₆の片端子
にLowが入力されるので、MB₅またはMB₆がアクテイブ、
即ち、MB₀〜MB₆の中で１つのみ▲▼＝Lowとな
り、アクテイブになり、残り６ブロツクは非アクテイブ
のままである。

また、マルチプレクサ２（MP×2:409）はSEL入力＝Hi
ghでX₀〜X₁₁がZ₀〜Z₁₁に出力され、SEL入力＝LowでY₀〜
Y₁₁側が出力される。MMODE1＝HighではＸ側が選択さ
れ、MB₅，MB₆はアドレスカウンタ１（421₁）の出力の値
にアドレシングされることになる。

一方、ANDゲート408の出力は、406のWR1出力と同じに
なり、NORゲート407の出力はこれを反転したものとな
り、第10図の「メモリ▲▼」のパルスが、メ
モリブロツクMB₀〜14の▲▼端子に加わる。

また、タイミング信号発生器406のLow/▲
▼出力は、MPX3（418）,MPX4（419）,MPX5（420）の
各SEL入力となり、SEL＝HighのときはX₀〜₉側が出力さ
れ、SEL＝LowのときY₀〜₉側が出力されることになる。
従つて、アドレスカウンタ１〜３（421₁〜₃）の下位10b
itは各メモリブロツクのLowアドレスとして入力され、
上位10bitはCOLUMNアドレスとして入力される。

以上のケースの▲▼，▲▼，▲
▼，A₀〜A₉の動作タイミングは、第10図に記した「リ
ードライトサイクル」と一致しており、それまでRAM内
に存在したデータをDO₀〜₁₁に出力し、Di₀〜₁₁の新しい
データとライト（記憶）することになる。

〈ライト〉 MMODE2がHighのとき、デコーダ１〜３（417₁〜₃）の
▲▼出力は、▲▼₀〜▲▼₄の何れか１つの
みLowとなり、417₁のCS5,CS6はLowとなることはないも
のとする（この事情は後述する）。

デコーダ１（417₁）の出力は、MB₀〜MB₄の１つをアク
テイブにし、デコーダ２（417₂）の出力は、MB₇〜MB₁₁
の１つをアクテイブにし、デコーダ３（417₃）の出力
は、MB₅，MB₆，MB₁₂〜MB₁₄の１つをアクテイブにする。

また、NORゲート407の入力の１つは常にHigh、即ち、
出力は常にLowとなるから、MB₀〜MB₁₄の▲▼
入力は常にLowとなる。

尚、MB₅，MB₆のアドレス入力A₀〜A₉は、PMX2（409）
のSEL入力がLowであるので、アドレスカウンタ３（42
1₃）の出力の値が入力される。

以上のケースの▲▼，▲▼，▲
▼，A₀〜A₉の動作タイミングは、第11図の「ライトサ
イクル」と一致しており、出力DO₀〜DO₁₁はハイインピ
ーダンスのままで、入力端子Di₀〜Di₉に加わるデータを
ライトすることになる。

〈リード〉 MMODE3入力がHigh（MMODE1,2はLow）のとき、NORゲー
ト407の２入力は共にLowとなり、出力はHighとなる。よ
つて、MB₀〜MB₁₄の▲▼入力はHighとなる。

他は〈リード〉のケースと同じである。

このケースは、▲▼，▲▼，▲
▼，A₀〜A₉のタイミングが第12図の「リードサイク
ル」と一致しており、新しいデータは入力（ライト）せ
ず、それまで記憶されていたデータを出力端子DO₀〜DO
₁₁に出力することになる。

尚、MB₅，MB₆のA₀〜A₉の入力が、MMODE1（リードライ
トモード）ではアドレスカウンタ１（421₁）の出力値で
与えられ、MMODE2（ライトモード）及びMMODE3（リード
モード）ではアドレスカウンタ３（421₃）の出力値で与
えられたのと同様に、MB₅，MB₆の入力データDi₀〜₁₁、
出力データDO₀〜₁₁も、モードで切り替えられる。入力
データの切り替えはMPX1（403）、出力はデマルチプレ
クサDMPX（404）で切り替えられる。

MPX1（403）はSEL＝Highのときに、Ｘ側の入力を出力
する。SEL＝LowのときはＹ側の入力を出力する。DMPX
（404）はSEL＝HighのときＡ側に出力し、Ｂ側はハイイ
ンピーダンスとなる。SEL＝LowのときはＢ側に出力し、
Ａ側はハイインピーダンスとなる。

また、402_Y,M,Cはシリアル／パラレル変換器で、3bit
×４データを12bitのデータに変換する。

また405_Y,M,Cはパラレル／シリアル変換器で、12bit
データを3bit×４データに変換する。即ち、402_Y,M,Cの
全く逆の操作を行う、これらの変換器は、単にメモリや
メモリ制御回路の動作周波数を下げるためにのみ必要と
される。

MPX1（403）,DMPX（404）の各SEL入力はMMODE1ライン
に直結してあるので、結局、 MMODE1＝Highのときは、 MB_5,6の入力データはＹ（黄）データであり、 MB_5,6の出力もＹデータとして出力され、 MMODE2＝Highのときは、 MB_5,6の入力データはＣ（シアン）データであるCDi₀
〜₃のデータがライトされ、 MMODE3＝Highのときは、 MB_5,6にストアされて、データがＣデータとしてCD₀₀〜₂
に出力されることになる。

〈メモリモード１のときのメモリアドレシング〉このときは、 SYMETRY2＝Low MIRROR2＝Low SWAP2＝Low MMODE1＝High MMODE2＝Low MMODE3＝Low VDENA＝High を動作中保つ。

そして、データ設定SW1（416₁）の値＝16×330×16×297×1/4＝
6,272,640 データ設定SW2（416₂）の値＝16×220×16×297×1/4＝
4,181769 データ設定SW3（416₃）の値＝16×110×16×297×1/4＝
2,090880 に設定されている。

MSTARTパルスが１個入り、全てのカウンタ₁〜₃（421₁
〜₃）に入ると全てクリアされ、CLK端子に、タイミング
信号発生器406からACLKが幾つかのゲート（438,441,・
・・・）を通過後、ACLKが加わる度に１個ずつインクリ
メントされ、この出力は、下位20bitはマルチプレクサ4
18,419,420を経由して、それぞれのメモリブロツクのLo
w,COLUMNアドレスに加わる。

一方、カウンタ１〜３の上記4bitの出力は、デコーダ
417₁〜₃に入力され、デコード信号も▲▼₀〜▲
▼₆に出力する。▲▼の出力が切り替わるのは2²⁰＝
10,48,576単位となる。

一方、カウンタ₁〜₃の出力は、コンパレータ415₁〜₃
のＡ入力側に接続されており、データ設定SW₁〜₃とそれ
ぞれ一致すると、出力０はHighを出力する。この出力は
ANDゲート426₁〜₃,ORゲート428₁〜₃,ANDゲート423₁〜₃,
ORゲート431₁〜₃，モノマルチバイブレータMM₁〜₃（430
₁〜₃）を経由して、各カウンタ₁〜₃のCLR端子をごく短
い時間Highにし、これをクリアする。この後は、上記の
ことを繰り返す。尚、このときANDゲート423₁〜₃の左側
の入力は常にLowであるので、ANDゲート427₁〜₃の出力
は常にLowであり、コンパレータ425₁〜₃の出力は全くカ
ウンタCLRに寄与しない。これを第16図に示す。

ここでt0＝t1＝t2＝t3＝t4≠t5である。即ち、メモリ
ブロツク６には使わない部品があるということになる。

また、メモリブロツク７はアクセスされることがない
ので無くてもよいが、以下の問題、即ち「途中でカウン
タにカウント誤りが発生した場合等、それ以後全ての画
素データの位置関係が狂つてしまう。即ち、画像の画素
が狂つてしまいコピーが正しく作れない」という問題が
発生する。

このため、例え途中でカウント値が狂つても、その主
走査線の誤りにとどめ、次以降の主走査線に誤りを継続
させないようにした方がより望ましい。そのため、カウ
ンタを例えば第17図に示す構成にする。即ち、カウンタ
を下位11bitと上位13bitに分割し、下位10bitがLSYNC毎
にクリアされるようにすれば良い。

尚、このとき、一走査線の画素数は9752個、ACLKは11
88なので、メモリは一走査線毎にかなりの非使用部品が
発生する欠点も生じる。

そこで、誤差発生時の画像データの狂いが及ぼす範囲
が狭く、メモリの有効使用率も高いメモリアドレスコン
トロール回路が望ましいが、本発明とは直接関係ないの
で詳細は省く。唯このとき、メモリブロツクは１個多く
必要となり、MB₆も使用されることになる。

以上のことから、リードとライトが同時に行われ、且
つ、アドレシングがSW₁〜₃（416₁〜₃）の設定した周期
で発生するので、リードされるデータは常に前記設定数
のみライトしたときから遅れることがわかる。

〈メモリモード２のときのアドレシング〉アドレスカウンタとして、カウンタ₁〜₃（421₁〜₃）
を用いるのはメモリモード１の場合と同じに、メモリモ
ード２のときはMMODE2とVDENAをHighに保ち、他はLowと
するものとする。このときインバータ450の出力はLowと
なり、ANDゲート432₁〜₃に入力されるので、426₁〜₃はH
ighを出力することはなくなる。即ち、コンパレータ415
₁〜₃が一致出力しても、カウンタはクリアされることは
ないので、各デコーダはCS₀よりCS₄まで順次アドレシン
グすることになる。尚、CS₅以降も順次出力されるが、
対象のRAMがなくなるのでアクセスされることはない。
以上のタイミングを第18図に示す。

〈メモリモード３のときのアドレシング〉アドレスカウンタとしてカウンタ₁〜₃（421₁〜₃）を
用いるのは、モード1,2の場合と同じくVDENAとMMODE3を
High、それ以外はLowに保つものとする。第19図はメモ
リモード３（MMODE3）のときのアドレシングタイミング
図であつて、STARTパルスが１つ入ると、各カウンタ１
〜３はクリアされACLKの入力と共に増加する。この段階
ではRSFF1はSTARTパルスによりリセツトされたままであ
るから、Ｑ出力はLow、よつてANDゲート434₁〜₃の出力
はLowである。

また、ORゲート433₁〜₃のもう一方の入力もLowである
ので、デコーダ₁〜₃のOE（アウトプツトイネーブル）は
Lowのままである。

従つて、デコーダ₁〜₃（417₁〜₃）のCS出力は全てHig
h、即ち、メモリはアクテイブにならずリフレツシユサ
イクルのままである。各メモリがカウントアツプを続
け、カウンタ１では24bit、コンパレータ１のアドレス
入力値がデータ設定SW1（416₁）（設定値は6,272,640）
と一致すると、同コンパレータはＱ端子にHighを出力
し、デイレーライン422₁を経由し、RSFF1をセツト、AND
ゲート426₁の出力をHigh、ORゲート428₁,ANDゲート43
2₁,ORゲート431₁，モノマルチバイブレータMM₁（430₁）
を経由して、カウンタ１のCLR入力を一瞬Highにするの
でクリアされる。

RSFF1のＱ出力はANDゲート434₁にも接続されており、
RSFF1がセツトされた（Ｑ＝High）ときから434₁出力はH
ighとなり、433₁の出力もHigh、従つて、このときから
デコーダ417₁の出力はイネーブルとなり、▲▼のど
れかが出力されることになり、メモリのアクセスが開始
される。

RSFF1のセツト後は、コンパレータ425₁の出力がANDゲ
ート427₁の１入力、RSFF1のＱ出力がもう一方の入力と
なつているので、以降のカウンタ１のクリアは、コンパ
レータ425₁のＡ側設定値（S/Pコンバータ440のパラレル
出力値）とカウンタ１の出力値が一致したときに何回で
も行われることになる。

以上の動作を第19図に示した。

尚、シリアル／パラレル変換器440は、SCON700より、
CMPSD,DSMIFTデータを第20図に示すタイミングのように
データD₁からD₂₉までDSHIFTパルスに同期して送ること
で、24bitの出力値が設定されることになる。

また、メモリの出力端子DO₀〜₁₁は全てHighにプルア
ツプされている。従つて、リードイネーブル時以外はメ
モリ出力は、ハイインピーダンスであるから、最終的に
PR400に出力される値は111B（空白に相当する）であ
る。

尚、以上の説明では、上記メモリとして記録色成分よ
りも１つ少ない数に相当する数のメモリを設けたものと
しているが、このメモリを全ての記録色成分の数に等し
い数だけ設けても良く、その場合は各色成分の読出し位
置を合致させる（レジストをとる）ために有効な構成と
なる。

（５）プリンタユニツト600 次に、プリンタユニツト（PR）について説明する。

第２図を参照すると、CCD7r,7g,7bの出力はアナログ
／デイジタル変換され、必要な処理を施されて，記録色
情報であるブラツク（BK），イエロー（Ｙ），マゼンタ
（Ｍ）及びシアン（Ｃ）各3bitそれぞれの記録付勢用の
８値化信号に変換される。

８値化信号のそれぞれは、C,M,Yはメモリユニツト400
を経由して、BKはIP200より直接プリンタユニツトPR600
のレーザドライバ112bk,112y,112m及び112cに入力さ
れ、各レーザドライバが半導体レーザ113bk,113y,113m
及び113cを付勢することにより、記録色信号（２値化信
号）で変調されたレーザ光を出射する。

再度第１図を参照する。出射されたレーザ光は、それ
ぞれ、回転多面鏡13bk,13y,13m及び13cで反射され、ｆ
−θレンズ14bk,14y,14m及び14cを経て、第４ミラー15b
k,15y,15m及び15cと第５ミラー16bk,16y,16m及び16cで
反射され、多面鏡面倒れ補正シリンドリカルレンズ17b
k,17y,17m及び17cを経て、感光体ドラム18bk,18y,18m及
び18cに結像照射する。

回転多面鏡13bk,13y,13m及び13cは、多面鏡駆動モー
タ41bk,41y,41m及び41cの回転軸に固着されており、各
モータは一定速度で回転し、多面鏡を一定速度で回転駆
動する。多面鏡の回転により、前述のレーザ光は、感光
体ドラムの回転方向（時計方向）と垂直な方向、即ちド
ラム軸に沿う方向に走査される（これを主走査方向とす
る）。

第21図は、シアン色記録装置のレーザ走査系の詳細図
であつて、43cが半導体レーザである。

感光体ドラム18cの軸に沿う方向のレーザ走査（２点
鎖線）の一端部において、レーザ光を受光する関係に光
電変換素子であるセンサ44cが配設されており、このセ
ンサ44cがレーザ光を検出し、検出から非検出に変化し
た時点をもつて１ライン走査の始点を検出している。即
ち、センサ44cのレーザ光検出信号（パルス）がレーザ
走査のライン同期パルスとして処理される。マゼンタ記
録装置，イエロー記録装置及びブラツク記録装置の構成
も、第21図に示すシアン記録装置の構成と全く同じであ
る。

再び第１図を参照すると、感光体ドラムの表面は、図
示しない負電荷の高圧発生装置に接続されたチヤージス
コロトロン19bk,19y,19m及び19cにより一様に帯電され
る。記録信号によつて変調されたレーザ光が一様に帯電
された感光体表面に照射されると、光導電現象で感光体
表面の電荷がドラム本体の機器アースに流れる削減す
る。ここで、原稿濃度の濃い部分はレーザを点灯させな
いようにし、原稿濃度の淡い部分はレーザを点灯させ
る。これにより感光体ドラム18bk,18y,18m及び18cの表
面の、原稿濃度の濃い部分に対応する部分は−800Vの電
位に、原稿濃度の淡い部分に対応する部分は−100V程度
になり、原稿の濃淡に対応して静電潜像が形成される。
この静電潜像をそれぞれ、ブラツク現像ユニツト20bk,
イエロー現像ユニツト20y,マゼンタ現像ユニツト20m及
びシアン現像ユニツト20cによつて現像し、感光体ドラ
ム18bk,18y,18m及び18cの表面に、それぞれブラツク，
イエロー，マゼンタ及びシアントナー画像を形成する。

尚、現像ユニツト内のトナーは、攪拌により正に帯電
され、現像ユニツトは図示しない現像バイアス発生器に
より−200V程度にバイアスされ、感光体の表面電位が現
像バイアス以上の場所に付着し、原稿に対応してトナー
像が形成される。

一方、転写紙カセツト22に収納された記録紙267が、
送り出しローラ23の給紙動作により繰り出されて、レジ
ストローラ24で所定のタイミングで転写ベルト25に送ら
れる。転写ベルト25に載せられた記録紙は、転写ベルト
25の移動により感光体ドラム18bk,18y,18m及び18cの下
部を順次通過し、各感光体ドラム18bk,18y,18m及び18c
を通過する間、転写ベルトの下部で、転写用コロトロン
の作用によりブラツク，イエロー，マゼンタ及びシアン
の各トナー像が、記録紙上に順次転写される。

転写された記録紙は、次に熱定着ユニツト36に送ら
れ、そこでトナーが記録紙に固着され、記録紙はトレイ
37に排出される。

一方、転写後の感光体面の残留トナーは、クリーナユ
ニツト21bk,21y,21m及び21cで除去される。

尚、各色の記録装置は110mmずつ離れて配置されてい
る。また、記録密度は16ドツト/mm、一主走査線の画素
数は4752ドツト、副走査方向の最大画素数は6720ドツト
とする。

次に、プリンタコントローラ601とその動作タイミン
グについて説明する。プリンタコントローラは、プリン
タ各部を付勢するドライバ付出力ポート、センサからの
入力を受ける入力ポート、SCON700との入出力インタフ
エース、CPU、RAM、ROM、割込みコントローラ等よりな
るマイクロコンピユータ部と、その一部のI/O部でイン
タフエースされる画素データ書込み用高速論理回路より
なる。

まず、システムの電源がシステム電源スイツチ50のON
で投入されると、PR600部にも通電され、・定着ユニツト36の温度上げ、・多面鏡の等速回転立上げ、・キヤリツジ８のホームポジシヨンニング、・ライン同期用クロツク（LSYNC）の発生（1.44KHz）、・ビデオ同期用クロツク（これをCLK0:7MHzより速い）
の発生（8.42MHz）、・各種カウンタの初期化、等の動作を行う。

ライン同期クロツクは、多面鏡モータドライバとIP20
0,SC100,SCON700に供給され、前者はこの信号を位相ロ
ツクトループ（PLL）サーボの基準信号として用いら
れ、フイードバツク信号であるビームセンサ44bk,44y,4
4m及び44cのビーム検出信号がライン同期クロツクと同
一周波数となるように、また所定の位相関係となるよう
に制御される。

尚、レーザビーム主走査の開始同期用の信号は、ビー
ムセンサ44bk,44y,44m及び44cの検出信号（パルス）が
各色（各センサ）毎に出力されるのでこれを利用する。
ライン同期信号と各ビームセンサの検出信号の周波数は
PLLでロツクされており、同一であるが若干の位相差を
生じる場合があるので、走査の基準はライン同期信号で
はなく、各ビームセンサの検出信号を用いている。ビデ
オ同期用クロツクは、レーザ書き込みの１ドツト（１画
素）単位の周波数を持ち、前記書き込み用高速論理回路
やレーザドライバ112bk,c,m,yに供給されている。

書き込み用高速論理回路には、（１）１主走査分の画像メモリ２組（入力トグルバツフ
アとして用いる）、（２）BK,C,M,Y各書き込みドツトカウンタ、がある。

第22図は、プリントサイクルのタイミング図である。
ウオームアツプ動作を完了すると、プリント可能状態と
なり、ここでPR600はSCON700に「レデイ」ステイタスを
送る。SCONは、他ユニツトの状態が全て「動作可能」で
あり、且つCU750上のコピーボタンが押されたときPR400
に対し「プリントスタート」コマンドを送つて来る。

PRはこの信号を受信したとき、次のLSYNCより１主走
査線分遅れて（トグルバツフアのため）、有効画像デー
タをレーザドライバ112BK,C,M,Yに入力し、各ドライバ
はレーザ43bk,c,m,yを駆動することになる。また書き込
みドツトカウンタ（BK,Y,M,C）は、それぞれのビームセ
ンサの検出信号の立ち上がりでクリアされ、カウントア
ツプはビデオ同期信号によつて行われる。

ドツトカウンタが１〜400の間はダミーデータで、401
〜5153（4752個）が書き込み可能な値である。ここでダ
ミーデータは、ビームセンサ44bk,44y,44m及び44cの感
光体ドラム18bk,18y,18m及び18cの物理的距離を調整す
るためのものである。また、書き込みデータ（７〜０）
はビデオ同期信号の立ち下がり点で捕らえられる。

尚、タイミング図（第22図）における第1,第２………
第6720とは、転写紙上で副走査方向の同一位置に転写さ
れる１本の主走査線の走査線番号である。

また、トグルバツフアメモリへのライトは、IP200よ
り供給されるCLKO（7MHz）の周波数で行われ、一方のト
グルバツフアメモリのリードは、ビデオ同期信号（8.42
MHz）のサイクルで行われる。

上記両者の周波数が異なるのは、レーザビームの有効
走査範囲が、第21図に示すように多面鏡13cを用いてい
るため、モータ41cの回転角中の70％程度であるため、
速くする必要があるからである。

またマイクロコンピユータ内には、２組の主走査カウ
ンタ（LSYNC−CTR_1,2）があり、SCONからの「プリント
スタート」コマンドで一方のカウンタ（ここではCTR₁と
する）がクリアされ、LSYNCが入る毎に１つずつインク
リメントする。LSYNC−CTR₁は、その値によりレーザ駆
動回路112_BK,C,M,Yに、次の通り指示を出力する。

112bkにはLSYNC−CTR＝１〜6720のときレーザ43_BK駆
動、それ以外非駆動、 112cにはLSYNC−CTR₁＝1760〜8479のときレーザ43_c駆
動、それ以外非駆動、 112mにはLSYNC−CTR₁＝3520〜102390のときレーザ43_M駆
動、それ以外非駆動、 112yにはLSYNC−CTR₁＝5286〜12005のときレーザ43_Y駆
動、それ以外非駆動、複数枚連続してプリントを作る場合は、SCON700よ
り、次の「スタート」コマンドが受信される。このとき
LSYNC−CTR₁が動作中であれば、LSYNC−CTR₂のクリア、
スタートを行う。

また、２枚目の画像データは、前の場合と同様にレー
ザ43_BK,C,M,Yの制御を行う。更に３回目のスタート信号
を受信すると、LSYNC−CTR₂が動作中であれば、第１の
カウンタをクリアし、スタートする。以下、このような
トグル動作を繰り返し、複数枚のプリントを作成する。
従つて、有効画像区間外に、例えIPからはBKデータにつ
いて、MUからはC,M,Yデータについてでたらめな値を受
け取つても、感光体18_BK,C,M,Y上に作像されることはな
い。

実際には、更にマイクロコンピユータ内のRAMにはBK,
C,M,Y各色の出力可否フラグが設定されており、このフ
ラグと、先に述べたLSYNC−CTR_1,2の論理積をとり、レ
ーザ43_BK,C,M,Yの出力をするか否かを行う。このフラグ
は、SCON700からの「色モード設定」コマンドで設定さ
れる。

（６）コンソールユニツト（CU）750 第23図は、コンソールユニツトのブロツク図であり、
第24図は、操作表示用のボタン，表示手段の配置図であ
る。

第23図において、コンソールユニツト750は、コンソ
ールボード750′,CPU754,マトリクス型またはダイナミ
ツクドライブ型I/O・デコーダドライバ756,LCDコントロ
ーラ757,ビデオラム（VIDEO RAM）758,RAM759,ROM760,
割り込みコントローラ761,シリアルI/O762,LCDドライバ
763とからなる。

また、コンソールボード750′は、512×256ドツトのL
CDドツトマトリクス表示器751,LED表示器群752,スイツ
チマトリクス群753とから構成される。尚、スイツチマ
トリクス群753は、グループ１とグループ２とからな
り、グループ１は第24図の49個のスイツチ（通常の押し
ボタン）765〜813、グループ２は透明なタツチセンサボ
タン753a−11〜753a−48からなるもので、このタツチセ
ンサとLCDドツトマトリクス表示器751とは、第24図では
同一位置に設けられている。このタツチセンサボタンは
横方向に８個、縦方向に４個分割されて、計８×４＝32
個のマトリクス状スイツチを構成している。

第23図において、グループ１のスイツチボタンが押さ
れると、I/O・デコーダドライバ756が割り込み信号756a
をHighにし、グループ２のタツチセンサスイツチが押さ
れると、割り込み信号756bをHighにして、割り込みサブ
ルーチンに入り、すべてのスイツチのON/OFF状況をCPU7
54が知ることが出来る。このときSCON700に送るべき情
報は、直ちにSCONI/F762（シリアルI/O）を通してSCON7
00に送信される。

また、何らかの表示が必要なときは、LED表示器群752
またはLCDドツトマトリクス表示器751上に表示する。

表示の変更は、スイツチマトリクス群753の何れか１
つまたは複数が押されたとき、またはSCON700より表示
コマンドを受けとつたときである。

次に、システムのコピー作成動作について説明する。

〔１〕基本コピーモードＮ枚のコピーを作成するのにスキヤナユニツトSC100
の読取り走査をＮ回行うもので、SC100で読み取つたデ
ータをイメージプロセツサIP200が画像処理を行い、BK
データについては直接プリンタユニツトPR600に出力
し、C,M,YデータはメモリユニツトMU400に出力する。C,
M,Yデータを受け取つたMU400は、ＣについてはPR600内
のBK記録装置とＣ記録装置の間隔110mmに相当するＣデ
ータを遅れて出力する。この110mmは110×16LSYNC＝176
0主走査線、1760線は1760×〔297mm（有効主走査線長）
×16ドツト〕＝8,363,520画素に相当し、この遅れを発
生してPR600に出力する。同様に、Ｍは1,672,707画素、
Ｙは25,090,560画素遅れさせてPR600に出力する。即
ち、MU400はメモリモード１として動作させる。

第25図は、基本コピーモードのタイミング図であつ
て、（ａ）は図面結合図、（ｂ），（ｃ）は各部分図で
あり、２枚リピートコピーの場合についてのタイミング
を示す。この場合は４色フルカラーモードとし、SCON70
0は、PR600に対し「色モード設定」コマンドでBK,C,M,
Y,全て出力可のデータを送る。SC100には「Ａサイズ読
み取り」など、各種のスキヤンモード設定コマンドを送
る。IP200のUCRは、UCR実行に設定しておく。尚、第25
図中、「SCONのIPデータ出力」の項でイはIPが画像処理の前に設定するものの出力、例えばRA
M224の書き込みなどである。

ロはIPが画像処理中常時出力して、それが有効なもの、
例えばUCR,D₀〜₁₁などで途中で変化することもある。

以上の後に、先ずSC100に「スキヤンスタートコマン
ド」を送る、と同時にSCON内のLSYNCのカウンタ（これ
をSYS−Ｌ−CTRとする）をクリア、カウントイネーブル
にする。

IP200で処理に必要な主走査線数（数〜数＋）だけSYS
−Ｌ−CTRのカウント値（このカウント値を以下NIPと呼
ぶ）が達すると、PR600に「プリントスタート」コマン
ドとMU400にMSTARTラインち１パルス出力する。

すると、IP200で処理された画信号は、BKは直接PRに
出力され、直ぐにプリント動作を行う。C,M,Yについて
は、MU400で所定の画素数分遅れてPR600に入力され、各
色のプリント動作を行う。尚、ここでハの部分は（他に
もあるが）MUに記憶されているデータを出力するが、こ
の値はでたらめであるかも知れない。

ところが、PR600では、前に述べたようにPR600内のLS
YNC−CTR1,2でレーザ43_BK,C,M,Yの出力を制御している
ので、このデータがプリントされることはない。

SCON内のSYS−Ｌ−CTRが適当な値に達すると、これを
クリアし、SC100に再度「スタート」コマンドを送り、
更にPR600に「スタート」コマンドを送る。尚、MU400に
はMSTARTパルスは発生しない。

以上のことを繰り返すことで、リピートコピーが作成
される。

〔２〕高速コピーモードＮ枚のコピーを作成するのに・１回のSC読み取り走査（このときIPは画像処理しMUは
MMODE2とする）、・Ｎ回のPRプリント動作（このときMUはMMODE3とす
る）、を行う。

第26図は、高速コピーモードのタイミング図であり、
（ａ）は図面結合図、（ｂ），（ｃ）は各部分図であつ
て、２枚のコピーを作成する場合のタイミングを示す。
第24図に示したCU750でHighボタン（767）を押すと、CU
750自身でその表示767aを点灯すると共に、直ちにこの
情報は、SCON700に送信される。続いてスタートボタン8
13が押されると、これも直ちにSCON700に送信される。

SCON700は、必要があればSC100に「スキヤンモード設
定」コマンドを送るIPに事前設定が必要であれば、前記
イのデータを送る。

次に、IPに前記ロのデータを出力し、MUのMMODE2をHi
ghにし、SCに「スキヤンスタート」コマンドを送る。SY
S−Ｌ−CTRがIP200の処理遅れLSYNC数（nip）だけカウ
ンとしたとき、MU400にMSTART信号を一発送る。

このようにして、まず、画像データはMU400にストア
される。ストア可能な副走査長は、アドレスカウンタ421₁〜₃のアドレシングに換算する
と、０〜5,242,879に相当する。副走査方向の記憶長さ
を大きくするには、前記第８図のメモリブロツクMBA,MB
B,MBCを追加し、チツプセレクト回路を追加すれば良
い。

尚、CU750で「4Color」表示769aが点灯しているとき
にHighボタン767が押されたときは、769aを消灯し、「3
Color」表示768aを点灯する。

また、３色カラーモードではSCON700が、IPにロのデ
ータを出力するとき、UCR信号はLowを出力する。

以上の間に、PR600には「プリントモード設定」コマ
ンドを送つておく。この中には「BK出力不可」の情報も
含む。

MUに画像データが全て記憶されると、SCON700は、MU
のMMODE2をLowにし、MMODE3をHighにし、MSTARTパルス
を発すると共に、PR600に「プリントスタート」コマン
ドを送る。すると、MU400内のカウンタ１〜３（421
₁〜₃）が０からインクリメントを始め、データ設定スイ
ツチ416₁〜₃の値と一致したカウンタから、そのカウン
タがアドレシングするメモリよりPR600にデータを出力
する。出力は、C,M,Yの順となる。

各カウンタ421₁〜₃は、次からの比較はS/Pコンバータ
440のパラレル出力値となり、これを繰り返す。

尚、第26図は、見易くするために各時間を長くしてあ
る。実際は、「プリントスタート」コマンド送信、MSTA
RTパルスの発生タイミング（t₁）は、SC100の有効デー
タがIP200で処理された後、直ちに発するのが良い。

またS/Pコンバータの設定値は、有効データの範囲の
極限まで小さくした方が良い〔但し、この設定値は１つ
の主走査線で用いられるアドレス1188（＝4752画素×1/
4）の整数倍でないといけない〕。

以上のようにすると、大量のコピー作成時は、SCの戻
り時間、プリントを持つ必要がないので、コピー生成速
度が大幅に向上する。

A4サイズのものを、前記〔１〕の基本コピーモードで
コピーを作るときに20CPMであるとすると、このモード
では26CPM位になる。

尚、MU400に対しCMPSDデータ24bitは、第20図のよう
にして、第２のMSTARTパルスの前までには送つておく。

〔３〕主走査方向スワツプコピーモードこのモードは、原稿の主走査長を1m、原稿の主走査方
向の任意の位置を1x（０＜1x＜1m）とするとき、原稿の
1x〜1mの区間を転写紙の０〜（1m−1x）間に再生し、原
稿の０〜1xの区間の像を転写紙の（1m−1x）〜1m間に再
生するコピーを作成するモードである。

また、原稿や転写紙のサイズを任意に選ぶことも更に
変倍を組み合わすことも可能である。

このモードの設定と動作は次のようにして行われる。
尚、具体的な数値例として原稿サイズ、転写紙サイズ共
にA3（主走査長273mm）、スワツプ位置1x＝120mm、等倍
の場合について記す。

〈モード設定〉先ずCU750上のボタン783を押す。すると表示783aが点
灯し、同時に表示751上に「スワツプ位置を入力して下
さい」と表示される（第24図参照）。

これに呼応しては10キーボタン816−０〜９及びエン
ターボタン808を用い1x,この場合は120を入力する。す
るとLCD表示上に「スワツプ位置＝120mm」というように
表示される。尚1xの値を未入力のときにはデフオルト値
として転写紙の主走査長の1/2、この場合148.5mmが1xと
して与えられる。

〈動作〉第2,3,4,5,6,25図を参照して、CU750はSCON700に対
し、上記設定情報を設定入力が行われると直ちに送信し
てある。

これらの情報を受信したSCON700はIP200内のRAM224の
アドレス０、即ち第４図に示すメモリマツプのDsf1x×1
6/2の値、この例では1x＝120であるから、120×16/2＝9
60をライトする。

また、このライト動作は第５図に示すタイミングで行
われることは前に述べた。

続いてオペレータがスタートボタン813を押すと、SCO
N700はIP200に対し、次の各種の信号線に以下の値を出
力する。

D11〜D0に対しては、原稿の有効主走査読み取り長さ
×16/2、この例では原稿サイズ、転写紙サイズ共にA3、
且つ等倍であるから、297×16/2＝2376を出力し、A9〜A
5に対しては０を出力し、またSWAP1＝1,ALL＝1,LEFT/RI
GHT＝１とする。

また、以上の出力はIP200が入力画像データを処理中
継続的に維持するものとする。

またSCON700はSC100,MU400,PR600に対しても各種のコ
マンドや信号出力を行う。このタイミングは第25図に示
すようにして行う。

尚、この動作については〔１〕基本コピーモードの項
で述べたので説明は省く。

以上のことから各ユニツトの動作が始まり、原稿の画
像データがSC100よりIP200に入力されることになる。

IP200の画像処理動作が開始されると、第６図に示す
タイミングのごとく動作する。即ち、最初のLSYNCの後
のVCLKのパルス数はカウンタ249によりカウントされ、
そのカウント値が4871に達すると、RAM224のアドレス０
のデータの２倍の値がRD−CTR251のプリセツト値として
ロードされる。

また、このロード動作はLSYNCが来る度に行われる
が、A9〜A5の値が常に同じなので、ロードされるデータ
も常に同じとなる。ここでの例では先にメモリした値の
２倍、即ち1920がロードされることになる。

第２回目以降のLSYNCから有効な画像データがSC100よ
り送られて来るが、これらの画像データは一旦トグルバ
ツフアメモリである263r,g,bまたは266r,g,bの何れか一
方にストレージされることになる。

尚、ここでストレージされている画像データとメモリ
アドレスの関係は、アドレス０に主走査開始点の画像デ
ータが、走査が進むに伴つてメモリアドレスがインクリ
メントされ、同時に入力画像データがメモリされる。即
ち、原稿の画像位置とメモリのアドレスが1:1に対応し
て原画データがメモリにライトされたことになる。

このストレージされている原画データは、次の（第３
回目の）LSYNCよりリードされ、このリード動作の段階
で原画データがスワツプされることになる。またこの１
走査線のリード動作は２つのステツプより成り、以下の
ように動作する。

（リードのステツプ１）第３回目のLSYNCの直後のRD−CTR251の初期値は、前
述のごとくRAM224のアドレス０のデータの２倍、この例
の場合は1920である。従つてVCLKパルスに同期してトグ
ルバツフアメモリから読み出しが開始されるのは、アド
レス０からではなくアドレス1920からということにな
る。

アドレス1920のデータは原画の主走査開始点より120m
m、即ち、1xの位置の画像データであり、この位置の画
像データより順次走査方向の画像データが次の工程に先
ず送り出されることになる。

RD−CTR251はVCLKの１パルス毎にインクリメントさ
れ、この出力値はトグルバツフアメモリのリードアドレ
シングに用いられているのみならず、同時にコンパレー
タ254のＢ側入力信号としても用いられている。一方、
該コンパレータのＡ側入力の上位12ビツト（A12〜A1）
はSCON700からのD11〜D0に、最下位ビツト（A0）は０に
固定されている。従つて、RD−CTR251がD11〜D0の入力
値の２倍、この例では4752に達したときに、コンパレー
タ254は一致信号１をOUT端子よりRD−CTR251をクリアす
る。

従つてこの間に次工程に出力された原画の画像データ
は、第1920番目の画素データから第4752番目の画素デー
タ、即ち原画の120mm〜297mmの区間ということになる。

（リードのステツプ２） RD−CTR251がクリアされた後は、トグルバツフアメモ
リのアドレス０よりリードが行われ、VCLKがLSYNCから
数えて有効画素数分である4752パルスが来るまで次工程
にデータを出力する。

従つてこの間に次工程に出力される原画の画像データ
は、第１番目の画素データから第1919番目の画素デー
タ、即ち、原画の0mm〜120mmの区間ということになる。

以上の２ステツプより成るRAM224のリード動作により
原画の１走査線の０〜1x区間と1x〜1m区間は交換、即
ち、スワツプされて次工程に渡されることになる。

次からの主走査線についても同様の操作が行われるこ
とは前述のブロツク202に関する記載から明らかである
ので説明は省く。

以上の動作により、原画の全走査線の０〜1x区間と1x
〜1m区間は交換、即ち、スワツプされて転写紙上にプリ
ントされたことになる。

このときの原稿と得られるコピーの関係を第27図に示
す。

以上の実施例では、スワツプ位置が副走査の位置で変
わらない場合について行つた。

しかし、スワツプ位置を副走査方向の位置に応じて変
えることも可能である。

〈モード設定〉これに関するモードの設定については繁雑になるの
で、その要点のみを述べる。

簡単に言うと、要するにオペレータはスワツプの数ｎ
だけ、副走査方向の位置寸法値ｙとその位置に対応する
望みの主走査方向のスワツプ位置1xを対としてｎ組だけ
入力する。即ち、〈動作〉先ず、SCON700はIP200内のRAM224の第４図に示すメモ
リマツプの A9〜A5信号以外は前と同様にSCON700は他ユニツトに
対してコマンドや各種信号を出力しておく。尚、SCON70
0内のソフトウエアカウンタであるSYS−Ｌ−CTRは、IP2
00が画像処理に入る前にクリアしておく。

コピー動作が始まり、LSYNCパルスによりSYS−Ｌ−CT
Rがインクリメントされることになるが、このSYS−Ｌ−
CTRのカウント値に応じてA9〜A5を適切に切り換えるこ
とで、複数のスワツプ位置の異なるコピーが得られる。

すると、前の例ではRD−CTR251のプリセツトデータが
同じであつたものが、この実施例では副走査方向の位置
に応じA9〜A5の値が切り替わり、かつそのアドレスのRA
M224のデータが異なる。従つて、RS−CTR251のプリセツ
ト値として、その都度異なる値がロードされることにな
る。

その結果トグルバツフアメモリ263r,g,bまたは266r,
g,bのリード動作において、前の実施例とは異なり、リ
ード開始アドレス、即ちスワツプ位置が副走査方向の位
置毎に異なり、複数のスワツプ位置を有するコピーが得
られることになる。

尚、RAM224のDsf1〜Dsfnにライトする値は任意であ
り、例えば主走査の有効画素数4752の1/2、2376をライ
トしておけばコンパレータ254は直ちに一致信号１を出
力し、実質的にスワツプは発生しない。つまり特定区間
をスワツプし、他の特定区間は何もしないというような
コピーも作成可能である。

また、A9〜A5は自由に制御可能であるので、主走査の
スワツプ位置が同じものが副走査方向の異なる場所に点
在するときには、RAM224にそれぞれの値をライトせずに
１箇所のみにライトし、リード時に同一データをアドレ
ツシングするようにしてもよい。

このようにして得られる、複数のスワツプ位置を有す
るコピー例について第28図に示す。

〔効果〕

本発明によれば、簡単に原稿画像のスワップを行うこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例を適用するデジタルカラー複
写機の全体構成を示す概略図、第２図（ａ−１），（ａ
−２）は第１図の複写機のシステムブロツク図、第２図
（ｂ）は図面結合図、第２図（ｃ），（ｄ），（ｅ），
（ｆ）は各部分図、第２図（ｇ）はゲートの呼び方を示
す説明図、第３図はイメージプロセツサIPの回路図を示
し、第３図（ａ）は図面結合図、（ｂ），（ｃ）は各部
分図、第４図はRAM224のアドレスデータの説明図、第５
図はRAM224のライトサイクルタイミング図、第６図はイ
メージプロセツサIPの動作タイミング図、第７図は回路
ブロツク207cを説明する回路図、第８図（ａ−１），
（ａ−２），（ａ−３），（ａ−４）はメモリユニツト
400のブロツク回路図、第８図（ｂ）は図面結合図、第
８図（ｃ），（ｄ），（ｅ），（ｆ）は各部分図、第９
図はRAMを示す回路図、第10図，第11図，第12図及び第1
3図（ａ）は第９図のRAMの動作タイミング図、第13図
（ｂ）は第10図乃至第13図（ａ）中の記号の意味と時間
を示す説明図、第14図はメモリのタイミングを示すタイ
ミング図、第15図はアドレスクロツクを示すパルスの説
明図、第16図はコンパレータの出力とカウンタの関係を
説明する説明図、第17図はカウンタの構成を示す回路
図、第18図はメモリモード２のときのアドレツシングの
タイミングを示すタイミング図、第19図はメモリモード
３のときのアドレツシングのタイミングを示すタイミン
グ図、第20図はCMPSDデータ及びDSHIFTパルスのタイミ
ング図、第21図はシアン色記録装置のレーザ走査系の詳
細図、第22図はプリントサイクルのタイミング図、第23
図はコンソールユニツトのブロツク図、第24図は操作表
示用ボタン及び表示手段の配置図、第25図（ａ），
（ｂ），（ｃ）は基本コピーモードのタイミング図で、
（ａ）は図面結合図、（ｂ），（ｃ）は各部分図、第26
図（ａ），（ｂ），（ｃ）は高速コピーモードのタイミ
ング図で、（ａ）は図面結合図、（ｂ），（ｃ）は各部
分図、第27図（ａ），（ｂ）はスワツプされて転写紙上
にプリントされるときの原稿と得られるコピーの関係を
示す説明図、第28図（ａ），（ｂ）は複数のスワツプ位
置を有するコピー例を示す説明図である。 263r,g,b、266r,g,b…メモリ手段（トグルバツフアメモ
リ）、251,700…アドレツシンク変更手段。

Claims

(57)【特許請求の範囲】

【請求項１】原稿をスキャナにより走査して読み取り、
読み取った画像データを記録紙上に再生する画像形成装
置において、前記読み取った画像データを１ライン分記憶する記憶手
段と、操作部からの設定によりスワップさせたい位置に応じた
初期値をセットする設定手段と、前記画像データに同期したクロックを０からカウントす
ることにより前記記憶手段に書き込みのアドレスを与え
る第１のアドレスカウンタと、前記画像データに同期したクロックを前記設定手段にセ
ットされた初期値からカウントすることにより前記記憶
手段に読み出しのアドレスを与える第２のアドレスカウ
ンタと、前記１ライン分の画像データの数である所定値と前記第
２のアドレスカウンタのカウント値とが一致したとき
に、前記第２のアドレスカウンタのカウント値を０にす
る比較手段と、を備え、１ラインの画像データにおいてスワップをさせ
ることを特徴とする画像形成装置。
【請求項２】前記設定手段は、１ライン毎に初期値を変
更するように設定可能であることを特徴とする請求項１
記載の画像形成装置。