JP2900764B2 - 半導体表面薄膜の評価方法 - Google Patents
半導体表面薄膜の評価方法Info
- Publication number
- JP2900764B2 JP2900764B2 JP21411093A JP21411093A JP2900764B2 JP 2900764 B2 JP2900764 B2 JP 2900764B2 JP 21411093 A JP21411093 A JP 21411093A JP 21411093 A JP21411093 A JP 21411093A JP 2900764 B2 JP2900764 B2 JP 2900764B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor surface
- current
- surface thin
- evaluating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体表面薄膜の評価方
法に関し、より詳細には、シリコン酸化膜あるいはシリ
コン窒化膜など半導体表面に形成される絶縁膜の電気的
特性の評価を行なう半導体表面薄膜の評価方法に関す
る。
法に関し、より詳細には、シリコン酸化膜あるいはシリ
コン窒化膜など半導体表面に形成される絶縁膜の電気的
特性の評価を行なう半導体表面薄膜の評価方法に関す
る。
【０００２】
【従来の技術】従来、シリコン酸化膜およびシリコン窒
化膜等、半導体表面に形成される絶縁膜の電気的特性に
関する評価は、定電流または定電圧のＴＤＤＢ試験によ
り行なわれていた。ＴＤＤＢ（Time Dependent Dielect
ric Breakdown ）試験とは、材料に破壊耐量以下の電圧
を長時間印加し続けると経過時間に依存して絶縁破壊す
るという現象を利用して前記絶縁膜の信頼性の評価を行
なう試験方法である。例えば定電流ＴＤＤＢ試験方法
は、前記絶縁膜に定電流を流し、該定電流を流すのに必
要な電圧の経時変化を測定して前記絶縁膜の信頼性評価
を行なう試験方法である。その場合、前記絶縁膜が絶縁
破壊を起こすと前記電圧が急激に低下する。したがっ
て、定電流を流し始めてから前記電圧が急激に低下する
時点までの時間が、前記定電流のもとで前記絶縁膜が絶
縁破壊するのに要した時間になる。このような定電流Ｔ
ＤＤＢ試験方法を用いて例えばＭＯＳ構造の絶縁膜にお
ける欠陥の有無を観察する場合、数μｍ四方〜数ｍｍ四
方の特定領域を観察・評価することができる。
化膜等、半導体表面に形成される絶縁膜の電気的特性に
関する評価は、定電流または定電圧のＴＤＤＢ試験によ
り行なわれていた。ＴＤＤＢ（Time Dependent Dielect
ric Breakdown ）試験とは、材料に破壊耐量以下の電圧
を長時間印加し続けると経過時間に依存して絶縁破壊す
るという現象を利用して前記絶縁膜の信頼性の評価を行
なう試験方法である。例えば定電流ＴＤＤＢ試験方法
は、前記絶縁膜に定電流を流し、該定電流を流すのに必
要な電圧の経時変化を測定して前記絶縁膜の信頼性評価
を行なう試験方法である。その場合、前記絶縁膜が絶縁
破壊を起こすと前記電圧が急激に低下する。したがっ
て、定電流を流し始めてから前記電圧が急激に低下する
時点までの時間が、前記定電流のもとで前記絶縁膜が絶
縁破壊するのに要した時間になる。このような定電流Ｔ
ＤＤＢ試験方法を用いて例えばＭＯＳ構造の絶縁膜にお
ける欠陥の有無を観察する場合、数μｍ四方〜数ｍｍ四
方の特定領域を観察・評価することができる。
【０００３】
【発明が解決しようとする課題】前記特定領域の大きさ
は定電流を流すために前記絶縁膜上に形成される電極面
積の大きさによって決定される。現在の微細加工技術を
用いれば上記数値よりも小さい０．１μｍオ−ダ−の直
径の電極を作成することも可能である。さらに走査トン
ネル顕微鏡（ＳＴＭ：Scanning Tunneling Microscope
）を絶縁膜評価に用いれば、ＳＴＭは数ｎｍ2 の極微
小領域に電流を流して該極微小領域における電流−電圧
特性を測定することができるので、ｎｍオ−ダ−の微小
領域における絶縁破壊特性を測定することが可能である
（例えば、Y.FUKANO et al, Jpn. J.Appl.Phys. 32(199
3)290 ）。
は定電流を流すために前記絶縁膜上に形成される電極面
積の大きさによって決定される。現在の微細加工技術を
用いれば上記数値よりも小さい０．１μｍオ−ダ−の直
径の電極を作成することも可能である。さらに走査トン
ネル顕微鏡（ＳＴＭ：Scanning Tunneling Microscope
）を絶縁膜評価に用いれば、ＳＴＭは数ｎｍ2 の極微
小領域に電流を流して該極微小領域における電流−電圧
特性を測定することができるので、ｎｍオ−ダ−の微小
領域における絶縁破壊特性を測定することが可能である
（例えば、Y.FUKANO et al, Jpn. J.Appl.Phys. 32(199
3)290 ）。
【０００４】ところが、通常の定電流ＴＤＤＢ試験方法
では１０μＡ／ｃｍ2 〜１Ａ／ｃｍ2 の定電流を流す
が、該電流を前記０．１μｍオ−ダ−の直径の電極また
は前記ＳＴＭに直接流すには、該電極または前記ＳＴＭ
のプロ−ブに極微小な電流を流さなければならず、通常
の定電流ＴＤＤＢ試験方法で絶縁破壊特性を観察・評価
することができるのは、どうしても上記した数μｍ四方
〜数ｍｍ四方が限度である。例えば、前記ＳＴＭプロ−
ブの接触面積を１ｎｍ2 とすると、１０-19 Ａ〜１０
-14 Ａの極微小電流をＳＴＭに流すことになるが、これ
は毎秒、約０．６個〜６万個の電子を注入することに相
当する。このような極微小電流を現在の電子回路技術で
制御することは不可能である。
では１０μＡ／ｃｍ2 〜１Ａ／ｃｍ2 の定電流を流す
が、該電流を前記０．１μｍオ−ダ−の直径の電極また
は前記ＳＴＭに直接流すには、該電極または前記ＳＴＭ
のプロ−ブに極微小な電流を流さなければならず、通常
の定電流ＴＤＤＢ試験方法で絶縁破壊特性を観察・評価
することができるのは、どうしても上記した数μｍ四方
〜数ｍｍ四方が限度である。例えば、前記ＳＴＭプロ−
ブの接触面積を１ｎｍ2 とすると、１０-19 Ａ〜１０
-14 Ａの極微小電流をＳＴＭに流すことになるが、これ
は毎秒、約０．６個〜６万個の電子を注入することに相
当する。このような極微小電流を現在の電子回路技術で
制御することは不可能である。
【０００５】本発明はこのような課題に鑑みなされたも
のであり、従来の定電流ＴＤＤＢ試験方法ではなしえな
い微小領域における絶縁破壊特性を測定・観察すること
ができる半導体表面薄膜の評価方法を提供することを目
的としている。
のであり、従来の定電流ＴＤＤＢ試験方法ではなしえな
い微小領域における絶縁破壊特性を測定・観察すること
ができる半導体表面薄膜の評価方法を提供することを目
的としている。
【０００６】
【課題を達成するための手段】上記目的を達成するため
に本発明に係る半導体表面薄膜の評価方法は、導電性プ
ローブと半導体表面の薄膜とを接触させた後、接触帯電
量の経時変化を原子間力顕微鏡で測定することを特徴と
している。
に本発明に係る半導体表面薄膜の評価方法は、導電性プ
ローブと半導体表面の薄膜とを接触させた後、接触帯電
量の経時変化を原子間力顕微鏡で測定することを特徴と
している。
【０００７】
【作用】本発明に係る半導体表面薄膜の評価方法は、導
電性のプロ−ブを接触させて絶縁膜を帯電させ、帯電さ
せた電荷ΔＱの（散逸による）減少を原子間力顕微鏡
（ＡＦＭ：Atomic Force Microscope）で静電気力ΔＦ
の減少として測定し、その経時変化を観察する方法であ
る。その場合、絶縁破壊が生じると静電気力ΔＦが急激
に減少することとなる。
電性のプロ−ブを接触させて絶縁膜を帯電させ、帯電さ
せた電荷ΔＱの（散逸による）減少を原子間力顕微鏡
（ＡＦＭ：Atomic Force Microscope）で静電気力ΔＦ
の減少として測定し、その経時変化を観察する方法であ
る。その場合、絶縁破壊が生じると静電気力ΔＦが急激
に減少することとなる。
【０００８】以下、本発明に係る半導体表面薄膜の評価
方法の原理を説明する。まず、以下のことを仮定する。 ・帯電した電荷ΔＱを点電荷とする。 ・帯電した電荷ΔＱによりＡＦＭのてこ側や半導体基板
側に誘起される電荷の影響は、ＡＦＭのてこと半導体基
板間に印加されるバイアス電圧Ｖb に比べて無視でき
る。 ・点電荷ΔＱはバイアス電圧Ｖb が作る電界Ｅb により
静電気力ΔＦ（＝ΔＱ×Ｅb ）を受け、該静電気力ΔＦ
に対する反作用をＡＦＭのてこ側に及ぼす。 ・バイアス電圧Ｖb が作る電界Ｅb の大きさは、静電気
力ΔＦが最大となる点電荷ΔＱの真上では点電荷ΔＱと
ＡＦＭのてこの先端との距離Ｚにのみ依存する。したが
って、距離Ｚが一定なら電界Ｅb も一定である。
方法の原理を説明する。まず、以下のことを仮定する。 ・帯電した電荷ΔＱを点電荷とする。 ・帯電した電荷ΔＱによりＡＦＭのてこ側や半導体基板
側に誘起される電荷の影響は、ＡＦＭのてこと半導体基
板間に印加されるバイアス電圧Ｖb に比べて無視でき
る。 ・点電荷ΔＱはバイアス電圧Ｖb が作る電界Ｅb により
静電気力ΔＦ（＝ΔＱ×Ｅb ）を受け、該静電気力ΔＦ
に対する反作用をＡＦＭのてこ側に及ぼす。 ・バイアス電圧Ｖb が作る電界Ｅb の大きさは、静電気
力ΔＦが最大となる点電荷ΔＱの真上では点電荷ΔＱと
ＡＦＭのてこの先端との距離Ｚにのみ依存する。したが
って、距離Ｚが一定なら電界Ｅb も一定である。
【０００９】これらの仮定から、 最大の静電気力ΔＦmax ( ｔ）＝ΔＱ（ｔ）×Ｅb … （１） となる。ここで、ｔは時間である。点電荷ΔＱの散逸
は、すべて半導体基板側との電荷の流入出（電流ｉ
（ｔ））によるとすると、 ΔＱ（ｔ）＝ΔＱ（０）−∫ｉ（ｔ）dt … （２） ΔＦmax ( ｔ）＝Ｅb ×［ΔＱ（０）−∫ｉ（ｔ）dt］ … （３） となる。したがって（３）式より、帯電した電荷ΔＱに
よる静電気力ΔＦmax (ｔ）の経時変化を測定すれば、
点電荷ΔＱがバイアス電圧Ｖb の下で作る電流ｉ（ｔ）
の経時変化を測定することができることになる。
は、すべて半導体基板側との電荷の流入出（電流ｉ
（ｔ））によるとすると、 ΔＱ（ｔ）＝ΔＱ（０）−∫ｉ（ｔ）dt … （２） ΔＦmax ( ｔ）＝Ｅb ×［ΔＱ（０）−∫ｉ（ｔ）dt］ … （３） となる。したがって（３）式より、帯電した電荷ΔＱに
よる静電気力ΔＦmax (ｔ）の経時変化を測定すれば、
点電荷ΔＱがバイアス電圧Ｖb の下で作る電流ｉ（ｔ）
の経時変化を測定することができることになる。
【００１０】ここで、絶縁破壊による経時変化が起こら
ず絶縁抵抗Ｒ（ｔ）が一定であるとすると、その場合に
は、ｉ（ｔ）＝ｉc ( 一定）として、 ΔＦmax ( ｔ）＝Ｅb ×［ΔＱ（０）−ｉc ×ｔ］ … （４） となる。逆に、ΔＦmax ( ｔ）の経時変化が一定の速度
で起こっていれば、流れる電流は一定であると考えるこ
とができる。したがって、ΔＦmax ( ｔ）の経時変化が
急激になると絶縁破壊したと考えることができる。
ず絶縁抵抗Ｒ（ｔ）が一定であるとすると、その場合に
は、ｉ（ｔ）＝ｉc ( 一定）として、 ΔＦmax ( ｔ）＝Ｅb ×［ΔＱ（０）−ｉc ×ｔ］ … （４） となる。逆に、ΔＦmax ( ｔ）の経時変化が一定の速度
で起こっていれば、流れる電流は一定であると考えるこ
とができる。したがって、ΔＦmax ( ｔ）の経時変化が
急激になると絶縁破壊したと考えることができる。
【００１１】
【実施例】以下、本発明に係る半導体表面薄膜の評価方
法の実施例を図面に基づいて説明する。図１は実施例に
係る半導体表面薄膜の評価方法に用いるＡＦＭ装置１０
を概略的に示したブロック図である。
法の実施例を図面に基づいて説明する。図１は実施例に
係る半導体表面薄膜の評価方法に用いるＡＦＭ装置１０
を概略的に示したブロック図である。
【００１２】図中、３はシリコン基板を示しており、シ
リコン基板３上には熱酸化法で成長させたシリコン酸化
膜２が形成されている。シリコン基板３はシリコン基板
３をＸ、Ｙ、Ｚ方向に移動させるＰＺＴチュ−ブ式走査
系４上に載置されており、ＰＺＴチュ−ブ式走査系４の
走査に関する情報はＡＦＭ（トポグラフィ−）５に提供
されるようになっている。制御駆動系６は干渉計７に接
続され、干渉計７からの情報に基づいてＰＺＴチュ−ブ
式走査系４を駆動するようになっており、干渉計７は光
ファイバ−８を介して導電性カンチレバ−１の変位量を
測定することができるようになっている。導電性カンチ
レバ−１の先端には導電性プロ−ブ１ａが装備されてお
り、導電性カンチレバ−１の後端にはバイアス電源９が
接続されている。なお、ＡＦＭ装置１０において、測定
時における導電性プロ−ブ１ａの先端とシリコン酸化膜
２との距離Ｚは制御駆動系６により一定値に保たれるよ
うになっている。
リコン基板３上には熱酸化法で成長させたシリコン酸化
膜２が形成されている。シリコン基板３はシリコン基板
３をＸ、Ｙ、Ｚ方向に移動させるＰＺＴチュ−ブ式走査
系４上に載置されており、ＰＺＴチュ−ブ式走査系４の
走査に関する情報はＡＦＭ（トポグラフィ−）５に提供
されるようになっている。制御駆動系６は干渉計７に接
続され、干渉計７からの情報に基づいてＰＺＴチュ−ブ
式走査系４を駆動するようになっており、干渉計７は光
ファイバ−８を介して導電性カンチレバ−１の変位量を
測定することができるようになっている。導電性カンチ
レバ−１の先端には導電性プロ−ブ１ａが装備されてお
り、導電性カンチレバ−１の後端にはバイアス電源９が
接続されている。なお、ＡＦＭ装置１０において、測定
時における導電性プロ−ブ１ａの先端とシリコン酸化膜
２との距離Ｚは制御駆動系６により一定値に保たれるよ
うになっている。
【００１３】実施例に係る半導体表面薄膜の評価方法に
よるシリコン酸化膜２の評価は、上記の如く構成された
ＡＦＭ装置１０を用いて以下のように行なう。まず、電
圧が印加された導電性プロ−ブ１ａでシリコン酸化膜２
上の測定したい箇所に接触帯電させた後、導電性プロ−
ブ１ａを離間する。次に、導電性プロ−ブ１ａにバイア
ス電圧Ｖb を印加する。次いで導電性プロ−ブ１ａとシ
リコン酸化膜２表面の電荷ΔＱとの間の静電気力が測定
できる距離（数ｎｍ〜数１０ｎｍ）にまで導電性プロ−
ブ１ａの先端を近づける。そして、接触帯電させた領域
を走査し、静電気力ΔＦの分布を繰り返し測定する。測
定した静電気力の最大値ΔＦmax の経時変化から（３）
式により点電荷ΔＱから流れた電流値を求める。
よるシリコン酸化膜２の評価は、上記の如く構成された
ＡＦＭ装置１０を用いて以下のように行なう。まず、電
圧が印加された導電性プロ−ブ１ａでシリコン酸化膜２
上の測定したい箇所に接触帯電させた後、導電性プロ−
ブ１ａを離間する。次に、導電性プロ−ブ１ａにバイア
ス電圧Ｖb を印加する。次いで導電性プロ−ブ１ａとシ
リコン酸化膜２表面の電荷ΔＱとの間の静電気力が測定
できる距離（数ｎｍ〜数１０ｎｍ）にまで導電性プロ−
ブ１ａの先端を近づける。そして、接触帯電させた領域
を走査し、静電気力ΔＦの分布を繰り返し測定する。測
定した静電気力の最大値ΔＦmax の経時変化から（３）
式により点電荷ΔＱから流れた電流値を求める。
【００１４】なお、接触帯電させる際、実際に接触する
のは導電性プロ−ブ１ａ先端の原子とシリコン酸化膜２
表面の原子であるため、接触面積は導電性プロ−ブ１ａ
先端の曲率半径よりも小さくなる。例えば、導電性プロ
−ブ１ａ先端の曲率半径が１μｍであっても、接触面積
は数ｎｍ2 程度になる。また、静電気力ΔＦを測定する
際の静電気力ΔＦの空間分解能は、静電気力ΔＦの空間
的広がりのため、静電気力ΔＦの分布の半値幅で０．数
〜１μｍになる。
のは導電性プロ−ブ１ａ先端の原子とシリコン酸化膜２
表面の原子であるため、接触面積は導電性プロ−ブ１ａ
先端の曲率半径よりも小さくなる。例えば、導電性プロ
−ブ１ａ先端の曲率半径が１μｍであっても、接触面積
は数ｎｍ2 程度になる。また、静電気力ΔＦを測定する
際の静電気力ΔＦの空間分解能は、静電気力ΔＦの空間
的広がりのため、静電気力ΔＦの分布の半値幅で０．数
〜１μｍになる。
【００１５】図２は実施例に係る半導体表面薄膜の評価
方法を、Ｐ型シリコン基板３（面方位（１００））上に
熱酸化法で成長させた厚さ５ｎｍのシリコン酸化膜２に
適用した場合の測定結果を概略的に示したグラフであ
る。縦軸には静電気力（ｎＮ）、横軸には時間（秒）を
とっている。
方法を、Ｐ型シリコン基板３（面方位（１００））上に
熱酸化法で成長させた厚さ５ｎｍのシリコン酸化膜２に
適用した場合の測定結果を概略的に示したグラフであ
る。縦軸には静電気力（ｎＮ）、横軸には時間（秒）を
とっている。
【００１６】図２に示したグラフは、先端曲率半径が約
０．１μｍの導電性プロ−ブ１ａを用い、最初に導電性
プロ−ブ１ａに−４Ｖの電圧を印加して接触帯電させた
後、導電性プロ−ブ１ａに＋４Ｖのバイアス電圧を印加
してシリコン酸化膜２表面から約３５ｎｍ離して走査
し、導電性プロ−ブ１ａにかかる静電気力の最大値ΔＦ
max の経時変化を測定した結果を示したものである。図
２のグラフから分かるように、時間に対して静電気力が
ほぼ直線的に減少している。このことは、「作用」のと
ころで示した（４）式が成り立っていることを示してい
る。（４）式を用いて計算すると、接触帯電による電荷
ΔＱを電流源として流れる電流値は約４×１０-16 Ａと
見積もることができる。これは、従来技術では直接制御
することが不可能な極微小電流を実施例に係る方法では
ほぼ一定値で流すことができることを示している。
０．１μｍの導電性プロ−ブ１ａを用い、最初に導電性
プロ−ブ１ａに−４Ｖの電圧を印加して接触帯電させた
後、導電性プロ−ブ１ａに＋４Ｖのバイアス電圧を印加
してシリコン酸化膜２表面から約３５ｎｍ離して走査
し、導電性プロ−ブ１ａにかかる静電気力の最大値ΔＦ
max の経時変化を測定した結果を示したものである。図
２のグラフから分かるように、時間に対して静電気力が
ほぼ直線的に減少している。このことは、「作用」のと
ころで示した（４）式が成り立っていることを示してい
る。（４）式を用いて計算すると、接触帯電による電荷
ΔＱを電流源として流れる電流値は約４×１０-16 Ａと
見積もることができる。これは、従来技術では直接制御
することが不可能な極微小電流を実施例に係る方法では
ほぼ一定値で流すことができることを示している。
【００１７】図３は実施例に係る半導体表面薄膜の評価
方法を用いて別の半導体表面薄膜の評価を行なった結果
を示したグラフであり、具体的には上記実施例における
測定と同様の測定を同一試料の別の箇所に対して行なっ
た場合の測定結果を示したグラフである。今回の測定方
法と前回の測定方法とで異なっている点は、今回の場
合、シリコン酸化膜２表面と導電性プロ−ブ１ａ先端と
の距離が約９０ｎｍと前回の場合（約３５ｎｍ）に比べ
て離れている点のみである。
方法を用いて別の半導体表面薄膜の評価を行なった結果
を示したグラフであり、具体的には上記実施例における
測定と同様の測定を同一試料の別の箇所に対して行なっ
た場合の測定結果を示したグラフである。今回の測定方
法と前回の測定方法とで異なっている点は、今回の場
合、シリコン酸化膜２表面と導電性プロ−ブ１ａ先端と
の距離が約９０ｎｍと前回の場合（約３５ｎｍ）に比べ
て離れている点のみである。
【００１８】図３から分かるように今回の測定において
は、静電気力ΔＦmax が測定時間８５秒付近から急激に
減少し、急激な電流の増加が起こっている。これは、導
電性プロ−ブ１ａで接触帯電させた箇所にシリコン酸化
膜２の欠陥があり、該箇所において絶縁破壊が生じるこ
とにより電流値が急激に増加したことを意味している。
このように、接触帯電による電荷ΔＱを供給源として微
小な電流を流し、この電流値の変化をＡＦＭ装置１０に
より静電気力ΔＦmax の変化として測定することで、シ
リコン酸化膜２における微小領域の評価を行なうことが
できる。
は、静電気力ΔＦmax が測定時間８５秒付近から急激に
減少し、急激な電流の増加が起こっている。これは、導
電性プロ−ブ１ａで接触帯電させた箇所にシリコン酸化
膜２の欠陥があり、該箇所において絶縁破壊が生じるこ
とにより電流値が急激に増加したことを意味している。
このように、接触帯電による電荷ΔＱを供給源として微
小な電流を流し、この電流値の変化をＡＦＭ装置１０に
より静電気力ΔＦmax の変化として測定することで、シ
リコン酸化膜２における微小領域の評価を行なうことが
できる。
【００１９】以上説明したように実施例に係る半導体表
面薄膜の評価方法は、接触帯電による点電荷ΔＱからの
電荷の散逸を電流源としているので、従来の技術では制
御することが不可能であった極微小な電流による定電流
ＴＤＤＢ評価を行なうことができる。また、導電性プロ
−ブ１ａによる接触帯電であるため、極微小領域の帯電
が可能であり、極微小領域での定電流ＴＤＤＢ評価を行
なうことができる。例えば、上記実施例における接触帯
電により与えた電荷ΔＱの空間分布は、静電気力ΔＦの
分布の測定値の半値幅で約４００ｎｍである。これは従
来のＭＯＳキャパシタ等による評価方法では成しえない
微小領域の測定である。なお、実施例において、流す電
流値は、最初に接触帯電を与える際の接触時間および接
触帯電させるときの電圧で制御することができる。
面薄膜の評価方法は、接触帯電による点電荷ΔＱからの
電荷の散逸を電流源としているので、従来の技術では制
御することが不可能であった極微小な電流による定電流
ＴＤＤＢ評価を行なうことができる。また、導電性プロ
−ブ１ａによる接触帯電であるため、極微小領域の帯電
が可能であり、極微小領域での定電流ＴＤＤＢ評価を行
なうことができる。例えば、上記実施例における接触帯
電により与えた電荷ΔＱの空間分布は、静電気力ΔＦの
分布の測定値の半値幅で約４００ｎｍである。これは従
来のＭＯＳキャパシタ等による評価方法では成しえない
微小領域の測定である。なお、実施例において、流す電
流値は、最初に接触帯電を与える際の接触時間および接
触帯電させるときの電圧で制御することができる。
【００２０】また、実施例に係る半導体表面薄膜の評価
方法を用いれば、シリコン酸化膜２等の絶縁膜の厚さに
は関係なく半導体表面薄膜における微小領域の評価・測
定を行なうことができる。
方法を用いれば、シリコン酸化膜２等の絶縁膜の厚さに
は関係なく半導体表面薄膜における微小領域の評価・測
定を行なうことができる。
【００２１】
【発明の効果】以上詳述したように本発明に係る半導体
表面薄膜の評価方法を用いれば、従来技術では制御不可
能であった極微小電流を、従来技術では測定不可能であ
った極微小面積に流すことができ、今までにない空間分
解能でシリコン酸化膜等の半導体表面薄膜の定電流ＴＤ
ＤＢ評価を行なうことができる。
表面薄膜の評価方法を用いれば、従来技術では制御不可
能であった極微小電流を、従来技術では測定不可能であ
った極微小面積に流すことができ、今までにない空間分
解能でシリコン酸化膜等の半導体表面薄膜の定電流ＴＤ
ＤＢ評価を行なうことができる。
【図１】本発明の実施例に係る半導体表面薄膜の評価方
法を実施する際に使用するＡＦＭ装置を概略的に示した
ブロック図である。
法を実施する際に使用するＡＦＭ装置を概略的に示した
ブロック図である。
【図２】実施例に係る半導体表面薄膜の評価方法を用い
てシリコン酸化膜の評価を行なった結果を示したグラフ
である。
てシリコン酸化膜の評価を行なった結果を示したグラフ
である。
【図３】実施例に係る半導体表面薄膜の評価方法を用い
て別のシリコン酸化膜の評価を行なった結果を示したグ
ラフである。
て別のシリコン酸化膜の評価を行なった結果を示したグ
ラフである。
【符号の説明】 １ 導電性カンチレバ− １ａ 導電性プロ−ブ ２ シリコン酸化膜 ３ シリコン基板 ５ ＡＦＭ（トポグラフィ−） ９ バイアス電源 １０ ＡＦＭ装置
フロントページの続き (56)参考文献 特開 平３−277903（ＪＰ，Ａ) 特開 平４−270903（ＪＰ，Ａ) 特開 平４−12547（ＪＰ，Ａ) 特開 平４−330752（ＪＰ，Ａ) 特開 平４−137644（ＪＰ，Ａ) 特開 平６−26855（ＪＰ，Ａ) 特開 平６−273155（ＪＰ，Ａ) 特開 平６−201373（ＪＰ，Ａ) 特開 平２−212702（ＪＰ，Ａ) 特開 平６−273159（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 G01B 7/34 102 G01B 21/30
Claims (1)
- 【請求項１】 導電性プロ−ブと半導体表面の薄膜とを
接触させた後、接触帯電量の経時変化を原子間力顕微鏡
で測定することを特徴とする半導体表面薄膜の評価方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21411093A JP2900764B2 (ja) | 1993-08-30 | 1993-08-30 | 半導体表面薄膜の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21411093A JP2900764B2 (ja) | 1993-08-30 | 1993-08-30 | 半導体表面薄膜の評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766250A JPH0766250A (ja) | 1995-03-10 |
| JP2900764B2 true JP2900764B2 (ja) | 1999-06-02 |
Family
ID=16650405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21411093A Expired - Fee Related JP2900764B2 (ja) | 1993-08-30 | 1993-08-30 | 半導体表面薄膜の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900764B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010110885A (ko) * | 2000-06-09 | 2001-12-15 | 박병국 | 박막의 두께 측정방법 |
| JP4598300B2 (ja) * | 2001-04-26 | 2010-12-15 | エスアイアイ・ナノテクノロジー株式会社 | 走査型プローブ顕微鏡およびそれによる物性測定方法 |
| US7023231B2 (en) * | 2004-05-14 | 2006-04-04 | Solid State Measurements, Inc. | Work function controlled probe for measuring properties of a semiconductor wafer and method of use thereof |
| JP4696022B2 (ja) * | 2006-05-09 | 2011-06-08 | キヤノン株式会社 | プローブ顕微鏡およびプローブ顕微鏡による測定方法 |
| JP2010016078A (ja) | 2008-07-02 | 2010-01-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法 |
-
1993
- 1993-08-30 JP JP21411093A patent/JP2900764B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766250A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5856672A (en) | Single-crystal silicon cantilever with integral in-plane tip for use in atomic force microscope system | |
| Murrell et al. | Spatially resolved electrical measurements of SiO2 gate oxides using atomic force microscopy | |
| Fleming | Space charge profile measurement techniques: recent advances and future directions | |
| Welland et al. | Spatial location of electron trapping defects on silicon by scanning tunneling microscopy | |
| US5338932A (en) | Method and apparatus for measuring the topography of a semiconductor device | |
| JP2915554B2 (ja) | バリアハイト測定装置 | |
| Ruskell et al. | High resolution Fowler‐Nordheim field emission maps of thin silicon oxide layers | |
| Hersam et al. | Potentiometry and repair of electrically stressed nanowires using atomic force microscopy | |
| US6583412B2 (en) | Scanning tunneling charge transfer microscope | |
| US5729026A (en) | Atomic force microscope system with angled cantilever having integral in-plane tip | |
| US6201401B1 (en) | Method for measuring the electrical potential in a semiconductor element | |
| US6888135B2 (en) | Scanning probe microscope with probe formed by single conductive material | |
| JP2900764B2 (ja) | 半導体表面薄膜の評価方法 | |
| US6930502B2 (en) | Method using conductive atomic force microscopy to measure contact leakage current | |
| JP2002357530A (ja) | 自己検知型ｓｐｍプローブ | |
| JP3076467B2 (ja) | 面合わせ方法およびそれを用いたトンネル顕微鏡および記録再生装置 | |
| JPH0412547A (ja) | 膜厚分布測定装置 | |
| JP2001108605A (ja) | 走査型プローブ顕微鏡用カンチレバー及びその製造方法、並びに走査型プローブ顕微鏡及び表面電荷測定顕微鏡 | |
| EP0449221B1 (en) | Scanning probe microscope | |
| JP3240309B2 (ja) | 原子間力顕微鏡用プローバ及び原子間力顕微鏡 | |
| JP4410700B2 (ja) | 走査形プローブ顕微鏡 | |
| JP3936148B2 (ja) | 単一電子素子評価装置 | |
| JPH0850872A (ja) | 試料表面の観察方法、原子間力顕微鏡、微細加工方法および微細加工装置 | |
| JP2986008B2 (ja) | 電圧分布観測装置および電圧プローブならびに電圧プローブの作製法 | |
| Tran et al. | Quantitative two-dimensional carrier profiling of a 400 nm complementary metal–oxide–semiconductor device by Schottky scanning capacitance microscopy |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |