JP2872327B2

JP2872327B2 - 交換装置及びその制御方法

Info

Publication number: JP2872327B2
Application number: JP1974890A
Authority: JP
Inventors: 敏司鈴木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-01-30
Filing date: 1990-01-30
Publication date: 1999-03-17
Anticipated expiration: 2014-03-17
Also published as: JPH03226047A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、等時性（リアルタイム性）データと非等時
性データを一元的に交換できる交換装置及びその制御方
法に関する。

［従来技術］音声、データ、映像といったマルチメディアデータ伝
送を行なう場合、これらのデータ全てを同一の通信系で
取り扱えることが望ましいが現実には、該マルチメディ
アデータの持つ特性・性格の違いのため、各々の情報の
特性・性格に適した交換方法を取ることが一般的であ
る。例えば、公衆網では音声、映像等リアルタイム性の
強いデータに対しては回線交換網を使い、コンピュータ
データ等バースト性の強いデータに対してはパケット交
換網を使うといった具合である。

マルチメディデータの交換を目指したもう一つの交換
方式として、現在提案されているものにアメリカのANSI
X.3T.9.5委員会で検討されているFDDI−IIがある。この
FDDI−IIは、第３図（ａ）に示すような二重リング301
と、端末303を網に接続するノード302とからなるリング
網で、アクセス方式としてはスロッテッドリング方式を
ベースとした時分割スロット多重形式を取り、第３図
（ｂ）に示すように１サイクル310をヘッダ部311を除い
たデータ部313を16個の広帯域チャネル314（6.144Mbp
s）に分割し、該広帯域チャネル314を回線交換とパケッ
ト交換とでダイナミックに分割して使うことにより回線
交換とパケット交換との両立を図っている。ここで、16
個の広帯域チャネル314を回線交換として使うか、パケ
ット交換として使うかの選択は、ヘッダ部311にあるサ
イクルヘッダ312の広帯域チャネル314に対応して用意さ
れたプログラミングテンプレートに何れの形式であるか
を設定することで決めることができる。

［発明が解決しようとしている課題］しかしながら、上記第１の従来例においては、回線交
換とパケット交換というようにデータの特性に応じて別
個の交換方式で、該マルチメディアデータの交換を行な
っているため網構成上の自由度に乏しく、また、保守・
管理における負担が大きい。

又、第２の従来例においても、アクセス方式がスロッ
テッドリング方式をベースにしているため第３図（ａ）
に示すようなリング型ネットワークには適当であるが、
第４図（ａ），第４図（ｂ）に示すようにノード410が
分散配置され該ノード410の間を接続するリンク420で結
んで網構成される格子網や三角網では、データを四方に
配信することが必要であり、第３図（ａ）のリング網の
ようにデータを決まった順序で順次伝送する配信方式を
適用できないという問題がある。

［課題を解決するための手段］本願発明は、等時性（リアルタイム性）データと非等
時性データの交換を一元的にする際に、等時性データと
非等時性データの夫々の性質にあった交換を行なえるよ
うにすることを目的とする。本発明は、上記目的を達成
するために、等時性（リアルタイム性）データと非等時
性データを一元的に交換可能な交換装置において、前記
等時性データ及び前記非等時性データを入力するための
複数の入力手段と、前記入力手段から入力された前記等
時性データ及び前記非等時性データを一時的に記憶し、
前記等時性データ及び前記非等時性データで共通に利用
される記憶手段と、前記記憶手段に記憶された前記等時
性データ及び前記非等時性データを出力するための複数
の出力手段と、前記入力手段により入力されたデータ
が、等時性データか、非等時性データかを判別する判別
手段と、少なくとも前記等時性データの交換を行う前
に、前記等時性データを交換するための前記入力手段と
前記出力手段の対応関係を決定する決定手段と、前記判
別手段により前記入力手段により入力されたデータが等
時性データであると判別されると、前記等時性データを
前記決定手段の決定に基づいた特定の前記出力手段で出
力するように前記等時性データを前記記憶手段に記憶さ
せ、前記入力手段により入力されたデータが非等時性デ
ータであると判別されると、前記非等時性データを前記
複数の出力手段の内のいずれの出力手段でも出力できる
ように前記記憶手段に記憶させる制御手段を有すること
により、前記等時性データはリアルタイムに交換でき、
前記非等時性データはリアルタイム性に関係なく交換で
きることを特徴とする交換装置を提供する。

また、等時性（リアルタイム性）データと非等時性デ
ータを一元的に交換可能であり、前記等時性データ及び
前記非等時性データを入力するための複数の入力手段
と、前記等時性データ及び前記非等時性データを一時的
に記憶し、前記等時性データ及び前記非等時性データで
共通に利用される記憶手段と、前記記憶手段に記憶され
た前記等時性データ及び前記非等時性データを出力する
ための複数の出力手段を有する交換装置の制御方法にお
いて、前記入力手段により入力されたデータが、等時性
データか、非等時性データかを判別する判別工程と、少
なくとも前記等時性データの交換を行う前に、前記等時
性データを交換するための前記入力手段と前記出力手段
の対応関係を決定する決定工程と、前記判別工程におい
て前記入力手段により入力されたデータが等時性データ
であると判別されると、前記等時性データを前記決定工
程の決定に基づいた特定の前記出力手段で出力するよう
に前記等時性データを前記記憶手段に記憶させ、前記入
力手段により入力されたデータが非等時性データである
と判別されると、前記非等時性データを前記複数の出力
手段の内のいずれの出力手段でも出力できるように前記
記憶手段に記憶させる制御工程を有することにより、前
記等時性データはリアルタイムに交換でき、前記非等時
性データはリアルタイム性に関係なく交換できることを
特徴とする交換装置の制御方法を提供する。

［作用］本願発明によれば、等時性（リアルタイム性）データ
はリアルタイムに交換でき、非等時性データはリアルタ
イム性に関係なく交換できるので、等時性データと非等
時性データの夫々の性質にあった交換を、一元的に行う
ことができる。

［実施例］以下に本発明について図面を参照して説明する。

第１図は本発明の実施例を示すブロック図である。第
１図によれば、本発明の実施例は、入力ポート100〜102
と、入力が入力ポート100〜102に接続された識別分離回
路10と、データ入力である入線110〜112と、タイミング
入力であるタイミング120〜122が識別分離回路10に接続
された通話路スイッチ200と、通話路スイッチ200の出線
130〜132が接続される合成回路30と、合成回路30の出力
に接続された出力ポート140〜142と、識別分離回路10と
交換制御部40に接続された入力情報線11と、交換制御部
40と合成回路30に接続された出力情報線31と、交換制御
部40から通話路スイッチ200に供給されるアドレス＆ク
ロック41とからなる。

又、第２図は、通話路スイッチ200の詳細な構成を示
したブロック図である。

通話路スイッチ200は、入線110〜112と出線130〜132
間の交換を行なうために、入線110〜112と出線130〜132
の間でマトリックス・スイッチを構成している。そし
て、その各交点で入線と出線の間に接続され、マトリッ
クスの交点位置をアドレスとして持つメモリユニット20
1〜209と、このメモリユニット201〜209に接続され、書
込みアドレス及び読出しアドレスとクロックを与えるア
ドレス＆クロック41と、書込みの同期タイミングを与え
るタイミン120〜122とからなる。

メモリユニット201〜209をもう少し詳しく説明する
と、メモリユニット201〜209は、複数の記憶空間を持
ち、この記憶空間の任意アドレス位置へのデータ書込み
を制御する書込回路と、任意のアドレス位置からのデー
タ読出しを制御する読出回路からなる。この書込回路
は、アドレス＆クロック41から書込みアドレスに従っ
て、入線110〜112から書込みデータを、書込みデータに
同期したタイミング120〜122によって記憶空間に書込
む。又、該読出回路は、アドレス＆クロック41からの読
出しアドレスで指定された記憶空間から、読出しクロッ
クによつて起動され、出線130〜132にデータを読出す。

第１図において、入力ポート100上で論理多重された
等時性データ２（C₁）とパケットデータ１（P₁₁）を、
出力ポート141上の等時性データ８（C₁）に、出力ポー
ト142上のパケットデータ７（P₁₁）に出力する場合につ
いて説明する。この入力ポートと出力ポートの対応関係
は呼設定時に決定され、交換制御部40に制御情報として
記憶しているとする。

まず、入力ポート100上の等時性データ２（C₁）は識
別分離回路10に入力され、そこで識別が行なわれ等時性
データであると判断されると、その旨を入力情報11によ
り交換制御部40に通知する。そして、そのデータに関す
る制御情報を更新すると同時に、等時性データ４（C₁）
として入線110に送出する。このとき、識別分離回路10
では、入力データと交換制御系のクロック間の同期を取
ったタイミング121が生成される。等時性データ４
（C₁）は、交換制御部40内の制御情報として記憶されて
いる呼接続の対応関係で決つているメモリユニット・ア
ドレスとメモリユニット内のメモリ・アドレス情報がア
ドレス＆クロック41を通して通話路スイッチ200に送ら
れる。通話路スイッチ200では、所定のメモリユニット2
04が選択され、該メモリユニット204の書込回路には前
記メモリユニット内アドレスが入力されており、該書込
回路により指定されるメモリ・アドレス位置にあるメモ
リユニット204の第一メモリ・アドレスに、前記タイミ
ング121のタイミングで蓄積される。次に、入力ポート1
00上のパケットデータ１（P₁₁）は等時性データC₁の場
合と同様の処理となるが、異なるのは識別分離回路10に
おいてパケットデータP₁₁のヘッダを分離することが必
要なこと、そして、このヘッダを入力情報11を通して交
換制御部40に通知し、このパケットデータに関する制御
情報を更新することと、もう一つは、パケットデータ３
（P₁₁）を入線110に接続されている全てのメモリユニッ
ト201、204、207に蓄積することである。この理由は、
等時性データがエンド−エンドで固定されているため一
つのメモリユニットに蓄積すれば済むのに対して、パケ
ットデータは空き回線を探して接続を行なうため、入線
110に接続されている全てのメモリユニット201、204、2
07に蓄積しどの出線に対しても読出し可能としておくこ
とが必要なためである。

このように、メモリユニット201〜209は、入力100〜1
02に入力された複合データを識別分離回路10で等時性デ
ータ４（C₁）とパケットデータ５（P₁₁）に分離された
両データで共通に利用される。交換機能は、通話路スイ
ッチ200内のメモリスイッチ201〜209によって実現さ
れ、交換制御部40では制御情報に記憶されている呼接続
の対応関係に従って、通話路スイッチ200にあるメモリ
ユニット201〜209に対するアドレスとアクセス順序を決
定する。そして、その情報をアドレス＆クロック41を通
して通話路スイッチ200に送る。次に、通話路スイッチ2
00において、まず、等時性データC₁は、前記情報に従っ
てメモリユニット204の第１メモリ・アドレスから出線1
31に読出し、パケットデータP₁₁は、前記情報に従っ
て、先に、等時性データC_kがメモリユニット201〜209の
何れかから出線132に読出され、それに続いてメモリユ
ニット204の第４メモリ・アドレスから該出線132に読出
すことで実現される。

以上のようにして出線131上に読出された等時性デー
タ６（C₁）は、該等時性データ６（C₁）単独であるので
合成回路30では、等時性データ６（C₁）のみの複合デー
タとして出力ポート141から出力され、出線132上に読出
されたパケットデータ５（P₁₁）は、等時性データ６（C
_k）と同居しているので、合成回路30では該等時性デー
タ６（C_k）と、パケットデータ５（P₁₁）との論理多重
を行ない、複合データとして出力ポート142上に出力さ
れる。このとき、パケットデータ５（P₁₁）は交換制御
部40の制御情報で管理されているヘッダ情報を出力情報
31を通して受取り、このヘッダ情報とパケットデータ５
（P₁₁）の合成を行なわれる。従って、入力ポート110上
の等時性データ２（C₁）は本発明に掛かる回線交換機能
により、出力ポート141の等時性データ８（C₁）として
出力され、入力ポート110上のパケットデータ１（P₁₁）
は本実施例に掛かるパケット交換機能により、出力ポー
ト142のパケットデータ７（P₁₁）として出力される。本
実施例に示した通り回線交換とパケット交換を一元的に
処理することが可能な交換方式が実現出来る。

次に、第５図、第６図は、第２の実施例の構成を示す
ブロック図である。第２の実施例は、第１の実施例の回
線データ２を時分割多重した場合である。

尚、時分割交換の動作説明を行なうに先たって、入力
ポート100上の時分割多重データ52（C₁₁，C₁₂，C₁₃，C
₁₄）の各スロットデータと出力ポート140〜142への対応
関係は呼設定時に決められ、交換制御部40の制御情報と
して記憶される。本実施例の説明を簡単にするために第
５図のように、入力を４多重の時分割多重データとし、
入力ポート100の時分割多重データ52（C₁₁，C₁₂，C₁₃，
C₁₄）と出力ポート140〜142の呼接続の対応関係を下表
に示す。

交換制御部40は、時間分割多重データのスロット管理
のため識別分離回路10で検出した入力ポート100〜102上
の時分割多重データ52の先頭ビットタイミングを受取
り、時分割多重データ位置を指示する入力スロット管理
カウンターをイニシャライズし、フレーム開始状態とす
る。その後は識別分離回路10で各スロットの開始ビット
を検出し、そのタイミングを受け取るたびに入力スロッ
ト管理カウンターのカウントアップを行なう。このカウ
ントアップ・タイミングトしてスロットデータの最終ビ
ットのタイミングを使うことも可能である。交換制御部
40では、前記入力スロット管理カウンターの状態をもと
に、各スロット毎の呼接続の対応関係と入力スロット管
理カウンターの内容から、スロットデータを入力すべき
通話路スイッチ内のメモリユニット・アドレスと該メモ
リユニット内メモリ・アドレスを生成し、アドレス＆ク
ロック41を通して通話路メモリ200に送る。また、識別
分離回路10では、各スロット毎に最終ビットのタイミン
グと交換制御系のクロックと同期したタイミング120〜1
22が生成され、メモリユニット201〜209の書込みクロッ
クとしてメモリユニット201〜209の書込制御回路に供給
されている。ここで前記書込みタイミングとしてスロッ
トデータの開始ビットのタイミングを使うことも可能で
ある。通話路スイッチ200では、前記交換制御部40で生
成されたメモリユニット・アドレスとメモリユニット内
メモリ・アドレスによって指定されたメモリユニットの
メモリ位置に入線110〜112上のスロットデータを蓄積す
る。この蓄積されたスロットデータは、通話路スイッチ
200において、交換制御部40で出力スロット管理カウン
ターの内容と呼接続の対応関係から生成されたメモリユ
ニット・アドレスとメモリユニット内メモリ・アドレス
に従ってメモリユニット201〜209からスロットデータを
出線130〜132に読出すときにスロットデータの時間的な
順序の入れ替えを行ない時間スイッチとしての機能と空
間スイッチとしての機能を同時に実現している。該出線
130〜132上に読出されたスロットデータとパケットデー
タは、前記第１の実施例と同様に、合成回路30で論理多
重され、複合データとして呼設定時に決められた対応関
係に従って出力ポート140〜142に出力される。入力ポー
ト100上の時分割多重データ52とパケットデータ１が、
識別分離回路10に入力されると、識別分離回路10ではデ
ータフレームの先頭ビット検出タイミングを交換制御部
40に送り、入力スロット管理カウンターを“0"にイニシ
ャライズし、第１スロットデータを表示、このデータと
呼接続の対応関係から、第１スロットデータC₁₁の格納
アドレスとしてメモリユニット201と該メモリユニット2
01内の第１メモリ・アドレスを生成、通話路スイッチ20
0では該アドレスをもとに第１スロットデータC₁₁を、第
１スロットの最終ビットに同期したタイミング120でメ
モリユニット201の第１メモリアドレス位置に蓄積す
る。第２スロットデータC₁₂の先頭ビットで、前記入力
スロット管理カウンターはカウントアップされ“1"とな
り、このデータと呼接続の対応関係から第２スロットデ
ータの格納アドレスとしてメモリユニット207の第１メ
モリアドレスが生成され、通話路スイッチ200で第２ス
ロットデータC₁₂はメモリユニット207の第１メモリ・ア
ドレス位置に蓄積される。

第３、第４スロットデータも同様にして格納され、第
３スロットデータC₁₃はメモリユニット201の第２メモリ
・アドレス位置に、第４スロットデータはメモリユニッ
ト204の第１メモリアドレス位置にそれぞれ蓄積され
る。パケットデータP₁₁に関しては前記第１の実施例と
同様にメモリユニット201、204、207の第４メモリ・ア
ドレス位置に蓄積される。

次に、メモリユニット201〜209に蓄積されたスロット
データの読出しは、交換制御部40において出力スロット
管理カウンターを“0"イニシャライズした状態から始ま
り、出力スロット管理カウンターの内容“0"と呼接続の
対応関係から出線130〜132上の第１スロットに読出す通
話路スイッチ200内のメモリユニット・アドレスとメモ
リユニット内メモリ・アドレスとして、出線130に対し
てはメモリユニット201の第２メモリ・アドレスが、出
線131に対してはメモリユニット204の第１メモリ・アド
レスが生成され、通話路スイッチ200において、前記ア
ドレス情報に従って第１スロットデータとして、出線13
0にはスロットデータC₁₃が読出され、出線131にはスロ
ットデータC₁₄が読出され、出線132は空データとなる。
次に、交換制御部40の出力スロット管理カウンターは
“1"にカウントアップされ、このデータと呼接続の対応
関係から、通話路スイッチ200のメモリユニット・アド
レスとして、出線130に対してはメモリユニット201の第
１メモリ・アドレスが生成され、第２スロットデータと
してで線130にはスロットデータC₁₁が読出され、出線13
1、132は空データとなる。第３スロットデータは同様に
考えられ、第３スロットデータとして出線132にはスロ
ットデータC₁₂が読出され、出線130、131は空データと
なる。また、パケットデータP₁₁が前記第１の実施例と
同様に読出されることは勿論である。

以上のようにして出線130〜132には時分割多重データ
56とパケットデータ５が読出され、前記第１の実施例と
同様に合成回路30で論理多重され複合データとして出力
ポート140〜142に出力される。このように時分割交換と
パケット交換を一元的に処理することが可能な交換方式
を実現できる。

［発明の効果］本願発明によれば、等時性（リアルタイム性）データ
はリアルタイムに交換でき、非等時性データはリアルタ
イム性に関係なく交換できるので、等時性データと非等
時性データの夫々の性質にあった交換を、一元的に行う
ことができる。

【図面の簡単な説明】

第１図は、本発明の第１の実施例の構成を示すブロック
図であり、第２図は、第１実施例の通話路スイッチの構成を示した
ブロック図であり、第３図（ａ）は、FDDI−IIのトポロジィを示した図であ
り、第３図（ｂ）は、FDDI−IIのネットワーク上を転送され
るサイクルフォーマットを示した図であり、第４図は、本実施例における複合交換方式を適用した網
トポロジィを示した図であり、第５図は、本発明の第２の実施例の構成を示したブロッ
ク図であり、第６図は、第２の実施例の通話路スイッチの構成を示し
たブロック図である。図において１、３、５、７はパケットデータ、２、４、
６、８は等時性データ、52、54、56、58は時分割された
等時性データ、10は識別分離回路、30は合成回路、40は
交換制御部であり、200は通話路スイッチ、201〜209は
メモリユニットを示している。

Claims

(57)【特許請求の範囲】

【請求項１】等時性（リアルタイム性）データと非等時
性データを一元的に交換可能な交換装置において、前記等時性データ及び前記非等時性データを入力するた
めの複数の入力手段と、前記入力手段から入力された前記等時性データ及び前記
非等時性データを一時的に記憶し、前記等時性データ及
び前記非等時性データで共通に利用される記憶手段と、前記記憶手段に記憶された前記等時性データ及び前記非
等時性データを出力するための複数の出力手段と、前記入力手段により入力されたデータが、等時性データ
か、非等時性データかを判別する判別手段と、少なくとも前記等時性データの交換を行う前に、前記等
時性データを交換するための前記入力手段と前記出力手
段の対応関係を決定する決定手段と、前記判別手段により前記入力手段により入力されたデー
タが等時性データであると判別されると、前記等時性デ
ータを前記決定手段の決定に基づいた特定の前記出力手
段で出力するように前記等時性データを前記記憶手段に
記憶させ、前記入力手段により入力されたデータが非等
時性データであると判別されると、前記非等時性データ
を前記複数の出力手段の内のいずれの出力手段でも出力
できるように前記記憶手段に記憶させる制御手段を有す
ることにより、前記等時性データはリアルタイムに交換
でき、前記非等時性データはリアルタイム性に関係なく
交換できることを特徴とする交換装置。
【請求項２】請求項１において、前記記憶手段は、複数の記憶空間を持つメモリユニット
であることを特徴とする交換装置。
【請求項３】請求項２において、前記記複数の記憶空間は、マトリックス状に配置されて
いることを特徴とする交換装置。
【請求項４】請求項２において、前記制御手段は、前記判別手段により前記入力手段によ
り入力されたデータが等時性データであると判別される
と、前記決定手段により決定された対応関係に基いた特
定の出力手段により前記等時性データを出力するため
に、前記複数の記憶空間の内の前記特定の出力手段に対
応した１つの記憶空間に前記等時性データを記憶させ、
前記入力手段により入力されたデータが非等時性データ
であると判別されると、前記複数の出力手段の内のいず
れの出力手段でも出力できるよに、前記複数の出力手段
に対応した複数の記憶空間に前記非等時性データを記憶
させることを特徴とする交換装置。
【請求項５】請求項１において、前記等時性データ及び前記非等時性データは多重化され
た複合データであることを特徴とする交換装置。
【請求項６】請求項５において、前記交換装置は、前記複合データを分離、合成する分離
合成手段を有し、前記記憶手段は、前記分離合成手段により分離された前
記等時性データ及び前記非等時性データを記憶し、前記出力手段により前記等時性データ及び前記非等時性
データが出力される場合には、前記分離合成手段は、前
記記憶手段に記憶された前記等時性データ及び前記非等
時性データを合成して複合データとすることを特徴とす
る交換装置。
【請求項７】請求項５において、前記等時性データは、時分割多重された複数のデータで
あることを特徴とする交換装置。
【請求項８】請求項７において、前記記憶手段は、マトリックスの複数の記憶空間を持つ
メモリユニットであり、前記制御手段は、前記メモリユニット上において、時分
割多重された等時性データの時間的、空間的スロット位
置を管理する管理機構を有し、その管理機構により時間
スイッチと空間スイッチの機能を実現することを特徴と
する交換装置。
【請求項９】等時性（リアルタイム性）データと非等時
性データを一元的に交換可能であり、前記等時性データ
及び前記非等時性データを入力するための複数の入力手
段と、前記等時性データ及び前記非等時性データを一時
的に記憶し、前記等時性データ及び前記非等時性データ
で共通に利用される記憶手段と、前記記憶手段に記憶さ
れた前記等時性データ及び前記非等時性データを出力す
るための複数の出力手段を有する交換装置の制御方法に
おいて、前記入力手段により入力されたデータが、等時性データ
か、非等時性データかを判別する判別工程と、少なくとも前記等時性データの交換を行う前に、前記等
時性データを交換するための前記入力手段と前記出力手
段の対応関係を決定する決定工程と、前記判別工程において前記入力手段により入力されたデ
ータが等時性データであると判別されると、前記等時性
データを前記決定工程の決定に基づいた特定の前記出力
手段で出力するように前記等時性データを前記記憶手段
に記憶させ、前記入力手段により入力されたデータが非
等時性データであると判別されると、前記非等時性デー
タを前記複数の出力手段の内のいずれの出力手段でも出
力できるように前記記憶手段に記憶させる制御工程を有
することにより、前記等時性データはリアルタイムに交
換でき、前記非等時性データはリアルタイム性に関係な
く交換できることを特徴とする交換装置の制御方法。
【請求項１０】請求項９において、前記記憶手段は、複数の記憶空間を持つメモリユニット
であることを特徴とする交換装置の制御方法。
【請求項１１】請求項10において、前記記複数の記憶空間は、マトリックス状に配置されて
いることを特徴とする交換装置の制御方法。
【請求項１２】請求項10において、前記制御工程は、前記判別工程において前記入力手段に
より入力されたデータが等時性データであると判別され
ると、前記決定工程において決定された対応関係に基い
た特定の出力手段により前記等時性データを出力するた
めに、前記複数の記憶空間の内の前記特定の出力手段に
対応した１つの記憶空間に前記等時性データを記憶さ
せ、前記入力手段により入力されたデータが非等時性デ
ータであると判別されると、前記複数の出力手段の内の
いずれの出力手段でも出力できるよに、前記複数の出力
手段に対応した複数の記憶空間に前記非等時性データを
記憶させることを特徴とする交換装置の制御方法。
【請求項１３】請求項９において、前記等時性データ及び前記非等時性データは多重化され
た複合データであることを特徴とする交換装置の制御方
法。
【請求項１４】請求項13において、前記交換装置の制御方法は、前記複合データを分離、合
成する分離合成工程を有し、前記記憶手段は、前記分離合成工程により分離された前
記等時性データ及び前記非等時性データを記憶し、前記出力手段により前記等時性データ及び前記非等時性
データが出力される場合には、前記分離合成工程は、前
記記憶手段に記憶された前記等時性データ及び前記非等
時性データを合成して複合データとすることを特徴とす
る交換装置の制御方法。
【請求項１５】請求項13において、前記等時性データは、時分割多重された複数のデータで
あることを特徴とする交換装置の制御方法。
【請求項１６】請求項15において、前記記憶手段は、マトリックスの複数の記憶空間を持つ
メモリユニットであり、前記制御工程は、前記メモリユニット上において、時分
割多重された等時性データの時間的、空間的スロット位
置を管理する管理機構を有し、その管理機構により時間
スイッチと空間スイッチの機能を実現することを特徴と
する交換装置の制御方法。