[go: up one dir, main page]

JP2865139B2 - Ａｔｍセルバッファ回路及びａｔｍ交換機における優先順位任意割付方法 - Google Patents

Ａｔｍセルバッファ回路及びａｔｍ交換機における優先順位任意割付方法

Info

Publication number
JP2865139B2
JP2865139B2 JP10126597A JP10126597A JP2865139B2 JP 2865139 B2 JP2865139 B2 JP 2865139B2 JP 10126597 A JP10126597 A JP 10126597A JP 10126597 A JP10126597 A JP 10126597A JP 2865139 B2 JP2865139 B2 JP 2865139B2
Authority
JP
Japan
Prior art keywords
switch
queue
cell
cells
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10126597A
Other languages
English (en)
Other versions
JPH10294736A (ja
Inventor
健 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP10126597A priority Critical patent/JP2865139B2/ja
Priority to US09/062,553 priority patent/US6301253B1/en
Priority to CN98101611A priority patent/CN1199971A/zh
Publication of JPH10294736A publication Critical patent/JPH10294736A/ja
Application granted granted Critical
Publication of JP2865139B2 publication Critical patent/JP2865139B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/11—Identifying congestion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/54—Loss aware scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/56—Queue scheduling implementing delay-aware scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/6255—Queue scheduling characterised by scheduling criteria for service slots or service orders queue load conditions, e.g. longest queue first
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/205—Quality of Service based
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649—Cell delay or jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H04L49/501—Overload detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，ＡＴＭセル交換装
置に関し，特に輻輳発生時にＡＴＭセル送信優先制御を
行うＡＴＭセルバッファ回路及びＡＴＭ交換機の優先順
位任意割付方法に関する。
【０００２】
【従来の技術】従来，この種のＡＴＭセルバッファ回路
は，たとえば特開平７−２９７８４０号公報（以下，従
来技術１と呼ぶ）に示されるように，ＡＴＭ交換機にお
いて，スイッチ部の前段の入力回線部に配置され，コネ
クション毎に要求されるセル廃棄率とセル伝達遅延時間
制限に合わせ，ＡＴＭ交換機内でのセル廃棄率の低減と
セル伝達遅延の制御をすることを目的に用いられてい
る。
【０００３】図３は，従来技術によるＡＴＭセルバッフ
ァ回路の一例を示すブロック図である。図３に示すよう
に，ＡＴＭバッファ回路は，入力バッファ部１０５と出
力バッファ型ＡＴＭスイッチとを備えている。出力バッ
ファ型ＡＴＭスイッチ１０１は入力されたセルに格納さ
れたルーティング情報（出力ポート番号など）に基づき
交換接続するとともに，出力側の伝送容量などに合わせ
てセルの出力を行う。
【０００４】また，入力バッファ部１０５はそれぞれの
回線と出力バッファ型ＡＴＭスイッチ１０１との間に各
回線ごとに設けられ，入力セルに付加された廃棄品質ク
ラスおよび遅延品質クラスに基づき優先制御を行う。
【０００５】出力バッファ型ＡＴＭスイッチ１０１は，
スイッチ部１０２と，出力バッファ部１０３と，各出力
バッファ部に接続された輻輳監視部１０４とを備えてい
る。
【０００６】スイッチ部１０２は，各入力ポートから受
信したセルを，そのセルに付加されているルーティング
情報に基づき所定の出力ボートに交換接続（セルフ・ス
イッチング）を行う。
【０００７】また，出力バッファ部１０３は，スイッチ
部１０２の各出力ポートごとに設けられ，内部に遅延品
質クラスに基づく優先順位別に複数のバッファメモリを
有する。
【０００８】また，輻輳監視部１０４は，各出力バッフ
ァ部１０３ごとに設けられ，各出力バッファ部１０３内
のバッファメモリに蓄積されているセルの蓄積量が，所
定のしきい値を超えた場合に，出力バッファしきい値超
過信号（以下，Ｓｏと呼ぶ）の出力を行う。
【０００９】入力バッファ部１０５は，書き込み制御部
１０７と，キュー１０６と，読み出し制御部１０８とを
備えている。キュー１０６は，バッファメモリ内に遅延
品質クラスおよびスイッチ部１０２の出力ポートごとに
仮想的に設けられ，入力セルを一時的に格納する論理キ
ューである。
【００１０】また，書き込み制御部１０７は，各キュー
１０６内のセル蓄積量に基づき，入力セルを入力セルに
付加されている遅延品質クラスおよび出力ポート番号に
対応するキュー１０６に書き込みを行う。
【００１１】また，読み出し制御部１０８は，各キュー
１０６内のセル蓄積量および輻輳監視部１０４からの出
力バッファしきい値超過信号（Ｓｏ）に基づき，所定の
キュー１０６からセルを読み出しスイッチ部１０２に送
信する。
【００１２】図４は，図３のＡＴＭセルバッファ回路に
おける遅延品質クラスに基づく読み出し優先順位を示す
説明図である。図４を参照すると，入力セルに付加され
た廃棄品質クラスおよび遅延品質クラスは，優先クラス
ＣＬ（ｘ，ｙ）の行列によって表わされる。この場合，
入力セルに付加されている廃棄品質クラスｘが小さいほ
ど廃棄されやすくなり，廃棄率が大きく，また廃棄品質
クラスｘが大きいほど廃棄されにくくなり廃棄率が小さ
くなっていることを示している。また遅延品質クラスｙ
が小さいほど読み出されにくくなって遅延時間が大きく
なり，また遅延品質クラスｙが大きいほど読み出されや
すくなって遅延時間が小さくなることを示している。
【００１３】次に図４を用いて，図３の入力バッファ部
１０５の読み出し制御部１０８の動作の説明を行う。各
入力バッファ部１０５ごとに，キュー１０６は，（スイ
ッチ部１０２の出力ポート数：Ｎ）×（初期遅延品質ク
ラス数：ｙ−２）に論理的に分割されている。図４にお
ける遅延品質クラスを１から４までとすると，各キュー
１０６の初期遅延品質クラスは，ＡＴＭスイッチが初期
設定時に２か３に固定的に決められ変更することはでき
ない。
【００１４】読み出し制御部１０８は，状態制御テーブ
ルを持ち，各キュー１０６に蓄積されたセル数がしきい
値を超過すると遅延品質クラスの２から３又は３から４
に１クラス上げ，輻輳監視部１０４より出力バッファし
きい値超過信号を受信している出力ポートのキュー１０
６の遅延品質クラスの１に下げる制御を行い，セルの読
み出しは遅延品質クラスの４，３，２の順にセルが蓄積
されているキュー１０６があるか否かを確認し，セルが
あるときはそのクラスのキュー１０６のセルの読み出し
を行う。同じ遅延品質クラスでセルがあるキュー１０６
が複数ある場合は，回転優先制御により平等に１つのキ
ュー１０６を選択し，そのキュー１０６からセルを読み
出す。遅延品質クラスが４，３，２のキュー１０６にセ
ルがなく，遅延品質クラスが１のキュー１０６にセルが
ある場合でも遅延品質が１のキュー１０６からのセルの
読み出しは行わず，その場合は，空セルをスイッチ部１
０２に送信する。
【００１５】
【発明が解決しようとする課題】しかし，上記従来技術
によるＡＴＭセルバッファ回路においては，スイッチ部
１０２前段のＡＴＭセルバッファ機能を有する各キュー
１０６のスイッチ部１０２へのセル読み出し優先度の位
置づけが固定となっているので，装置の持っている遅延
品質クラスをすべて使わずにサービスを行っている状態
で，新たな遅延品質クラスのサービスを追加する場合，
すでにサービスを行っている遅延品質クラスに対して，
前記の未使用の遅延品質クラスが追加したい遅延品質ク
ラスと合わない場合，すでにサービスを行っている遅延
品質クラスのサービスの一時停止，コネクションのルー
ティングのやり直しが必要になるという欠点を有した。
【００１６】更に，具体的に説明すると，図３のキュー
１０６が遅延品質クラスが３クラスと仮定し，それぞれ
の遅延品質クラスをＱｏｓ＃１，Ｑｏｓ＃２，Ｑｏｓ＃
３と呼ぶことにする。遅延品質クラスが３クラスとする
と図４における読み出し制御部１０８で管理する遅延品
質クラスｙは１から５，３クラスの遅延品質クラスに与
えられる初期遅延品質クラスが２から４の値となる。
【００１７】サービス開始時に，３つある遅延品質クラ
スのうち２つの遅延品質クラスしか使用する必要がな
く，未使用となる遅延品質クラスが追加されるときに既
存の２つの遅延品質クラスに対してどのような優先づけ
になるか分からない場合，２から４の初期遅延品質クラ
スのうちどの２クラスを使えばよいという条件は決まら
ないので，読み出し優先度の低い２の遅延品質クラスを
未使用とし，３と４の遅延品質クラスを使用するものと
する。
【００１８】従来の技術の場合，Ｑｏｓ＃１，Ｑｏｓ＃
２，Ｑｏｓ＃３と２から４の初期遅延品質クラス値の対
応は，固定でＱｏｓ＃１の初期遅延品質クラスが２，Ｑ
ｏｓ＃２の初期遅延品質クラスが３，Ｑｏｓ＃３の初期
遅延品質クラスが４で変更出来ない。そのため，例えば
既にサービスを行っている初期遅延品質クラスが３のＱ
ｏｓ＃２でスイッチ出力ポート０行きのキュー１０６，
スイッチ出力ポート１行きのキュー１０６，スイッチ出
力ポート２行きのキュー１０６に，それぞれ１００本の
計３００本のコネクションがルーティングされ，サービ
スが行われているとすると，既にサービスを行っている
２つの遅延品質クラスの間の遅延品質クラスのサービス
を開始するには，前記の３００本すべてのサービス（セ
ル導通）を一時停止し，前記３００本のコネクションを
初期遅延品質クラスが２のＱｏｓ＃１でスイッチ出力ポ
ート０行きのキュー１０６，スイッチ出力ポート１行き
のキュー１０６，スイッチ出力ポート２行きのキュー１
０６にルーテイングを設定し直しした後にサービス（セ
ル導通）の再開をし，それから初期遅延品質が３のＱｏ
ｓ＃２で各スイッチ出力ポート行きのキュー１０６に新
しいサービスのコネクションをルーテイングを設定し
て，新しいサービスの開始という手順が必要であった。
【００１９】そこで，本発明の技術的課題は，装置の持
っている遅延品質クラスをすべて使わずにサービスを行
っている状態で，新たな遅延品質クラスのサービスを追
加する場合に既存の遅延品質クラスに対して，どのよう
な位置づけとなる遅延品質クラスのサービスであっても
既存のサービスを停止させることなくサービス追加を行
うことの出来るＡＴＭセルバッファ回路及びＡＴＭ交換
機における優先順位任意割付方法を提供することにあ
る。
【００２０】
【課題を解決するための手段】本発明によれば，ＡＴＭ
セル交換を行う出力バッファ型ＡＴＭスイッチと，入力
バッファ部とを備え，前記入力バッファ部は，前記スイ
ッチの前段の入力ポートに位置し，スイッチ出力ポート
と前記スイッチへのセル読み出し優先クラスごとに論理
分割されるセルを一時保存するキューと，入力されるセ
ルをセルに付加されたルーティング情報よりスイッチ出
力ポート番号と読み出し優先クラス番号を識別し，該当
するキューにキューイングする書き込み制御手段と，状
態制御テーブルに基づいて，前記スイッチへのセル送信
タイミングごとにセルが蓄積されているキューで読み出
し優先順位が一番高いキューを選択し，その読み出し優
先クラスで１つのキューにしかセルがないときは，その
キューからスイッチヘセルを読み出して送信を行い，そ
の読み出し優先クラスでスイッチ出力ポート番号が異な
る複数のキューにセルがある場合は，回転優先方式で１
つのキューを選択して，そのキューからスイッチヘセル
を読み出して送信するとともに，スイッチヘセル送信す
るタイミングで全てのキューにセルがないときにスイッ
チヘ空きセルを送信する読み出し制御手段とを有するＡ
ＴＭセルバッファ回路において，前記読み出し制御手段
は，セル読み出し優先クラス番号ごとにセル読み出し優
先度を設定する遅延品質クラス設定テーブルと，前記ス
イッチへのセル送信タイミングごとに前記遅延品質クラ
ス設定テーブルの値を変更するテーブル値変更手段と，
前記遅延品質クラス設定テーブルと前記状態制御テーブ
ルとに基づいて読出しの優先順位を決める読み出し優先
順位決定手段とを備えていることを特徴とするＡＴＭセ
ルバッファ回路が得られる。
【００２１】ここで，本発明において，前記ＡＴＭセル
バッファ回路において，前記スイッチへのセル送信時間
内に，前記遅延品質クラス設定テーブルを変更するタイ
ムスロットと，前記スイッチ部へセルを送信するキュー
を選択するタイムスロットが時分割に設けられているこ
とが好ましい。
【００２２】また，本発明によれば，ＡＴＭセル交換を
行う出力バッファ型ＡＴＭスイッチの前段の入力ポート
において，スイッチ出力ポートと前記スイッチへのセル
読み出し優先クラスごとに論理分割されるセルをキュー
に一時保存することと，入力されるセルをセルに付加さ
れたルーティング情報よりスイッチ出力ポート番号と読
み出し優先クラス番号を識別し，該当するキューにキュ
ーイングすることと，状態制御テーブルに基づいて，前
記スイッチへのセル送信タイミングごとにセルが蓄積さ
れているキューで読み出し優先順位が一番高いキューを
選択し，その読み出し優先クラスで１つのキューにしか
セルがないときは，そのキューからスイッチヘセルを読
み出して送信を行い，その読み出し優先クラスでスイッ
チ出力ポート番号が異なる複数のキューにセルがある場
合は，回転優先方式で１つのキューを選択して，そのキ
ューからスイッチヘセルを読み出して送信するととも
に，スイッチヘセル送信するタイミングで全てのキュー
にセルがないときにスイッチヘ空きセルを送信すること
とを有するＡＴＭ交換機の優先順位任意割付方法であっ
て，遅延品質クラス設定テーブルを設けて，セル読み出
し優先クラス番号ごとにセル読み出し優先度を設定する
ことと，前記スイッチへのセル送信タイミングごとに前
記遅延品質クラス設定テーブルの値を変更することとを
備えていることを特徴とするＡＴＭ交換機の優先順位任
意割付方法が得られる。
【００２３】
【発明の実施の形態】以下，本発明の実施の形態につい
て説明する。
【００２４】本発明の実施の形態によるＡＴＭセルバッ
ファ回路は，図３の入力バッファ部１０５のＡＴＭスイ
ッチの読み出し制御１０８内に，図４の遅延品質クラス
に基づく優先順位の読み出し制御機能に加え，更に，図
１に示す遅延品質クラス設定テーブルをもつ点で従来技
術とは異なる。ここで，図３及び図４の構成について
は，従来技術で説明した構成と同じ構成であるので説明
を省略する。
【００２５】図１を参照すると，遅延品質クラス設定テ
ーブルは，（スイッチ部１０２の出力ポート数：Ｎ）×
（遅延品質クラス数：ｙ−２）に論理的に分割される各
入力バッファ部１０５内のキュー１０６の各遅延品質ク
ラス毎の読み出し優先順位を決めるテーブルで，テーブ
ルの値は２からｙ−１の値で任意に変更可能な構成と
し，テーブルの値は，図４における初期遅延品質クラス
に反映される。
【００２６】読み出し制御部１０８は，スイッチ部１０
２ヘセルを送信するキュー１０６を選択する時に，図４
の遅延品質クラスに基づく優先順位の読み出し制御機能
に加え，セルが蓄積されているキュー１０６のうち図１
に示す遅延品質クラス設定テーブルに設定されたセル読
み出し優先度が高いキュー１０６を選択し，選択された
キュー１０６からセルを読み出して送信する優先順位決
定手段を備えている。
【００２７】次に，本発明の実施の形態によるＡＴＭセ
ルバッファ回路の動作について，説明する。
【００２８】図３のキュー１０６が遅延品質クラスが３
クラスと仮定し，それぞれの遅延品質クラスをＱｏｓ＃
１，Ｑｏｓ＃２，Ｑｏｓ＃３と呼ぶことにする。遅延品
質クラスが３クラスとすると，図４における読み出し制
御部１０８で管理する遅延品質クラスｙは１から５，３
クラスの遅延品質クラスに与えられる初期遅延品質クラ
スが２から４の値となる。
【００２９】読み出し制御部１０８は，サービス開始時
に，３つある遅延品質クラスのうち２つの遅延品質クラ
スしか使用する必要がなく，未使用となる遅延品質クラ
スが追加されるときに既存の２つの遅延品質クラスに対
してどのような優先づけになるか分からない場合，２か
ら４の初期遅延品質クラスのうちどの２クラスを使えば
よいという条件は決まらないので，読み出し優先度の低
い２の遅延品質クラスを未使用とし，３と４の遅延品質
クラスを使用するものとする（読み出し優先順位決定手
段）。
【００３０】図２は本発明の実施の形態によるＡＴＭセ
ルバッファ回路の動作説明に供せられる図である。図２
に示すように，本発明の実施の形態によるＡＴＭセルバ
ッファ回路では，各入力バッファ部１０５からスイッチ
部１０２へ１セル送信時間内に図１の遅延品質クラス設
定テーブルを変更するタイムスロットとスイッチ部１０
２ヘセルを送信するキュー１０６を選択するタイムスロ
ットとを時分割に設けることにより，読み出し優先順位
決定手段のスイッチ部１０２へのセル送信するキュー１
０６の選択に影響を与えずに遅延品質クラス設定テーブ
ルの値を任意に設定変更可能とする機能（変更手段）を
持つ。
【００３１】従って，図１の遅延品質クラス設定テーブ
ルの値は初期状態としてＱｏｓ＃１，Ｑｏｓ＃２，Ｑｏ
ｓ＃３と２から４の初期遅延品質クラス値の対応は，固
定でＱｏｓ＃１の初期遅延品質クラスが２，Ｑｏｓ＃２
の初期遅延品質クラスが３，Ｑｏｓ＃３の初期遅延品質
クラスが４となっていても，各Ｑｏｓに対応するキュー
１０６の初期遅延品質クラスは任意に設定変更可能なの
で，初期遅延品質クラスが３のＱｏｓ＃２でスイッチ出
力ポート０行きのキュー１０６，スイッチ出力ポート１
行きのキュー１０６，スイッチ出力ポート２行きのキュ
ー１０６にそれぞれ１００本の計３００本のコネクショ
ンがルーティングされ，既にサービスが行われていて
も，遅延品質クラス設定テーブル値のＱｏｓ＃２の初期
遅延品質を３から２に，Ｑｏｓ＃１の初期遅延品質クラ
スを２から３に変更した後，新しいサービスのコネクシ
ョンをＱｏｓ＃１の各スイッチ出力ポート行きのキュー
１０６にルーティングの設定を行いサービスを開始する
ことで，既存の２つの遅延品質クラスの間の新しいサー
ビスの追加を行うことが出来る。
【００３２】
【発明の効果】以上，説明したように，本発明によれ
ば，各キューからスイッチ部へのセルへのセル読み出し
優先度を任意に変更可能となる。このため，追加を行い
たい遅延品質サービスに合わせて未使用のキューのセル
読み出し優先度を既に使用しているセル読み出し優先度
のキューに対して任意のセル読み出し優先度を与えるこ
とが出来るので，すでに行っているサービスに影響を与
えることなく，任意の遅延品質クラスのサービスを追加
することが可能となるＡＴＭセルバッファ回路を提供す
ることができる。
【００３３】また，本発明によれば，装置の持っている
遅延品質サービスの数の範囲内であれば，いつでも，既
存の遅延サービスクラスに対してどのような位置づけで
も追加でき，このため，遅延品質サービスクラスを段階
的に提供する場合に提供順と遅延品質サービスのクラス
の相互関係を決めておく必要がなくなるＡＴＭセルバッ
ファ回路を提供することができる。
【図面の簡単な説明】
【図１】遅延品質クラス設定テーブルの構成を示す図で
ある。
【図２】読み出し制御部１０８の内部動作とスイッチ部
１０２へのセル送信の関係を示すタイミングチャート図
である。
【図３】従来技術による出力バッファ型ＡＴＭスイッチ
のブロック構成図である。
【図４】図３の遅延品質クラスに基づく読み出し優先順
位を示す図である。
【符号の説明】
１０１ 出力バッファ型ＡＴＭスイッチ １０２ スイッチ部 １０３ 出力バッファ部 １０４ 輻輳監視部 １０５ 入力バッファ部 １０６ キュー １０７ 書き込み制御部 １０８ 読み出し制御部

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＡＴＭセル交換を行う出力バッファ型Ａ
    ＴＭスイッチと，入力バッファ部とを備え，前記入力バ
    ッファ部は，前記スイッチの前段の入力ポートに位置
    し，スイッチ出力ポートと前記スイッチへのセル読み出
    し優先クラスごとに論理分割されるセルを一時保存する
    キューと，入力されるセルをセルに付加されたルーティ
    ング情報よりスイッチ出力ポート番号と読み出し優先ク
    ラス番号を識別し，該当するキューにキューイングする
    書き込み制御手段と，状態制御テーブルに基づいて，前
    記スイッチへのセル送信タイミングごとにセルが蓄積さ
    れているキューで読み出し優先順位が一番高いキューを
    選択し，その読み出し優先クラスで１つのキューにしか
    セルがないときは，そのキューからスイッチヘセルを読
    み出して送信を行い，その読み出し優先クラスでスイッ
    チ出力ポート番号が異なる複数のキューにセルがある場
    合は，回転優先方式で１つのキューを選択して，そのキ
    ューからスイッチヘセルを読み出して送信するととも
    に，スイッチヘセル送信するタイミングで全てのキュー
    にセルがないときにスイッチヘ空きセルを送信する読み
    出し制御手段とを有するＡＴＭセルバッファ回路におい
    て，前記読み出し制御手段は，セル読み出し優先クラス
    番号ごとにセル読み出し優先度を設定する遅延品質クラ
    ス設定テーブルと，前記スイッチへのセル送信タイミン
    グごとに前記遅延品質クラス設定テーブルの値を変更す
    るテーブル値変更手段と，前記遅延品質クラス設定テー
    ブルと前記状態制御テーブルとに基づいて読出しの優先
    順位を決める読み出し優先順位決定手段とを備えている
    ことを特徴とするＡＴＭセルバッファ回路。
  2. 【請求項２】 請求項１記載のＡＴＭセルバッファ回路
    において，前記スイッチへのセル送信時間内に，前記遅
    延品質クラス設定テーブルを変更するタイムスロット
    と，前記スイッチ部へセルを送信するキューを選択する
    タイムスロットが時分割に設けられていることを特徴と
    するＡＴＭセルバッファ回路。
  3. 【請求項３】 ＡＴＭセル交換を行う出力バッファ型Ａ
    ＴＭスイッチの前段の入力ポートにおいて，スイッチ出
    力ポートと前記スイッチへのセル読み出し優先クラスご
    とに論理分割されるセルをキューに一時保存すること
    と，入力されるセルをセルに付加されたルーティング情
    報よりスイッチ出力ポート番号と読み出し優先クラス番
    号を識別し，該当するキューにキューイングすること
    と，状態制御テーブルに基づいて，前記スイッチへのセ
    ル送信タイミングごとにセルが蓄積されているキューで
    読み出し優先順位が一番高いキューを選択し，その読み
    出し優先クラスで１つのキューにしかセルがないとき
    は，そのキューからスイッチヘセルを読み出して送信を
    行い，その読み出し優先クラスでスイッチ出力ポート番
    号が異なる複数のキューにセルがある場合は，回転優先
    方式で１つのキューを選択して，そのキューからスイッ
    チヘセルを読み出して送信するとともに，スイッチヘセ
    ル送信するタイミングで全てのキューにセルがないとき
    にスイッチヘ空きセルを送信することとを有するＡＴＭ
    交換機の優先順位任意割付方法であって，遅延品質クラ
    ス設定テーブルを設けて，セル読み出し優先クラス番号
    ごとにセル読み出し優先度を設定することと，前記スイ
    ッチへのセル送信タイミングごとに前記遅延品質クラス
    設定テーブルの値を変更することとを備えていることを
    特徴とするＡＴＭ交換機における優先順位任意割付方
    法。
JP10126597A 1997-04-18 1997-04-18 Ａｔｍセルバッファ回路及びａｔｍ交換機における優先順位任意割付方法 Expired - Lifetime JP2865139B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10126597A JP2865139B2 (ja) 1997-04-18 1997-04-18 Ａｔｍセルバッファ回路及びａｔｍ交換機における優先順位任意割付方法
US09/062,553 US6301253B1 (en) 1997-04-18 1998-04-20 ATM cell buffer circuit and priority order allocating method at ATM switching system
CN98101611A CN1199971A (zh) 1997-04-18 1998-04-20 Atm缓冲电路及atm交换系统优先顺序分配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10126597A JP2865139B2 (ja) 1997-04-18 1997-04-18 Ａｔｍセルバッファ回路及びａｔｍ交換機における優先順位任意割付方法

Publications (2)

Publication Number Publication Date
JPH10294736A JPH10294736A (ja) 1998-11-04
JP2865139B2 true JP2865139B2 (ja) 1999-03-08

Family

ID=14296077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10126597A Expired - Lifetime JP2865139B2 (ja) 1997-04-18 1997-04-18 Ａｔｍセルバッファ回路及びａｔｍ交換機における優先順位任意割付方法

Country Status (3)

Country Link
US (1) US6301253B1 (ja)
JP (1) JP2865139B2 (ja)
CN (1) CN1199971A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11331196A (ja) * 1998-05-19 1999-11-30 Nec Corp マルチサービスクラス定義型ａｔｍ交換機
JP3077677B2 (ja) * 1998-07-14 2000-08-14 日本電気株式会社 品質保証ノード装置
US6463470B1 (en) 1998-10-26 2002-10-08 Cisco Technology, Inc. Method and apparatus of storing policies for policy-based management of quality of service treatments of network data traffic flows
JP3246457B2 (ja) * 1998-11-13 2002-01-15 日本電気株式会社 優先予約スケジューリング方式およびその方法
US6618379B1 (en) * 1998-12-08 2003-09-09 Nec Corporation RRGS-round-robin greedy scheduling for input/output terabit switches
CA2299642C (en) * 1999-03-16 2002-10-15 Trw Inc. Gated power time division downlink for a processing satellite
CA2301435C (en) * 1999-04-16 2006-10-10 At&T Corp. Method for reducing congestion in packet-switched networks
US7346677B1 (en) 1999-07-02 2008-03-18 Cisco Technology, Inc. Method and apparatus for creating policies for policy-based management of quality of service treatments of network data traffic flows
US6466984B1 (en) * 1999-07-02 2002-10-15 Cisco Technology, Inc. Method and apparatus for policy-based management of quality of service treatments of network data traffic flows by integrating policies with application programs
US6788647B1 (en) 1999-11-19 2004-09-07 Cisco Technology, Inc. Automatically applying bi-directional quality of service treatment to network data flows
EP1243142A1 (en) 1999-12-30 2002-09-25 Conexant Systems, Inc. Crossbar integrated circuit with parallel channels for a communication device
US6959332B1 (en) 2000-07-12 2005-10-25 Cisco Technology, Inc. Basic command representation of quality of service policies
JP3730846B2 (ja) * 2000-08-10 2006-01-05 株式会社日立コミュニケーションテクノロジー Ａｔｍ通信装置およびａｔｍセル転送制御方法
US7099932B1 (en) 2000-08-16 2006-08-29 Cisco Technology, Inc. Method and apparatus for retrieving network quality of service policy information from a directory in a quality of service policy management system
US6822940B1 (en) 2000-09-29 2004-11-23 Cisco Technology, Inc. Method and apparatus for adapting enforcement of network quality of service policies based on feedback about network conditions
US7096260B1 (en) 2000-09-29 2006-08-22 Cisco Technology, Inc. Marking network data packets with differentiated services codepoints based on network load
US6988133B1 (en) 2000-10-31 2006-01-17 Cisco Technology, Inc. Method and apparatus for communicating network quality of service policy information to a plurality of policy enforcement points
US7050396B1 (en) 2000-11-30 2006-05-23 Cisco Technology, Inc. Method and apparatus for automatically establishing bi-directional differentiated services treatment of flows in a network
KR100467643B1 (ko) * 2000-12-28 2005-01-24 엘지전자 주식회사 무선 랜에서의 멀티미디어 데이터 전송 방법
JP3908483B2 (ja) * 2001-06-28 2007-04-25 富士通株式会社 通信装置
US7333432B1 (en) 2002-02-12 2008-02-19 Cisco Technology, Inc. Method and apparatus for configuring network elements to support real time applications
US7477600B1 (en) 2002-02-12 2009-01-13 Cisco Technology, Inc. Method and apparatus for configuring network elements to support real time applications based on meta-templates
US7853676B1 (en) 2004-06-10 2010-12-14 Cisco Technology, Inc. Protocol for efficient exchange of XML documents with a network device
US7640317B2 (en) * 2004-06-10 2009-12-29 Cisco Technology, Inc. Configuration commit database approach and session locking approach in a two-stage network device configuration process
US7660882B2 (en) * 2004-06-10 2010-02-09 Cisco Technology, Inc. Deploying network element management system provisioning services
CN101364948B (zh) * 2008-09-08 2011-01-19 中兴通讯股份有限公司 一种动态分配缓存的方法
US8385210B1 (en) * 2008-12-18 2013-02-26 Cisco Technology, Inc. System and method for detection and delay control in a network environment
CN102520879B (zh) * 2011-11-30 2015-07-08 广东威创视讯科技股份有限公司 基于优先级的文件信息存储方法、装置及系统
US11126483B1 (en) * 2020-04-17 2021-09-21 Oracle International Corporation Direct message retrieval in distributed messaging systems

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE515178C2 (sv) * 1992-03-20 2001-06-25 Ericsson Telefon Ab L M Förfaranden och anordningar för prioritering vid bufferthantering i paketnät
KR960003783B1 (ko) * 1993-11-06 1996-03-22 한국전기통신공사 광대역 종합정보통신망 가입자 액세스 장치의 비동기 전달방식(atm) 다중화 처리 장치 및 방법
JP2655481B2 (ja) * 1994-04-28 1997-09-17 日本電気株式会社 出力バッファ型ａｔｍスイッチにおける優先制御方法
US5533009A (en) * 1995-02-03 1996-07-02 Bell Communications Research, Inc. Bandwidth management and access control for an ATM network
JPH08288965A (ja) * 1995-04-18 1996-11-01 Hitachi Ltd スイッチングシステム
US5771234A (en) * 1995-12-06 1998-06-23 Industrial Technology Research Institute Method and system for ATM cell multiplexing under constant bit rate, variable bit rate and best-effort traffic
JP3622312B2 (ja) * 1996-01-29 2005-02-23 株式会社日立製作所 パケット交換機およびセル転送制御方法
US5828653A (en) * 1996-04-26 1998-10-27 Cascade Communications Corp. Quality of service priority subclasses
US5923656A (en) * 1996-10-22 1999-07-13 Board Of Trustees Of The University Of Illinois Scalable broad band input-queued ATM switch including weight driven cell scheduler

Also Published As

Publication number Publication date
CN1199971A (zh) 1998-11-25
JPH10294736A (ja) 1998-11-04
US6301253B1 (en) 2001-10-09

Similar Documents

Publication Publication Date Title
JP2865139B2 (ja) Ａｔｍセルバッファ回路及びａｔｍ交換機における優先順位任意割付方法
JP4209940B2 (ja) 広帯域交換網
JP2848400B2 (ja) 優先順位付き情報パケット用交換装置
JP2856104B2 (ja) Ａｔｍスイッチ
US5072440A (en) Self-routing switching system having dual self-routing switch module network structure
JP2753294B2 (ja) パケット輻輳制御方法およびパケット交換装置
US8614942B2 (en) Packet switching system and method
JPH10173661A (ja) パケット交換機、および輻輳通知方式
JPS62260452A (ja) パケツト交換方式
JPH08163145A (ja) Ａｔｍ交換機のトラフィックシェーピング方法とその装置
JPH08265331A (ja) フロー制御装置及びフロー制御方法
US5414696A (en) Cell exchanging apparatus
US6172963B1 (en) Flow control for switching
JPH11266272A (ja) 共用バッファ制御装置
JP2628701B2 (ja) 優先順位付き情報パケット用交換装置
US6058111A (en) System and method for providing a droppable switched circuit
JPH05160851A (ja) 非同期転送モード通信方式の電子交換システム
US5910953A (en) ATM interface apparatus for time-division multiplex highways
JP3197152B2 (ja) セル交換装置
JP3045144B2 (ja) Ａｔｍ交換機
US6697327B1 (en) ATM switching system
JP2802400B2 (ja) 回線切換方式
JP2899609B2 (ja) セル送出装置
KR100317986B1 (ko) 공유 메모리 방식 서비스질 버퍼링 전송 및 교환 시스템에서 서비스질 제어장치 및 그 방법
JP3663347B2 (ja) Ａｔｍ通信装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981118