JP2840935B2 - メモリの基板電圧供給制御回路 - Google Patents
メモリの基板電圧供給制御回路Info
- Publication number
- JP2840935B2 JP2840935B2 JP8001756A JP175696A JP2840935B2 JP 2840935 B2 JP2840935 B2 JP 2840935B2 JP 8001756 A JP8001756 A JP 8001756A JP 175696 A JP175696 A JP 175696A JP 2840935 B2 JP2840935 B2 JP 2840935B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- gate
- inverter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 150
- 230000015654 memory Effects 0.000 title claims description 50
- 239000003990 capacitor Substances 0.000 claims description 33
- 238000005086 pumping Methods 0.000 claims description 18
- 241000209094 Oryza Species 0.000 claims description 7
- 235000007164 Oryza sativa Nutrition 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 235000009566 rice Nutrition 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 244000309464 bull Species 0.000 claims description 2
- 239000010902 straw Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 description 5
- 101000979629 Homo sapiens Nucleoside diphosphate kinase A Proteins 0.000 description 4
- 102100023252 Nucleoside diphosphate kinase A Human genes 0.000 description 4
- 230000004044 response Effects 0.000 description 2
- 241000849798 Nita Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はメモリの基板電圧供
給制御回路に係り、さらに詳細にはメモリ内部に構成さ
れた基板電圧発生回路で発生されたレベルの異なる基板
電圧を、メモリ内部の各回路の状態によりメモリの各回
路に供給し得るように制御してメモリ内部で消耗される
電力を減らし得るメモリの基板電圧供給制御回路に関す
る。
給制御回路に係り、さらに詳細にはメモリ内部に構成さ
れた基板電圧発生回路で発生されたレベルの異なる基板
電圧を、メモリ内部の各回路の状態によりメモリの各回
路に供給し得るように制御してメモリ内部で消耗される
電力を減らし得るメモリの基板電圧供給制御回路に関す
る。
【０００２】図７に示されたように、従来の理想的な電
圧制御回路は、外部から供給される電圧をインバ−ティ
ングするインバ−タ−１と、前記インバ−タ１でインバ
−ティングされた電圧をインバ−ティングするインバ−
タ−２とより構成される。
圧制御回路は、外部から供給される電圧をインバ−ティ
ングするインバ−タ−１と、前記インバ−タ１でインバ
−ティングされた電圧をインバ−ティングするインバ−
タ−２とより構成される。
【０００３】前記インバ−タ−１はソ−ス端子に電源電
圧ＶDD端子が連結され、ゲ−ト端子に外部入力電圧ＩＶ
ラインの連結されるＰＭＯＳトランジスタＱ１と、ドレ
イン端子に前記ＰＭＯＳトランジスタＱ１のドレイン端
子に連結されて共通出力ラインＯＬ１と連結され、ゲ−
ト端子に前記ＰＭＯＳトランジスタＱ１のゲ−ト端子が
連結され、ソ−ス端子に接地端子が連結されるＮＭＯＳ
トランジスタＱ２と、ソ−ス端子に電源電圧ＶDDが連結
され、ゲ−ト端子に前記共通出力ラインＯＬ１が連結さ
れるＰＭＯＳトランジスタＱ３と、ドレイン端子に前記
ＰＭＯＳトランジスタＱ３のドレイン端子が連結されて
共通出力ラインＯＬ２と連結され、ゲ−ト端子に前記Ｐ
ＭＯＳトランジスタＱ３のゲ−ト端子が連結され、ソ−
ス端子に前記接地端子が連結されるＮＭＯＳトランジス
タＱ４とより構成される。
圧ＶDD端子が連結され、ゲ−ト端子に外部入力電圧ＩＶ
ラインの連結されるＰＭＯＳトランジスタＱ１と、ドレ
イン端子に前記ＰＭＯＳトランジスタＱ１のドレイン端
子に連結されて共通出力ラインＯＬ１と連結され、ゲ−
ト端子に前記ＰＭＯＳトランジスタＱ１のゲ−ト端子が
連結され、ソ−ス端子に接地端子が連結されるＮＭＯＳ
トランジスタＱ２と、ソ−ス端子に電源電圧ＶDDが連結
され、ゲ−ト端子に前記共通出力ラインＯＬ１が連結さ
れるＰＭＯＳトランジスタＱ３と、ドレイン端子に前記
ＰＭＯＳトランジスタＱ３のドレイン端子が連結されて
共通出力ラインＯＬ２と連結され、ゲ−ト端子に前記Ｐ
ＭＯＳトランジスタＱ３のゲ−ト端子が連結され、ソ−
ス端子に前記接地端子が連結されるＮＭＯＳトランジス
タＱ４とより構成される。
【０００４】前記ＰＭＯＳトランジスタＱ１及びＮＭＯ
ＳトランジスタＱ４はそれぞれロ−レベルのスレショル
ドを有するように形成され、前記ＮＭＯＳトランジスタ
Ｑ２及びＰＭＯＳトランジスタＱ３はそれぞれハイレベ
ルのスレショルドを有するように形成される。
ＳトランジスタＱ４はそれぞれロ−レベルのスレショル
ドを有するように形成され、前記ＮＭＯＳトランジスタ
Ｑ２及びＰＭＯＳトランジスタＱ３はそれぞれハイレベ
ルのスレショルドを有するように形成される。
【０００５】そして、図８に示されたように、さらに他
の従来の理想的な電圧供給制御回路は外部から供給され
る電圧ＩＶを順次にインバ−ティングして電圧ＯＶを出
力するインバ−タ−１０乃至４０と、外部制御信号ＣＳ
１によりスイッチングされて前記インバ−タ−２０，４
０に電源電圧ＶDDをそれぞれ供給するＰＭＯＳトランジ
スタ５０と、外部制御信号ＣＳ２によりスイッチングさ
れて前記インバ−タ−１０，３０の出力レベルを調整す
るＮＭＯＳトランジスタ６０とより構成される。
の従来の理想的な電圧供給制御回路は外部から供給され
る電圧ＩＶを順次にインバ−ティングして電圧ＯＶを出
力するインバ−タ−１０乃至４０と、外部制御信号ＣＳ
１によりスイッチングされて前記インバ−タ−２０，４
０に電源電圧ＶDDをそれぞれ供給するＰＭＯＳトランジ
スタ５０と、外部制御信号ＣＳ２によりスイッチングさ
れて前記インバ−タ−１０，３０の出力レベルを調整す
るＮＭＯＳトランジスタ６０とより構成される。
【０００６】前記インバ−タ１０はソ−ス端子に電源電
圧ＶDD端子が連結され、ゲ−ト端子に外部入力電圧ＩＶ
ラインの連結されるＰＭＯＳトランジスタＭＰ１と、ド
レイン端子に前記ＰＭＯＳトランジスタＭＰ１のドレイ
ン端子が連結されて共通出力ラインＯＬ１と連結され、
ゲ−ト端子に前記ＰＭＯＳトランジスタＭＰ１のゲ−ト
端子が連結され、ソ−ス端子に前記ＮＭＯＳトランジス
タ６０のドレイン端子が連結されるＮＭＯＳトランジス
タＭＮ１とより構成される。
圧ＶDD端子が連結され、ゲ−ト端子に外部入力電圧ＩＶ
ラインの連結されるＰＭＯＳトランジスタＭＰ１と、ド
レイン端子に前記ＰＭＯＳトランジスタＭＰ１のドレイ
ン端子が連結されて共通出力ラインＯＬ１と連結され、
ゲ−ト端子に前記ＰＭＯＳトランジスタＭＰ１のゲ−ト
端子が連結され、ソ−ス端子に前記ＮＭＯＳトランジス
タ６０のドレイン端子が連結されるＮＭＯＳトランジス
タＭＮ１とより構成される。
【０００７】前記インバ−タ−２０はソ−ス端子に前記
ＰＭＯＳトランジスタ５０のドレイン端子が連結され、
ゲ−ト端子に前記インバ−タ−１０の共通出力ラインＯ
Ｌ１が連結されるＰＭＯＳトランジスタＭＰ２のドレイ
ン端子が連結されて共通出力ラインＯＬ２と連結され、
ゲ−ト端子に前記ＰＭＯＳトランジスタＭＰ２のゲ−ト
端子が連結され、ソ−ス端子に接地端子が連結されるＮ
ＭＯＳトランジスタＭＮ２とより構成される。
ＰＭＯＳトランジスタ５０のドレイン端子が連結され、
ゲ−ト端子に前記インバ−タ−１０の共通出力ラインＯ
Ｌ１が連結されるＰＭＯＳトランジスタＭＰ２のドレイ
ン端子が連結されて共通出力ラインＯＬ２と連結され、
ゲ−ト端子に前記ＰＭＯＳトランジスタＭＰ２のゲ−ト
端子が連結され、ソ−ス端子に接地端子が連結されるＮ
ＭＯＳトランジスタＭＮ２とより構成される。
【０００８】前記インバ−タ−３０はソ−ス端子に電源
電圧ＶDDが連結され、ゲ−ト端子に前記インバ−タ−２
０の共通出力ラインＯＬ２の連結されるＰＭＯＳトラン
ジスタＭＰ３と、ドレイン端子に前記ＰＭＯＳトランジ
スタＭＰ３のドレイン端子の連結されて共通出力ライン
ＯＬ３Ｓ連結され、ゲ−ト端子に前記ＰＭＯＳトランジ
スタＭＰ３のゲ−ト端子が連結され、ソ−ス端子に前記
ＮＭＯＳトランジスタＭＮ１のドレイン端子が連結され
るＮＭＯＳトランジスタＭＮ３とより構成される。
電圧ＶDDが連結され、ゲ−ト端子に前記インバ−タ−２
０の共通出力ラインＯＬ２の連結されるＰＭＯＳトラン
ジスタＭＰ３と、ドレイン端子に前記ＰＭＯＳトランジ
スタＭＰ３のドレイン端子の連結されて共通出力ライン
ＯＬ３Ｓ連結され、ゲ−ト端子に前記ＰＭＯＳトランジ
スタＭＰ３のゲ−ト端子が連結され、ソ−ス端子に前記
ＮＭＯＳトランジスタＭＮ１のドレイン端子が連結され
るＮＭＯＳトランジスタＭＮ３とより構成される。
【０００９】前記インバ−タ−４０はソ−ス端子に前記
ＰＭＯＳトランジスタＭＰ２のソ−ス端子が連結され、
ゲ−ト端子に前記インバ−タ−３０の共通出力ラインＯ
Ｌ３が連結されるＰＭＯＳトランジスタＭＰ４と、ドレ
イン端子に前記ＰＭＯＳトランジスタＭＰ４のドレイン
端子が連結されて共通出力ラインＯＬ４が連結され、ソ
−ス端子に接地端子が連結されるＮＭＯＳトランジスタ
ＭＮ４とより構成される。
ＰＭＯＳトランジスタＭＰ２のソ−ス端子が連結され、
ゲ−ト端子に前記インバ−タ−３０の共通出力ラインＯ
Ｌ３が連結されるＰＭＯＳトランジスタＭＰ４と、ドレ
イン端子に前記ＰＭＯＳトランジスタＭＰ４のドレイン
端子が連結されて共通出力ラインＯＬ４が連結され、ソ
−ス端子に接地端子が連結されるＮＭＯＳトランジスタ
ＭＮ４とより構成される。
【００１０】前記ＰＭＯＳトランジスタＭＰ１乃至ＭＰ
４及びＮＭＯＳトランジスタＭＮ１乃至ＭＮ４はそれぞ
れロ−レベルのスレショルドを有するように形成され
る。
４及びＮＭＯＳトランジスタＭＮ１乃至ＭＮ４はそれぞ
れロ−レベルのスレショルドを有するように形成され
る。
【００１１】図９は従来のメモリの各部分に供給される
基板電圧のレベル制御を説明するためのＣＭＯＳ断面図
である。
基板電圧のレベル制御を説明するためのＣＭＯＳ断面図
である。
【００１２】ここで、未説明符号ＶBBは基板電圧、ｆｏ
はフィ−ルドオキシド、ＮＧ，ＮＳ，ＮＤはそれぞれＮ
ＭＯＳのゲ−ト端子、ソ−ス端子、ドレイン端子であ
る。そして、ＰＧ、ＰＳ、ＰＤはそれぞれＰＭＯＳのゲ
−ト端子、ソ−ス端子、ドレイン端子である。
はフィ−ルドオキシド、ＮＧ，ＮＳ，ＮＤはそれぞれＮ
ＭＯＳのゲ−ト端子、ソ−ス端子、ドレイン端子であ
る。そして、ＰＧ、ＰＳ、ＰＤはそれぞれＰＭＯＳのゲ
−ト端子、ソ−ス端子、ドレイン端子である。
【００１３】このように構成された従来の理想的な電圧
供給制御回路の動作を説明すれば次の通りである。
供給制御回路の動作を説明すれば次の通りである。
【００１４】先ず、図７に示された従来の理想的な電圧
供給制御回路の動作を説明すれば、スタンドバイ時外部
から印加されたロ−電圧ＩＶが供給されるとインバ−タ
−１におけるＰＭＯＳトランジスタＱ１及びＮＭＯＳト
ランジスタＱ２はそれぞれのゲ−ト端子にその供給され
たロ−電圧ＩＶを印加されてそれぞれはタ−ンオン、タ
−ンオフされて共通出力ラインＯＬ１を経てハイ電圧が
出力される。
供給制御回路の動作を説明すれば、スタンドバイ時外部
から印加されたロ−電圧ＩＶが供給されるとインバ−タ
−１におけるＰＭＯＳトランジスタＱ１及びＮＭＯＳト
ランジスタＱ２はそれぞれのゲ−ト端子にその供給され
たロ−電圧ＩＶを印加されてそれぞれはタ−ンオン、タ
−ンオフされて共通出力ラインＯＬ１を経てハイ電圧が
出力される。
【００１５】これにより、インバ−タ−２におけるＰＭ
ＯＳトランジスタＱ３及びＮＭＯＳトランジスタＱ４は
それぞれのゲ−ト端子に前記インバ−タ−１の共通出力
ラインＯＬ１を経て出力されたハイ電圧が共通印加され
てそれぞれタ−ンオフ、タ−ンオンされて前記インバ−
タ−２の共通出力ラインＯＬ２を経てロ−電圧が出力さ
れる。
ＯＳトランジスタＱ３及びＮＭＯＳトランジスタＱ４は
それぞれのゲ−ト端子に前記インバ−タ−１の共通出力
ラインＯＬ１を経て出力されたハイ電圧が共通印加され
てそれぞれタ−ンオフ、タ−ンオンされて前記インバ−
タ−２の共通出力ラインＯＬ２を経てロ−電圧が出力さ
れる。
【００１６】一方、アクチブ時にはインバ−タ−１，２
は前記した動作と反対に動作されて前記共通出力ライン
ＯＬ２を経てハイレベルの電圧０Ｖが出力される。
は前記した動作と反対に動作されて前記共通出力ライン
ＯＬ２を経てハイレベルの電圧０Ｖが出力される。
【００１７】このようにスタンドバイ状態で前記ハイレ
ベルのスレショルドを有するＮＭＯＳトランジスタＱ２
及びＰＭＯＳトランジスタＱ３はサブスレショルドの漏
れ電流を防ぐためにそれぞれタ−ンオフされ、前記ロ−
レベルのスレショルドを有するＰＭＯＳトランジスタＱ
１及びＮＭＯＳトランジスタＱ４はゲ−ト遅れを減らす
ためにそれぞれタ−ンオンされる。
ベルのスレショルドを有するＮＭＯＳトランジスタＱ２
及びＰＭＯＳトランジスタＱ３はサブスレショルドの漏
れ電流を防ぐためにそれぞれタ−ンオフされ、前記ロ−
レベルのスレショルドを有するＰＭＯＳトランジスタＱ
１及びＮＭＯＳトランジスタＱ４はゲ−ト遅れを減らす
ためにそれぞれタ−ンオンされる。
【００１８】一方、図８に示されたさらに他の理想的な
電圧供給制御回路の動作を説明すれば、スタンドバイ状
態で外部からロ−レベルの電圧ＩＶが供給され、回路外
部からハイレベルの制御信号ＣＳ１及びロ−レベルの制
御信号ＣＳ２が入力されるとＰＭＯＳトランジスタ５
０，６０はそれぞれのゲ−ト端子にその入力された制御
信号ＣＳ１，ＣＳ２が印加されてそれぞれタ−ンオフさ
れる。
電圧供給制御回路の動作を説明すれば、スタンドバイ状
態で外部からロ−レベルの電圧ＩＶが供給され、回路外
部からハイレベルの制御信号ＣＳ１及びロ−レベルの制
御信号ＣＳ２が入力されるとＰＭＯＳトランジスタ５
０，６０はそれぞれのゲ−ト端子にその入力された制御
信号ＣＳ１，ＣＳ２が印加されてそれぞれタ−ンオフさ
れる。
【００１９】そして，インバ−タ−１０におけるＰＭＯ
ＳトランジスタＭＰ１及びＮＭＯＳトランジスタＭＮ１
はそれぞれのゲ−ト端子に前記外部から供給されたロ−
電圧ＩＶが共通印加されてそれぞれタ−ンオン、タ−ン
オフされて共通出力ラインＯＬ１を経てハイ電圧を出力
する。
ＳトランジスタＭＰ１及びＮＭＯＳトランジスタＭＮ１
はそれぞれのゲ−ト端子に前記外部から供給されたロ−
電圧ＩＶが共通印加されてそれぞれタ−ンオン、タ−ン
オフされて共通出力ラインＯＬ１を経てハイ電圧を出力
する。
【００２０】従って、インバ−タ−２０におけるＰＭＯ
ＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ２
はぞれぞれのゲ−ト端子に前記インバ−タ−１０の共通
出力ラインＯＬ１を経て出力されたハイ電圧が共通印加
されてそれぞれタ−ンオフ、タ−ンオンされて共通出力
ラインＯＬ２を経てロ−電圧を出力する。
ＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ２
はぞれぞれのゲ−ト端子に前記インバ−タ−１０の共通
出力ラインＯＬ１を経て出力されたハイ電圧が共通印加
されてそれぞれタ−ンオフ、タ−ンオンされて共通出力
ラインＯＬ２を経てロ−電圧を出力する。
【００２１】これにより、インバ−タ−３０におけるＰ
ＭＯＳトランジスタＭＰ３及びＮＭＯＳトランジスタＭ
Ｎ３はぞれぞれのゲ−ト端子にインバ−タ−２０の共通
出力ラインＯＬ２を経て出力されたロ−電圧が印加され
てそれぞれタ−ンオン、タ−ンオフされて共通出力ライ
ンＯＬ３を経てハイ電圧が出力される。
ＭＯＳトランジスタＭＰ３及びＮＭＯＳトランジスタＭ
Ｎ３はぞれぞれのゲ−ト端子にインバ−タ−２０の共通
出力ラインＯＬ２を経て出力されたロ−電圧が印加され
てそれぞれタ−ンオン、タ−ンオフされて共通出力ライ
ンＯＬ３を経てハイ電圧が出力される。
【００２２】従って、インバ−タ−４０におけるＰＭＯ
ＳトランジスタＭＰ４及びＮＭＯＳトランジスタＭＮ４
はぞれぞれのゲ−ト端子に前記共通出力ラインＯＬ３を
経て出力されたハイ電圧が印加されてそれぞれタ−ンオ
フ、タ−ンオンされて共通出力ラインＯＬ４を経てロ−
電圧ＯＶが出力される。
ＳトランジスタＭＰ４及びＮＭＯＳトランジスタＭＮ４
はぞれぞれのゲ−ト端子に前記共通出力ラインＯＬ３を
経て出力されたハイ電圧が印加されてそれぞれタ−ンオ
フ、タ−ンオンされて共通出力ラインＯＬ４を経てロ−
電圧ＯＶが出力される。
【００２３】このように、理想的な電圧供給制御回路の
ようにスタンドバイ状態でハイレベルのスレショルドを
有するトランジスタがタ−ンオフされるように基板電圧
供給回路を構成し難いので、従来では、図９に示された
ように外部基板電圧発生回路（図示せず）から供給され
る基板電圧ＶBBのレベル制御を工程により制御した。
ようにスタンドバイ状態でハイレベルのスレショルドを
有するトランジスタがタ−ンオフされるように基板電圧
供給回路を構成し難いので、従来では、図９に示された
ように外部基板電圧発生回路（図示せず）から供給され
る基板電圧ＶBBのレベル制御を工程により制御した。
【００２４】しかしながら、従来には外部基板電圧発生
回路で供給される基板電圧のレベル制御を工程により制
御しなければならないことで該基板電圧の供給制御が非
常に難しく、その基板電圧の供給制御が非常に困難なの
で、メモリ各回路を構成するＭＯＳトランジスタのスレ
ショルドの制御も非常に難しく、スタンドバイ状態でメ
モリ各部分にロ−レベルの基板電圧が印加される場合に
おいてメモリ各部分で電力が消耗される問題があった。
回路で供給される基板電圧のレベル制御を工程により制
御しなければならないことで該基板電圧の供給制御が非
常に難しく、その基板電圧の供給制御が非常に困難なの
で、メモリ各回路を構成するＭＯＳトランジスタのスレ
ショルドの制御も非常に難しく、スタンドバイ状態でメ
モリ各部分にロ−レベルの基板電圧が印加される場合に
おいてメモリ各部分で電力が消耗される問題があった。
【００２５】さらに、アクチブ状態でデコ−ディング時
選択されなかった経路及び選択された経路に同じレベル
の基板電圧が供給される場合があってメモリ内部で電力
が消耗される問題があった。
選択されなかった経路及び選択された経路に同じレベル
の基板電圧が供給される場合があってメモリ内部で電力
が消耗される問題があった。
【００２６】
【発明が解決しようとする課題】従って、本発明の目的
は、メモリ内部に構成された基板電圧発生回路から発生
されたレベルの異なる基板電圧を、メモリ内部の各回路
の状態によりメモリの各回路に供給されるように制御
し、メモリ内部で消耗される電力を減らし得るメモリの
基板電圧供給制御回路を提供するにある。
は、メモリ内部に構成された基板電圧発生回路から発生
されたレベルの異なる基板電圧を、メモリ内部の各回路
の状態によりメモリの各回路に供給されるように制御
し、メモリ内部で消耗される電力を減らし得るメモリの
基板電圧供給制御回路を提供するにある。
【００２７】
【課題を解決するための手段】かかる本発明の目的を達
成するために、外部から印加されるロ−アドレスストロ
−ブ信号、電源供給信号及びイネ−ブル信号によりハイ
レベルの基板電圧及びロ−レベルの基板電圧をそれぞれ
発生し、その発生されたハイレベルの基板電圧をメモリ
セルに供給する第１、第２基板電圧発生手段と、外部か
ら印加されるロ−アドレスストロ−ブ信号及び第１乃至
第４アドレス信号により前記第１、第２基板電圧発生手
段からそれぞれ発生されたハイレベルの基板電圧及びロ
−レベルの基板電圧をメモリ内部回路にそれぞれ供給さ
れるように第１乃至第５制御信号をそれぞれ出力する基
板電圧供給制御手段と、前記基板電圧供給制御手段から
それぞれ出力された第１乃至第５信号制御信号により前
記第１、第２基板電圧発生手段からそれぞれ発生された
ハイレベルの基板電圧及びロ−レベルの基板電圧を選択
してワ−ドラインドライバ、Ｘデコ−ダ、Ｙデコ−ダ及
びメモリ周辺回路にそれぞれ供給する基板電圧選択手段
とを含めて構成される。
成するために、外部から印加されるロ−アドレスストロ
−ブ信号、電源供給信号及びイネ−ブル信号によりハイ
レベルの基板電圧及びロ−レベルの基板電圧をそれぞれ
発生し、その発生されたハイレベルの基板電圧をメモリ
セルに供給する第１、第２基板電圧発生手段と、外部か
ら印加されるロ−アドレスストロ−ブ信号及び第１乃至
第４アドレス信号により前記第１、第２基板電圧発生手
段からそれぞれ発生されたハイレベルの基板電圧及びロ
−レベルの基板電圧をメモリ内部回路にそれぞれ供給さ
れるように第１乃至第５制御信号をそれぞれ出力する基
板電圧供給制御手段と、前記基板電圧供給制御手段から
それぞれ出力された第１乃至第５信号制御信号により前
記第１、第２基板電圧発生手段からそれぞれ発生された
ハイレベルの基板電圧及びロ−レベルの基板電圧を選択
してワ−ドラインドライバ、Ｘデコ−ダ、Ｙデコ−ダ及
びメモリ周辺回路にそれぞれ供給する基板電圧選択手段
とを含めて構成される。
【００２８】 ［発明の詳細な説明］以下、添付した図面に基づき本発
明を詳細に説明する。
明を詳細に説明する。
【００２９】図１に示されたように、本発明によるメモ
リの基板電圧供給制御回路は、外部から印加されるロ−
アドレスストロ−ブ信号ＲＡＳＢ、電源供給信号ＰＷＵ
Ｐ及びイネ−ブル信号ＥＮによりハイレベルの基板電圧
の絶対値（以下、ハイ基板電圧と略する）ＶBBH 及びロ
−レベルの基板電圧の絶対値（以下、ロ−基板電圧と略
する）ＶBBL をそれぞれ発生し、該発生されたハイ基板
電圧ＶBBH をメモリセルＭＣに供給する基板電圧発生部
１００と、外部から印加される信号ＲＡＳＢ及びアドレ
ス信号（Ａi ，Ａj ）、（Ａi Ｂ，Ａj ）、（Ａi ，Ａ
j Ｂ ）、（Ａi Ｂ ，Ａj Ｂ）により前記基板電圧発
生部１００からそれぞれ発生された基板電圧ＶBBH 、Ｖ
BBL をメモリ内部回路にそれぞれ供給されるように制御
信号ＣＳ１乃至ＣＳ５を出力する基板電圧供給制御部２
００と、前記基板電圧供給制御部２００から出力された
制御信号ＣＳ１乃至ＣＳ５より前記基板電圧発生部１０
０からそれぞれ発生された基板電圧発生ＶBBH 、ＶBBL
を選択してワ−ドラインドライバＷＬ、Ｘデコ−ダＸ、
Ｙデコ−ダＹ及びメモリ周辺回路Periにそれぞれ出力す
る基板電圧選択部３００とより構成される。
リの基板電圧供給制御回路は、外部から印加されるロ−
アドレスストロ−ブ信号ＲＡＳＢ、電源供給信号ＰＷＵ
Ｐ及びイネ−ブル信号ＥＮによりハイレベルの基板電圧
の絶対値（以下、ハイ基板電圧と略する）ＶBBH 及びロ
−レベルの基板電圧の絶対値（以下、ロ−基板電圧と略
する）ＶBBL をそれぞれ発生し、該発生されたハイ基板
電圧ＶBBH をメモリセルＭＣに供給する基板電圧発生部
１００と、外部から印加される信号ＲＡＳＢ及びアドレ
ス信号（Ａi ，Ａj ）、（Ａi Ｂ，Ａj ）、（Ａi ，Ａ
j Ｂ ）、（Ａi Ｂ ，Ａj Ｂ）により前記基板電圧発
生部１００からそれぞれ発生された基板電圧ＶBBH 、Ｖ
BBL をメモリ内部回路にそれぞれ供給されるように制御
信号ＣＳ１乃至ＣＳ５を出力する基板電圧供給制御部２
００と、前記基板電圧供給制御部２００から出力された
制御信号ＣＳ１乃至ＣＳ５より前記基板電圧発生部１０
０からそれぞれ発生された基板電圧発生ＶBBH 、ＶBBL
を選択してワ−ドラインドライバＷＬ、Ｘデコ−ダＸ、
Ｙデコ−ダＹ及びメモリ周辺回路Periにそれぞれ出力す
る基板電圧選択部３００とより構成される。
【００３０】前記基板電圧発生部１００は外部から印加
される信号ＰＷＵＰ、ＥＮ、ＲＡＳＢによりハイ基板電
圧ＶBBH を発生する基板電圧発生部１０１と外部から印
加される信号ＰＷＵＰ、ＥＮ、ＲＡＳＢによりロ−基板
電圧ＶBBL を発生する基板電圧発生部１０２とより構成
される。
される信号ＰＷＵＰ、ＥＮ、ＲＡＳＢによりハイ基板電
圧ＶBBH を発生する基板電圧発生部１０１と外部から印
加される信号ＰＷＵＰ、ＥＮ、ＲＡＳＢによりロ−基板
電圧ＶBBL を発生する基板電圧発生部１０２とより構成
される。
【００３１】前記基板電圧供給制御部２００は外部から
入力される信号ＲＡＳＢを順にインバ−ティングして制
御信号ＣＳ１を出力するインバ−タ−２０１，２０２
と、前記インバ−タ−２０２から出力された制御信号Ｃ
Ｓ１により外部から入力されるアドレス信号（Ａi ，Ａ
j ）、（Ａi Ｂ，Ａj ）、（Ａi ，Ａj Ｂ ）、（Ａi
Ｂ ，Ａj Ｂ）をデコ−ディングして制御信号ＣＳ１乃
至ＣＳ４を出力するデコ−ダ２０３とより構成される。
入力される信号ＲＡＳＢを順にインバ−ティングして制
御信号ＣＳ１を出力するインバ−タ−２０１，２０２
と、前記インバ−タ−２０２から出力された制御信号Ｃ
Ｓ１により外部から入力されるアドレス信号（Ａi ，Ａ
j ）、（Ａi Ｂ，Ａj ）、（Ａi ，Ａj Ｂ ）、（Ａi
Ｂ ，Ａj Ｂ）をデコ−ディングして制御信号ＣＳ１乃
至ＣＳ４を出力するデコ−ダ２０３とより構成される。
【００３２】前記基板電圧選択部３００は基板電圧供給
制御部２００から出力された制御信号ＣＳ１により前記
基板電圧発生部１００からそれぞれ出力された基板電圧
ＶBBH 、ＶBBL 中のいずれか一つを選択してメモリ内部
の周辺回路Pery. に供給するマルチプレクサ３０１と、
前記基板電圧供給制御部２００からそれぞれ出力された
制御信号ＣＳ２乃至ＣＳ５により前記基板電圧発生部１
００から発生された基板電圧ＶBBH 、ＶBBL 中のいずれ
か一つを選択してワ−ドラインドライブＷＬ、Ｘデコ−
ダＸ及びＹデコ−ダＹにそれぞれ供給するマルチプレク
サ３０２乃至３０５とより構成される。
制御部２００から出力された制御信号ＣＳ１により前記
基板電圧発生部１００からそれぞれ出力された基板電圧
ＶBBH 、ＶBBL 中のいずれか一つを選択してメモリ内部
の周辺回路Pery. に供給するマルチプレクサ３０１と、
前記基板電圧供給制御部２００からそれぞれ出力された
制御信号ＣＳ２乃至ＣＳ５により前記基板電圧発生部１
００から発生された基板電圧ＶBBH 、ＶBBL 中のいずれ
か一つを選択してワ−ドラインドライブＷＬ、Ｘデコ−
ダＸ及びＹデコ−ダＹにそれぞれ供給するマルチプレク
サ３０２乃至３０５とより構成される。
【００３３】前記デコ−ダ２０３はインバ−タ−２０２
で反転された信号をインバ−ティングするインバ−タ−
１３と、前記インバ−タ−１３で反転された信号及び外
部から入力されるアドレス信号Ａi ，Ａj をナンドリン
グするナンドゲ−ト１４と、前記ナンドゲ−ト１４から
出力された信号を順にインバ−ティングして制御信号Ｃ
Ｓ２を出力するインバ−タ−１５，１６と、前記インバ
−タ−１３で反転された信号と外部から入力されるアド
レス信号Ａi Ｂ，Ａj をナンドリングするナンドゲ−ト
１７と、前記ナンドゲ−ト１７から出力された信号を順
にインバ−ティングして制御信号ＣＳ３を出力するイン
バ−タ−１８，１９と、前記インバ−タ−１３から出力
された信号と、外部から入力されるアドレス信号Ａi ，
Ａj Ｂをナンドリングするナンドゲ−ト２０と、前記ナ
ンドゲ−ト２０から出力された信号を順にインバ−ティ
ングして制御信号ＣＳ４を出力するインバ−タ−２１，
２２と、インバ−タ−１３から出力された信号と外部か
ら入力されるアドレス信号Ａi Ｂ ，Ａj Ｂをナンドリ
ングするナンドゲ−ト２３と、前記ナンドゲ−ト２３か
ら出力された信号を順にインバ−ティングして制御信号
ＣＳ５を出力するインバ−タ−２４，２５とより構成さ
れる。
で反転された信号をインバ−ティングするインバ−タ−
１３と、前記インバ−タ−１３で反転された信号及び外
部から入力されるアドレス信号Ａi ，Ａj をナンドリン
グするナンドゲ−ト１４と、前記ナンドゲ−ト１４から
出力された信号を順にインバ−ティングして制御信号Ｃ
Ｓ２を出力するインバ−タ−１５，１６と、前記インバ
−タ−１３で反転された信号と外部から入力されるアド
レス信号Ａi Ｂ，Ａj をナンドリングするナンドゲ−ト
１７と、前記ナンドゲ−ト１７から出力された信号を順
にインバ−ティングして制御信号ＣＳ３を出力するイン
バ−タ−１８，１９と、前記インバ−タ−１３から出力
された信号と、外部から入力されるアドレス信号Ａi ，
Ａj Ｂをナンドリングするナンドゲ−ト２０と、前記ナ
ンドゲ−ト２０から出力された信号を順にインバ−ティ
ングして制御信号ＣＳ４を出力するインバ−タ−２１，
２２と、インバ−タ−１３から出力された信号と外部か
ら入力されるアドレス信号Ａi Ｂ ，Ａj Ｂをナンドリ
ングするナンドゲ−ト２３と、前記ナンドゲ−ト２３か
ら出力された信号を順にインバ−ティングして制御信号
ＣＳ５を出力するインバ−タ−２４，２５とより構成さ
れる。
【００３４】前記マルチプレクサ３０１乃至３０５はそ
れぞれインバ−タ−ＩＮ１を経て位相の反転された前記
電圧供給制御部２００から出力された制御信号及び前記
電圧供給制御部２００から出力された制御信号ＣＳ１乃
至ＣＳ５により前記基板電源発生部１００で発生された
基板電圧ＶBBH 、ＶBBL をそれぞれ伝送する伝送ゲ−ト
ＴＧ１、ＴＧ２より構成される。
れぞれインバ−タ−ＩＮ１を経て位相の反転された前記
電圧供給制御部２００から出力された制御信号及び前記
電圧供給制御部２００から出力された制御信号ＣＳ１乃
至ＣＳ５により前記基板電源発生部１００で発生された
基板電圧ＶBBH 、ＶBBL をそれぞれ伝送する伝送ゲ−ト
ＴＧ１、ＴＧ２より構成される。
【００３５】そして、図２に示したように、前記図１の
基板電圧発生器１０１の詳細回路図はバイアス電圧ＶP
、ＶN をそれぞれ発生するバイアス電圧発生器１１
と、前記バイアス電圧発生器１１から発生されたバイア
ス電圧ＶP をクランピングして一定のハイ電圧ＶBLH を
発生するクランピング電圧発生部２１と、前記バイアス
電圧発生器１１でそれぞれ発生されたバイアス電圧ＶP
、ＶN によりスタンドバイ及びアクチブ時発振する発
振信号ＯＳＣ１を出力する発振器３１と、前記発振器３
１から発振された信号ＯＳＣ１及び外部から印加される
イネ−ブル信号ＥＮを論理演算し、該論理演算された信
号を前記クランピング電圧発生器２１から発生されたハ
イ電圧によりポンピングしてハイ電圧ＶBLH にポンピン
グして一定のハイ基板電圧ＶBBH を出力する電圧ポンピ
ング回路４１と、外部から供給される信号ＲＡＳＢ，Ｐ
ＷＵＰを論理演算する論理演算器５１と、アクチブ時前
記論理演算器５１から論理演算された信号により発振す
る発振器６１と、前記クランピング電圧発生器２１から
発生された電圧ＶBLH により前記発振器６１から発振さ
れた電圧をポンピングしてハイ基板電圧ＶBBH を出力す
る電圧ポンピング回路７１とより構成される。
基板電圧発生器１０１の詳細回路図はバイアス電圧ＶP
、ＶN をそれぞれ発生するバイアス電圧発生器１１
と、前記バイアス電圧発生器１１から発生されたバイア
ス電圧ＶP をクランピングして一定のハイ電圧ＶBLH を
発生するクランピング電圧発生部２１と、前記バイアス
電圧発生器１１でそれぞれ発生されたバイアス電圧ＶP
、ＶN によりスタンドバイ及びアクチブ時発振する発
振信号ＯＳＣ１を出力する発振器３１と、前記発振器３
１から発振された信号ＯＳＣ１及び外部から印加される
イネ−ブル信号ＥＮを論理演算し、該論理演算された信
号を前記クランピング電圧発生器２１から発生されたハ
イ電圧によりポンピングしてハイ電圧ＶBLH にポンピン
グして一定のハイ基板電圧ＶBBH を出力する電圧ポンピ
ング回路４１と、外部から供給される信号ＲＡＳＢ，Ｐ
ＷＵＰを論理演算する論理演算器５１と、アクチブ時前
記論理演算器５１から論理演算された信号により発振す
る発振器６１と、前記クランピング電圧発生器２１から
発生された電圧ＶBLH により前記発振器６１から発振さ
れた電圧をポンピングしてハイ基板電圧ＶBBH を出力す
る電圧ポンピング回路７１とより構成される。
【００３６】前記バイアス電圧発生器１１はソ−ス端子
に電源電圧ＶDD端子が連結され、ゲ−ト端子に接地端子
が連結されるＰＭＯＳトランジスタＰＭ１と、ドレイン
端子に前記ＰＭＯＳトランジスタＰＭ１のドレイン端子
が連結されて出力電圧ＶN ラインと連結され、ゲ−ト端
子に前記出力電圧ＶN ラインが連結され、ソ−ス端子に
接地端子が連結されるＮＭＯＳトランジスタＮＭ１と、
ソ−ス端子に電源電圧端子ＶDDが連結され、ゲ−ト端子
が自分のドレイン端子に連結されて出力電圧ＶP ライン
と連結されるＰＭＯＳトランジスタＰＭ２と、ドレイン
端子に前記ＰＭＯＳトランジスタＰＭ２のドレイン端子
が連結され、ゲ−ト端子に前記ＮＭＯＳトランジスタＮ
Ｍ１のゲ−ト端子が連結され、ソ−ス端子に接地端子が
連結されるＮＭＯＳトランジスタＮＭ２とより構成され
る。
に電源電圧ＶDD端子が連結され、ゲ−ト端子に接地端子
が連結されるＰＭＯＳトランジスタＰＭ１と、ドレイン
端子に前記ＰＭＯＳトランジスタＰＭ１のドレイン端子
が連結されて出力電圧ＶN ラインと連結され、ゲ−ト端
子に前記出力電圧ＶN ラインが連結され、ソ−ス端子に
接地端子が連結されるＮＭＯＳトランジスタＮＭ１と、
ソ−ス端子に電源電圧端子ＶDDが連結され、ゲ−ト端子
が自分のドレイン端子に連結されて出力電圧ＶP ライン
と連結されるＰＭＯＳトランジスタＰＭ２と、ドレイン
端子に前記ＰＭＯＳトランジスタＰＭ２のドレイン端子
が連結され、ゲ−ト端子に前記ＮＭＯＳトランジスタＮ
Ｍ１のゲ−ト端子が連結され、ソ−ス端子に接地端子が
連結されるＮＭＯＳトランジスタＮＭ２とより構成され
る。
【００３７】前記クランピング電圧発生器２１はソ−ス
端子に電源電圧ＶDDが連結され、ゲ−ト端子に前記出力
電圧ＶP ラインが連結されるＰＭＯＳトランジスタＰＭ
３と、ソ−ス端子に前記ＰＭＯＳトランジスタＰＭ３の
ドレイン端子が連結されて出力電圧Ｖ１ラインと連結さ
れ、ゲ−ト端子に自分のドレイン端子が連結されるＰＭ
ＯＳトランジスタＰＭ４と、ドレイン端子に前記ＰＭＯ
ＳトランジスタＰＭ４のドレイン端子が連結されて出力
電圧Ｖ２ラインと連結され、ゲ−ト端子に自分のドレイ
ン端子が連結されるＮＭＯＳトランジスタＮＭ３と、ド
レイン端子に前記ＮＭＯＳトランジスタＮＭ３のソ−ス
端子が連結され、ゲ−ト端子に自分のドレイン端子が連
結されるＮＭＯＳトランジスタＮＭ４と、ドレイン端子
に前記ＮＭＯＳトランジスタＮＭ４のソ−ス端子が連結
され、ゲ−ト端子に自分のドレイン端子が連結されるＮ
ＭＯＳトランジスタＮＭ５と、ドレイン端子に前記ＮＭ
ＯＳトランジスタＮＭ５のソ−ス端子が連結され、ゲ−
ト端子に自分のドレイン端子が連結されるＮＭＯＳトラ
ンジスタＮＭ６と、ドレイン端子に前記ＮＭＯＳトラン
ジスタＮＭ６のソ−ス端子が連結され、ゲ−ト端子に自
分のドレイン端子が連結されるＮＭＯＳトランジスタＮ
Ｍ７と、ドレイン端子に前記ＮＭＯＳトランジスタＮＭ
７のソ−ス端子が連結されゲ−ト端子に自分のドレイン
端子が連結され、ソ−ス端子に接地端子が連結されるＮ
ＭＯＳトランジスタＮＭ８と、ドレンイン端子に電源電
圧端子ＶDDが連結され、ゲ−ト端子に前記出力電圧Ｖ１
ラインが連結されるＮＭＯＳトランジスタＮＭ９と、ソ
−ス端子に前記ＮＭＯＳトランジスタＮＭ９のソ−ス端
子が連結されて出力電圧ＶBLH ラインが連結されゲ−ト
端子に前記出力電圧Ｖ２ラインの連結されるＰＭＯＳト
ランジスタＰＭ５と、一方端子に前記ＰＭＯＳトランジ
スタＰＭ５のソ−ス端子が連結され、多方端子に接地端
子が連結される抵抗Ｒ１と、前記出力電圧ＶBLH ライン
と接地端子との間に並列に連結されるキャパシタ−Ｃ１
と、ソ−ス端子に電源電圧ＶDD端子が連結され、ゲ−ト
端子に前記出力電圧ＶP のラインが連結され、ドレイン
端子に前記出力電圧ＶBLH ラインが連結されるＰＭＯＳ
トランジスタＰＭ６とより構成される。
端子に電源電圧ＶDDが連結され、ゲ−ト端子に前記出力
電圧ＶP ラインが連結されるＰＭＯＳトランジスタＰＭ
３と、ソ−ス端子に前記ＰＭＯＳトランジスタＰＭ３の
ドレイン端子が連結されて出力電圧Ｖ１ラインと連結さ
れ、ゲ−ト端子に自分のドレイン端子が連結されるＰＭ
ＯＳトランジスタＰＭ４と、ドレイン端子に前記ＰＭＯ
ＳトランジスタＰＭ４のドレイン端子が連結されて出力
電圧Ｖ２ラインと連結され、ゲ−ト端子に自分のドレイ
ン端子が連結されるＮＭＯＳトランジスタＮＭ３と、ド
レイン端子に前記ＮＭＯＳトランジスタＮＭ３のソ−ス
端子が連結され、ゲ−ト端子に自分のドレイン端子が連
結されるＮＭＯＳトランジスタＮＭ４と、ドレイン端子
に前記ＮＭＯＳトランジスタＮＭ４のソ−ス端子が連結
され、ゲ−ト端子に自分のドレイン端子が連結されるＮ
ＭＯＳトランジスタＮＭ５と、ドレイン端子に前記ＮＭ
ＯＳトランジスタＮＭ５のソ−ス端子が連結され、ゲ−
ト端子に自分のドレイン端子が連結されるＮＭＯＳトラ
ンジスタＮＭ６と、ドレイン端子に前記ＮＭＯＳトラン
ジスタＮＭ６のソ−ス端子が連結され、ゲ−ト端子に自
分のドレイン端子が連結されるＮＭＯＳトランジスタＮ
Ｍ７と、ドレイン端子に前記ＮＭＯＳトランジスタＮＭ
７のソ−ス端子が連結されゲ−ト端子に自分のドレイン
端子が連結され、ソ−ス端子に接地端子が連結されるＮ
ＭＯＳトランジスタＮＭ８と、ドレンイン端子に電源電
圧端子ＶDDが連結され、ゲ−ト端子に前記出力電圧Ｖ１
ラインが連結されるＮＭＯＳトランジスタＮＭ９と、ソ
−ス端子に前記ＮＭＯＳトランジスタＮＭ９のソ−ス端
子が連結されて出力電圧ＶBLH ラインが連結されゲ−ト
端子に前記出力電圧Ｖ２ラインの連結されるＰＭＯＳト
ランジスタＰＭ５と、一方端子に前記ＰＭＯＳトランジ
スタＰＭ５のソ−ス端子が連結され、多方端子に接地端
子が連結される抵抗Ｒ１と、前記出力電圧ＶBLH ライン
と接地端子との間に並列に連結されるキャパシタ−Ｃ１
と、ソ−ス端子に電源電圧ＶDD端子が連結され、ゲ−ト
端子に前記出力電圧ＶP のラインが連結され、ドレイン
端子に前記出力電圧ＶBLH ラインが連結されるＰＭＯＳ
トランジスタＰＭ６とより構成される。
【００３８】前記第１発振器３１はバイアス電圧発生器
１１から発生された電圧ＶP により入力される信号ＯＳ
Ｃ１をインバ−ティングするインバ−タ−Ｉ１と、前記
バイアス電圧発生器１１から発生された電圧ＶN により
前記インバ−タ−１１でインバ−ティングされた信号を
インバ−ティングするインバ−タ−Ｉ２と、前記バイア
ス電圧発生器１１から発生された電圧ＶP により前記イ
ンバ−タ−１２で反転された信号をインバ−ティングす
るインバ−タ−Ｉ３と、前記バイアス電圧発生器１１か
ら発生された電圧ＶN により前記インバ−タ−Ｉ３でイ
ンバ−ティングされた信号をインバ−ティングするイン
バ−タ−Ｉ４と、前記バイアス電圧発生器１１から発生
された電圧ＶP により前記インバ−タ−Ｉ４で反転され
た信号をインバ−ティングするインバ−タ−Ｉ５と、前
記バイアス電圧発生器１１から発生された電圧ＶN によ
り前記インバ−タ−Ｉ５でインバ−ティングされた信号
をインバ−ティングするインバ−タ−Ｉ６と、前記バイ
アス電圧発生器１１から発生された電圧ＶP により前記
インバ−タ−Ｉ６で反転された信号をインバ−ティング
するインバ−タ−Ｉ７と、前記バイアス電圧発生器１１
から発生された電圧ＶN により前記インバ−タ−Ｉ７で
インバ−ティングされた信号をインバ−ティングするイ
ンバ−タ−Ｉ８と、前記バイアス電圧発生器１１から発
生された電圧ＶP により前記インバ−タ−Ｉ８で反転さ
れた信号をインバ−ティングするインバ−タ−Ｉ９とよ
り構成される。
１１から発生された電圧ＶP により入力される信号ＯＳ
Ｃ１をインバ−ティングするインバ−タ−Ｉ１と、前記
バイアス電圧発生器１１から発生された電圧ＶN により
前記インバ−タ−１１でインバ−ティングされた信号を
インバ−ティングするインバ−タ−Ｉ２と、前記バイア
ス電圧発生器１１から発生された電圧ＶP により前記イ
ンバ−タ−１２で反転された信号をインバ−ティングす
るインバ−タ−Ｉ３と、前記バイアス電圧発生器１１か
ら発生された電圧ＶN により前記インバ−タ−Ｉ３でイ
ンバ−ティングされた信号をインバ−ティングするイン
バ−タ−Ｉ４と、前記バイアス電圧発生器１１から発生
された電圧ＶP により前記インバ−タ−Ｉ４で反転され
た信号をインバ−ティングするインバ−タ−Ｉ５と、前
記バイアス電圧発生器１１から発生された電圧ＶN によ
り前記インバ−タ−Ｉ５でインバ−ティングされた信号
をインバ−ティングするインバ−タ−Ｉ６と、前記バイ
アス電圧発生器１１から発生された電圧ＶP により前記
インバ−タ−Ｉ６で反転された信号をインバ−ティング
するインバ−タ−Ｉ７と、前記バイアス電圧発生器１１
から発生された電圧ＶN により前記インバ−タ−Ｉ７で
インバ−ティングされた信号をインバ−ティングするイ
ンバ−タ−Ｉ８と、前記バイアス電圧発生器１１から発
生された電圧ＶP により前記インバ−タ−Ｉ８で反転さ
れた信号をインバ−ティングするインバ−タ−Ｉ９とよ
り構成される。
【００３９】前記電圧ポンピング回路４１は一方入力端
子に前記発振器３１の出力信号ＯＳＣ１ラインが連結さ
れ、他方入力端子に外部入力信号ＥＮラインが連結され
るナンドゲ−トＮＤ１と、入力端子に前記ナンドゲ−ト
ＮＤ１の出力端子が連結されるインバ−タ−Ｉ１０と、
ドレイン端子に前記クランピング電圧発生器２１の出力
電圧ＶBLH ラインが連結され、ゲ−ト端子に自分のソ−
ス端子が連結されるＮＭＯＳトランジスタＮＭ１０と、
ドレイン端子に前記ＮＭＯＳトランジスタＮＭ１０のの
ドレイン端子が連結されて自分のゲ−ト端子と連結さ
れ、ソ−ス端子に前記ＮＭＯＳトランジスタＮＭ１０の
ソ−ス端子が連結されるＮＭＯＳトランジスタＮＭ１１
と、ドレイン端子に前記ナンドゲ−トＮＤ１の出力端子
が連結され、ゲ−ト端子に前記ＮＭＯＳトランジスタＮ
Ｍ１０，ＮＭ１１のソ−ス端子が共通連結されるＮＭＯ
ＳトランジスタＮＭ１２と、ドレイン端子に前記インバ
−タ−Ｉ１０の出力端子が連結され、ゲ−ト端子に前記
ＮＭＯＳトランジスタＮＭ１２のゲ−ト端子が連結され
るＮＭＯＳトランジスタＮＭ１３と、ゲ−ト端子に前記
ＮＭＯＳトランジスタＮＭ１２のソ−ス端子が連結され
るＭＯＳキャパシタ−ＭＣ１と、ゲ−ト端子に前記ＮＭ
ＯＳトランジスタＮＭ１３のソ−ス端子が連結されるＭ
ＯＳキャパシタ−ＭＣ２と、ドレイン端子に前記ＭＯＳ
キャパシタ−ＭＣ１のドレイン−ス端子が連結され、ゲ
−ト端子に自分のドレイン端子が連結され、ソ−ス端子
に接地端子が連結されるＮＭＯＳトランジスタＮＭ１４
と、ドレイン端子に前記ＭＯＳキャパシタ−ＭＣ２のド
レインソ−ス端子が連結され、ゲ−ト端子に自分のドレ
イン端子が連結され、ソ−ス端子に接地端子が連結され
るＮＭ０ＳトランジスタＮＭ１５と、ドレイン端子に前
記ＮＭＯＳトランジスタＮＭ１５のドレイン端子が連結
され、ゲ−ト端子に前記ＮＭＯＳトランジスタＮＭ１４
のゲ−ト端子が連結されるＮＭ０ＳトランジスタＮＭ１
６と、ドレイン端子に前記ＮＭＯＳトランジスタＮＭ１
６のゲ−ト端子が連結され、ゲ−ト端子に自分のソ−ス
端子が連結されるＮＭＯＳトランジスタＮＭ１７と、ド
レイン端子に前記ＮＭＯＳトランジスタＮＭ１５のゲ−
ト端子が連結され、ゲ−ト端子に前記ＮＭＯＳトランジ
スタＮＭ１６のソ−ス端子が連結され、ソ−ス端子に自
分のゲ−ト端子が連結されて出力電圧ＶBBH ラインと連
結されるＮＭＯＳトランジスタＮＭ１８とより構成され
る。
子に前記発振器３１の出力信号ＯＳＣ１ラインが連結さ
れ、他方入力端子に外部入力信号ＥＮラインが連結され
るナンドゲ−トＮＤ１と、入力端子に前記ナンドゲ−ト
ＮＤ１の出力端子が連結されるインバ−タ−Ｉ１０と、
ドレイン端子に前記クランピング電圧発生器２１の出力
電圧ＶBLH ラインが連結され、ゲ−ト端子に自分のソ−
ス端子が連結されるＮＭＯＳトランジスタＮＭ１０と、
ドレイン端子に前記ＮＭＯＳトランジスタＮＭ１０のの
ドレイン端子が連結されて自分のゲ−ト端子と連結さ
れ、ソ−ス端子に前記ＮＭＯＳトランジスタＮＭ１０の
ソ−ス端子が連結されるＮＭＯＳトランジスタＮＭ１１
と、ドレイン端子に前記ナンドゲ−トＮＤ１の出力端子
が連結され、ゲ−ト端子に前記ＮＭＯＳトランジスタＮ
Ｍ１０，ＮＭ１１のソ−ス端子が共通連結されるＮＭＯ
ＳトランジスタＮＭ１２と、ドレイン端子に前記インバ
−タ−Ｉ１０の出力端子が連結され、ゲ−ト端子に前記
ＮＭＯＳトランジスタＮＭ１２のゲ−ト端子が連結され
るＮＭＯＳトランジスタＮＭ１３と、ゲ−ト端子に前記
ＮＭＯＳトランジスタＮＭ１２のソ−ス端子が連結され
るＭＯＳキャパシタ−ＭＣ１と、ゲ−ト端子に前記ＮＭ
ＯＳトランジスタＮＭ１３のソ−ス端子が連結されるＭ
ＯＳキャパシタ−ＭＣ２と、ドレイン端子に前記ＭＯＳ
キャパシタ−ＭＣ１のドレイン−ス端子が連結され、ゲ
−ト端子に自分のドレイン端子が連結され、ソ−ス端子
に接地端子が連結されるＮＭＯＳトランジスタＮＭ１４
と、ドレイン端子に前記ＭＯＳキャパシタ−ＭＣ２のド
レインソ−ス端子が連結され、ゲ−ト端子に自分のドレ
イン端子が連結され、ソ−ス端子に接地端子が連結され
るＮＭ０ＳトランジスタＮＭ１５と、ドレイン端子に前
記ＮＭＯＳトランジスタＮＭ１５のドレイン端子が連結
され、ゲ−ト端子に前記ＮＭＯＳトランジスタＮＭ１４
のゲ−ト端子が連結されるＮＭ０ＳトランジスタＮＭ１
６と、ドレイン端子に前記ＮＭＯＳトランジスタＮＭ１
６のゲ−ト端子が連結され、ゲ−ト端子に自分のソ−ス
端子が連結されるＮＭＯＳトランジスタＮＭ１７と、ド
レイン端子に前記ＮＭＯＳトランジスタＮＭ１５のゲ−
ト端子が連結され、ゲ−ト端子に前記ＮＭＯＳトランジ
スタＮＭ１６のソ−ス端子が連結され、ソ−ス端子に自
分のゲ−ト端子が連結されて出力電圧ＶBBH ラインと連
結されるＮＭＯＳトランジスタＮＭ１８とより構成され
る。
【００４０】前記論理演算器５１は外部から入力される
信号ＲＡＳＢと、インバ−タ−Ｉ１１を経て位相の反転
された信号をナンドリングするナンドゲ−トＮＤ２と、
前記ナンドゲ−トＮＤ２から出力された信号を順にイン
バ−ティングするインバ−タ−Ｉ１２、Ｉ１３とより構
成される。
信号ＲＡＳＢと、インバ−タ−Ｉ１１を経て位相の反転
された信号をナンドリングするナンドゲ−トＮＤ２と、
前記ナンドゲ−トＮＤ２から出力された信号を順にイン
バ−ティングするインバ−タ−Ｉ１２、Ｉ１３とより構
成される。
【００４１】前記発振器６１は論理演算部５１から出力
された信号とフィ−ドバックされて入力された信号をナ
ンドリングするナンドゲ−トＮＤ３と、前記ナンドゲ−
トＮＤ３から出力された信号を順にインバ−ティングし
て前記ナンドゲ−トＮＤ３に出力するインバ−タ−Ｉ１
４乃至Ｉ１５と、前記インバ−タ−Ｉ１５から出力され
た信号をインバ−ティングするインバ−タ−Ｉ１６とよ
り構成される。
された信号とフィ−ドバックされて入力された信号をナ
ンドリングするナンドゲ−トＮＤ３と、前記ナンドゲ−
トＮＤ３から出力された信号を順にインバ−ティングし
て前記ナンドゲ−トＮＤ３に出力するインバ−タ−Ｉ１
４乃至Ｉ１５と、前記インバ−タ−Ｉ１５から出力され
た信号をインバ−ティングするインバ−タ−Ｉ１６とよ
り構成される。
【００４２】前記電圧ポンピング回路７１は発振器６１
から出力された信号を順にインバ−ティングするインバ
−タ−Ｉ１７乃至Ｉ２１と、ドレイン端子に前記クラン
ピング電圧発生器２１の出力電圧ＶBLH ラインが連結さ
れ、ゲ−ト端子に自分ソ−ス端子が連結されるＮＭＯＳ
トランジスタＮＭ１９と、ドレイン端子に前記ＮＭＯＳ
トランジスタＮＭ１９のドレイン端子が連結され、ゲ−
ト端子に自分のドレイン端子が連結され、ソ−ス端子に
前記ＮＭＯＳトランジスタＮＭ１９のソ−ス端子が連結
されるＮＭＯＳトランジスタＮＭ２０と、ドレイン端子
に前記インバ−タ−Ｉ２１の出力端子が連結され、ゲ−
ト端子に前記ＮＭＯＳトランジスタＮＭ１９，ＮＭ２０
のソ−ス端子が共通連結されるＮＭＯＳトランジスタＮ
Ｍ２１と、ゲ−ト端子に前記ＮＭＯＳトランジスタＮＭ
２１のソ−ス端子が連結されるＭＯＳキャパシタ−ＭＣ
３と、ドレイン端子に前記ＭＯＳキャパシタ−ＭＣ３の
ドレインソ−ス端子か連結され、ゲ−ト端子に自分のド
レイン端子が連結され、ソ−ス端子に接地端子が連結さ
れるＮＭＯＳトランジスタＮＭ２２と、ドレイン端子に
前記ＮＭＯＳトランジスタＮＭ２２のドレイン端子が連
結され、ゲ−ト端子に自分のソ−ス端子が連結されるＮ
ＭＯＳトランジスタＮＭ２３と、前記ＮＭＯＳトランジ
スタＮＭ２３のゲ−ト端子と接地端子との間に並列に連
結されて前記出力電圧ＶBBH ラインが連結されるＭＯＳ
キャパシタ−ＭＣ４とより構成される。
から出力された信号を順にインバ−ティングするインバ
−タ−Ｉ１７乃至Ｉ２１と、ドレイン端子に前記クラン
ピング電圧発生器２１の出力電圧ＶBLH ラインが連結さ
れ、ゲ−ト端子に自分ソ−ス端子が連結されるＮＭＯＳ
トランジスタＮＭ１９と、ドレイン端子に前記ＮＭＯＳ
トランジスタＮＭ１９のドレイン端子が連結され、ゲ−
ト端子に自分のドレイン端子が連結され、ソ−ス端子に
前記ＮＭＯＳトランジスタＮＭ１９のソ−ス端子が連結
されるＮＭＯＳトランジスタＮＭ２０と、ドレイン端子
に前記インバ−タ−Ｉ２１の出力端子が連結され、ゲ−
ト端子に前記ＮＭＯＳトランジスタＮＭ１９，ＮＭ２０
のソ−ス端子が共通連結されるＮＭＯＳトランジスタＮ
Ｍ２１と、ゲ−ト端子に前記ＮＭＯＳトランジスタＮＭ
２１のソ−ス端子が連結されるＭＯＳキャパシタ−ＭＣ
３と、ドレイン端子に前記ＭＯＳキャパシタ−ＭＣ３の
ドレインソ−ス端子か連結され、ゲ−ト端子に自分のド
レイン端子が連結され、ソ−ス端子に接地端子が連結さ
れるＮＭＯＳトランジスタＮＭ２２と、ドレイン端子に
前記ＮＭＯＳトランジスタＮＭ２２のドレイン端子が連
結され、ゲ−ト端子に自分のソ−ス端子が連結されるＮ
ＭＯＳトランジスタＮＭ２３と、前記ＮＭＯＳトランジ
スタＮＭ２３のゲ−ト端子と接地端子との間に並列に連
結されて前記出力電圧ＶBBH ラインが連結されるＭＯＳ
キャパシタ−ＭＣ４とより構成される。
【００４３】そして、図３に示されたように前記図１の
基板電圧発生器１０２の詳細回路図はバイアス電圧ＶP
、ＶN をそれぞれ発生するバイアス電圧発生器１２と
前記バイアス電圧発生器１２から発生されたバイアス電
圧ＶP をクランピングして一定の一定のロ−電圧ＶBLL
を発生するクランピング電圧発生部２２と、前記バイア
ス電圧発生器１２でそれぞ発生されたバイアス電圧ＶP
、ＶN によりスタンドバイ及びアクチブ時発振して発
振信号ＯＳＣ１を出力する発振器３２と、前記発振器３
２から発振された信号ＯＳＣ１及び外部から印加される
イネ−ブル信号ＥＮを論理演算し、該論理演算された信
号を前記クランピング電圧発生器２２から発生されたロ
−電圧ＶBLL によりポンピングして一定のロ−基板電圧
ＶBBL を出力する電圧ポンピング回路４２と、外部から
供給される信号ＲＡＳＢ，ＰＷＵＰを論理演算する論理
演算器５２と、アクチブ時前記論理演算器５２から論理
演算された信号により発振する発振器６２と、前記クラ
ンピング電圧発生器２２から発生された電圧ＶBLL によ
り前記発振器６２から発振された電圧をポンピングして
一定のロ−基板電圧ＶBBL を出力する電圧ポンピング回
路７２とより構成される。
基板電圧発生器１０２の詳細回路図はバイアス電圧ＶP
、ＶN をそれぞれ発生するバイアス電圧発生器１２と
前記バイアス電圧発生器１２から発生されたバイアス電
圧ＶP をクランピングして一定の一定のロ−電圧ＶBLL
を発生するクランピング電圧発生部２２と、前記バイア
ス電圧発生器１２でそれぞ発生されたバイアス電圧ＶP
、ＶN によりスタンドバイ及びアクチブ時発振して発
振信号ＯＳＣ１を出力する発振器３２と、前記発振器３
２から発振された信号ＯＳＣ１及び外部から印加される
イネ−ブル信号ＥＮを論理演算し、該論理演算された信
号を前記クランピング電圧発生器２２から発生されたロ
−電圧ＶBLL によりポンピングして一定のロ−基板電圧
ＶBBL を出力する電圧ポンピング回路４２と、外部から
供給される信号ＲＡＳＢ，ＰＷＵＰを論理演算する論理
演算器５２と、アクチブ時前記論理演算器５２から論理
演算された信号により発振する発振器６２と、前記クラ
ンピング電圧発生器２２から発生された電圧ＶBLL によ
り前記発振器６２から発振された電圧をポンピングして
一定のロ−基板電圧ＶBBL を出力する電圧ポンピング回
路７２とより構成される。
【００４４】前記クランピング電圧発生器２２はソ−ス
端子に電源電圧ＶDDが連結され、ゲ−ト端子に前記出力
電圧ＶP ラインが連結されるＰＭＯＳトランジスタＱ１
と、ソ−ス端子に前記ＰＭＯＳトランジスタＱ１のドレ
イン端子が連結されて出力電圧Ｖ３ラインと連結され、
ゲ−ト端子に自分のドレイン端子が連結されるＰＭＯＳ
トランジスタＱ２と、ドレイン端子に前記ＰＭＯＳトラ
ンジスタＱ２のドレイン端子が連結されて出力電圧Ｖ４
ラインと連結され、ゲ−ト端子に自分のドレイン端子が
連結されるＮＭＯＳトランジスタＱ３と、ドレイン端子
に前記ＮＭＯＳトランジスタＱ３のソ−ス端子が連結さ
れ、ゲ−ト端子に自分のドレイン端子が連結されるＮＭ
ＯＳトランジスタＱ４と、ドレイン端子に前記ＮＭＯＳ
トランジスタＱ４のソ−ス端子が連結され、ゲ−ト端子
に自分のドレイン端子が連結されるＮＭＯＳトランジス
タＱ５と、ドレイン端子に電源電圧ＶDD端子が連結さ
れ、ゲ−ト端子に前記出力電圧Ｖ３ラインの連結される
ＮＭＯＳトランジスタＱ６と、ソ−ス端子に前記ＮＭＯ
ＳトランジスタＱ６のソ−ス端子が連結され出力電圧Ｖ
BLL ラインが連結され、ゲ−ト端子に前記出力電圧Ｖ４
ラインの連結されるＰＭＯＳトランジスタＱ７と、一方
端子に前記ＰＭＯＳトランジスタＱ７のソ−ス端子が連
結され、他方端子に接地端子が連結される抵抗Ｒと、前
記出力電圧ＶBLL ラインと接地端子との間に並列に連結
されるキャパシタ−Ｃと、ソ−ス端子に電源電圧ＶDD端
子が連結され、ゲ−ト端子に前記出力電圧ＶP のライン
が連結され、ドレイン端子に前記出力電圧ＶBLL ライン
が連結されるＰＭＯＳトランジスタＱ８とより構成され
る。
端子に電源電圧ＶDDが連結され、ゲ−ト端子に前記出力
電圧ＶP ラインが連結されるＰＭＯＳトランジスタＱ１
と、ソ−ス端子に前記ＰＭＯＳトランジスタＱ１のドレ
イン端子が連結されて出力電圧Ｖ３ラインと連結され、
ゲ−ト端子に自分のドレイン端子が連結されるＰＭＯＳ
トランジスタＱ２と、ドレイン端子に前記ＰＭＯＳトラ
ンジスタＱ２のドレイン端子が連結されて出力電圧Ｖ４
ラインと連結され、ゲ−ト端子に自分のドレイン端子が
連結されるＮＭＯＳトランジスタＱ３と、ドレイン端子
に前記ＮＭＯＳトランジスタＱ３のソ−ス端子が連結さ
れ、ゲ−ト端子に自分のドレイン端子が連結されるＮＭ
ＯＳトランジスタＱ４と、ドレイン端子に前記ＮＭＯＳ
トランジスタＱ４のソ−ス端子が連結され、ゲ−ト端子
に自分のドレイン端子が連結されるＮＭＯＳトランジス
タＱ５と、ドレイン端子に電源電圧ＶDD端子が連結さ
れ、ゲ−ト端子に前記出力電圧Ｖ３ラインの連結される
ＮＭＯＳトランジスタＱ６と、ソ−ス端子に前記ＮＭＯ
ＳトランジスタＱ６のソ−ス端子が連結され出力電圧Ｖ
BLL ラインが連結され、ゲ−ト端子に前記出力電圧Ｖ４
ラインの連結されるＰＭＯＳトランジスタＱ７と、一方
端子に前記ＰＭＯＳトランジスタＱ７のソ−ス端子が連
結され、他方端子に接地端子が連結される抵抗Ｒと、前
記出力電圧ＶBLL ラインと接地端子との間に並列に連結
されるキャパシタ−Ｃと、ソ−ス端子に電源電圧ＶDD端
子が連結され、ゲ−ト端子に前記出力電圧ＶP のライン
が連結され、ドレイン端子に前記出力電圧ＶBLL ライン
が連結されるＰＭＯＳトランジスタＱ８とより構成され
る。
【００４５】そして、前記基板電圧発生器１０２の残り
の構成は既に説明した基板電圧発生器１０１と同様なの
で同一符号を付け、残りの構成の説明は省略する。
の構成は既に説明した基板電圧発生器１０１と同様なの
で同一符号を付け、残りの構成の説明は省略する。
【００４６】そして、図４及び図５に示されたように前
記図２及び図３に示された発振器３１，３２における各
インバ−タ−Ｉ１乃至Ｉ９の詳細回路図において、前記
各インバ−タ−Ｉ１、Ｉ３、Ｉ５、Ｉ７、Ｉ９はそれぞ
れのソ−ス端子に電源電圧ＶDD端子が連結され、ゲ−ト
端子に前記バイアス電圧発生器１１で発生されたバイア
ス電圧ＶP ラインの連結されるＰＭＯＳトランジスタＰ
Ｍ７と、ソ−ス端子に前記ＰＭＯＳトランジスタＰＭ７
のドレイン端子が連結され、ゲ−ト端子に前記インバ−
タ−Ｉ９、Ｉ２、Ｉ４、Ｉ６、Ｉ８のそれぞれの出力ラ
インの連結されるＰＭＯＳトランジスタＰＭ８と、、ド
レイン端子に前記ＰＭＯＳトランジスタＰＭ８のドレイ
ン端子が連結されて出力ラインと連結され、ゲ−ト端子
に前記ＰＭＯＳトランジスタＰＭ８のゲ−ト端子が連結
され、ソ−ス端子に接地端子が連結されるＮＭＯＳトラ
ンジスタＮＭ２４とより構成される。
記図２及び図３に示された発振器３１，３２における各
インバ−タ−Ｉ１乃至Ｉ９の詳細回路図において、前記
各インバ−タ−Ｉ１、Ｉ３、Ｉ５、Ｉ７、Ｉ９はそれぞ
れのソ−ス端子に電源電圧ＶDD端子が連結され、ゲ−ト
端子に前記バイアス電圧発生器１１で発生されたバイア
ス電圧ＶP ラインの連結されるＰＭＯＳトランジスタＰ
Ｍ７と、ソ−ス端子に前記ＰＭＯＳトランジスタＰＭ７
のドレイン端子が連結され、ゲ−ト端子に前記インバ−
タ−Ｉ９、Ｉ２、Ｉ４、Ｉ６、Ｉ８のそれぞれの出力ラ
インの連結されるＰＭＯＳトランジスタＰＭ８と、、ド
レイン端子に前記ＰＭＯＳトランジスタＰＭ８のドレイ
ン端子が連結されて出力ラインと連結され、ゲ−ト端子
に前記ＰＭＯＳトランジスタＰＭ８のゲ−ト端子が連結
され、ソ−ス端子に接地端子が連結されるＮＭＯＳトラ
ンジスタＮＭ２４とより構成される。
【００４７】そして、Ｉ２，Ｉ４，Ｉ６，Ｉ８はそれぞ
れはソ−ス端子に電源電圧ＶDD端子が連結され、ゲ−ト
端子に前記インバ−タ−Ｉ１１，Ｉ１３，Ｉ１５，１Ｉ
７のそれぞれの出力ラインが連結されるＰＭＯＳトラン
ジスタＰＭ９と、ドレイン端子に前記ＰＭＯＳトランジ
スタＰＭ９のドレイン端子が連結されて出力ラインと連
結され、ゲ−ト端子に前記ＰＭＯＳトランジスタＰＭ９
のゲ−ト端子が連結されるＮＭＯＳトランジスタＮＭ２
５とドレイン端子に前記ＮＭＯＳトランジスタＮＭ２５
のソ−ス端子が連結されゲ−ト端子に前記バイアス電圧
発生器１１から発声された電圧Ｖラインが連結され、ソ
−ス端子に接地端子が連結されるＮＭＯＳトランジスタ
ＮＭ２６とより構成される。
れはソ−ス端子に電源電圧ＶDD端子が連結され、ゲ−ト
端子に前記インバ−タ−Ｉ１１，Ｉ１３，Ｉ１５，１Ｉ
７のそれぞれの出力ラインが連結されるＰＭＯＳトラン
ジスタＰＭ９と、ドレイン端子に前記ＰＭＯＳトランジ
スタＰＭ９のドレイン端子が連結されて出力ラインと連
結され、ゲ−ト端子に前記ＰＭＯＳトランジスタＰＭ９
のゲ−ト端子が連結されるＮＭＯＳトランジスタＮＭ２
５とドレイン端子に前記ＮＭＯＳトランジスタＮＭ２５
のソ−ス端子が連結されゲ−ト端子に前記バイアス電圧
発生器１１から発声された電圧Ｖラインが連結され、ソ
−ス端子に接地端子が連結されるＮＭＯＳトランジスタ
ＮＭ２６とより構成される。
【００４８】このように構成された本発明によるメモリ
の基板電圧供給制御回路の動作を図６を参照して詳細に
説明すれば次の通りである。
の基板電圧供給制御回路の動作を図６を参照して詳細に
説明すれば次の通りである。
【００４９】先ず、初期状態で基板電圧発生器１０１に
おけるバイアス電圧発生器１１のＰＭＯＳトランジスタ
ＰＭ１はゲ−ト端子に常に印加される接地電圧によりタ
−ンオンされ、そのタ−ンオンによりＮＭＯＳトランジ
スタＮＭ１、ＮＭ２のそれぞれのゲ−ト端子にハイ電圧
が共通印加されて前記ＮＭＯＳトランジスタＮＭ１、Ｎ
Ｍ２はれぞれタ−ンオンされ、前記ＰＭＯＳトランジス
タＰＭ１のドレイン端子及び前記ＮＭＯＳトランジスタ
ＮＭ１のドレイン端子に共通出力ラインを経てロ−レベ
ルのバイアス電圧ＶN が出力される。
おけるバイアス電圧発生器１１のＰＭＯＳトランジスタ
ＰＭ１はゲ−ト端子に常に印加される接地電圧によりタ
−ンオンされ、そのタ−ンオンによりＮＭＯＳトランジ
スタＮＭ１、ＮＭ２のそれぞれのゲ−ト端子にハイ電圧
が共通印加されて前記ＮＭＯＳトランジスタＮＭ１、Ｎ
Ｍ２はれぞれタ−ンオンされ、前記ＰＭＯＳトランジス
タＰＭ１のドレイン端子及び前記ＮＭＯＳトランジスタ
ＮＭ１のドレイン端子に共通出力ラインを経てロ−レベ
ルのバイアス電圧ＶN が出力される。
【００５０】そして、前記ＮＭＯＳトランジスタＮＭ２
がタ−ンオンされることによりＰＭＯＳトランジスタＰ
Ｍ２のゲ−ト端子にロ−電圧が印加されるので前記ＰＭ
ＯＳトランジスタＰＭ２はタ−ンオンされると共に前記
ＰＭＯＳトランジスタＰＭ２のゲ−ト端子に連結された
出力ラインを経てロ−レベルのバイアス電圧ＶP が出力
される。
がタ−ンオンされることによりＰＭＯＳトランジスタＰ
Ｍ２のゲ−ト端子にロ−電圧が印加されるので前記ＰＭ
ＯＳトランジスタＰＭ２はタ−ンオンされると共に前記
ＰＭＯＳトランジスタＰＭ２のゲ−ト端子に連結された
出力ラインを経てロ−レベルのバイアス電圧ＶP が出力
される。
【００５１】これにより、クランピング電圧発生器２１
におけるＰＭＯＳトランジスタＰＭ３はゲ−ト端子に前
記バイアス電圧発生器１１における出力ラインを経て出
力されたロ−電圧ＶP が印加されてタ−ンオンされて図
５に示されたノ−ドＮ１には電源電圧ＶDDでそのＰＭＯ
ＳトランジスタＰＭ３のスレショルドを除いた電圧Ｖ１
がかかる。
におけるＰＭＯＳトランジスタＰＭ３はゲ−ト端子に前
記バイアス電圧発生器１１における出力ラインを経て出
力されたロ−電圧ＶP が印加されてタ−ンオンされて図
５に示されたノ−ドＮ１には電源電圧ＶDDでそのＰＭＯ
ＳトランジスタＰＭ３のスレショルドを除いた電圧Ｖ１
がかかる。
【００５２】一方、ＰＭＯＳトランジスタＰＭ４はゲ−
ト端子にノ−ドＮ２にかかったロ−電圧が印加されてタ
−ンオンされるのでそのノ−ドＮ２には前記ノ−ドＮ１
にかかった電圧でそのＰＭＯＳトランジスタＰＭ４のス
レショルドを除いた電圧Ｖ２、即ち、ＮＭＯＳトランジ
スタＮＭ３乃至ＮＭ８のスレショルドを加えた電圧Ｖ２
がかかってＮＭＯＳトランジスタＮＭ３乃至ＮＭ８は順
にタ−ンオンされる。
ト端子にノ−ドＮ２にかかったロ−電圧が印加されてタ
−ンオンされるのでそのノ−ドＮ２には前記ノ−ドＮ１
にかかった電圧でそのＰＭＯＳトランジスタＰＭ４のス
レショルドを除いた電圧Ｖ２、即ち、ＮＭＯＳトランジ
スタＮＭ３乃至ＮＭ８のスレショルドを加えた電圧Ｖ２
がかかってＮＭＯＳトランジスタＮＭ３乃至ＮＭ８は順
にタ−ンオンされる。
【００５３】したがって、ＮＭＯＳトランジスタＮＭ９
はゲ−ト端子に前記ノ−ドＮ１にかかった電圧Ｖ１が印
加されてタ−ンオンされ、ＰＭＯＳトランジスタＰＭ５
はゲ−ト端子に前記ノ−ドＮ２にかかった電圧Ｖ２が印
加されてタ−ンオフされる。
はゲ−ト端子に前記ノ−ドＮ１にかかった電圧Ｖ１が印
加されてタ−ンオンされ、ＰＭＯＳトランジスタＰＭ５
はゲ−ト端子に前記ノ−ドＮ２にかかった電圧Ｖ２が印
加されてタ−ンオフされる。
【００５４】一方、ＰＭＯＳトランジスタＰＭ６はゲ−
ト端子に前記ＰＭＯＳトランジスタＰＭ３のゲ−ト端子
に印加されたロ−電圧ＶP が印加されてタ−ンオンされ
る。
ト端子に前記ＰＭＯＳトランジスタＰＭ３のゲ−ト端子
に印加されたロ−電圧ＶP が印加されてタ−ンオンされ
る。
【００５５】従って、前記ＮＭＯＳトランジスタＮＭ９
のソ−ス端子にかかったハイ電圧及びＰＭＯＳトランジ
スタＰＭ６のドレイン端子にかかったハイ電圧はキャパ
シタ−Ｃ１に充電された後出力ラインを経てハイ電圧Ｖ
BLH として出力される。
のソ−ス端子にかかったハイ電圧及びＰＭＯＳトランジ
スタＰＭ６のドレイン端子にかかったハイ電圧はキャパ
シタ−Ｃ１に充電された後出力ラインを経てハイ電圧Ｖ
BLH として出力される。
【００５６】一方、図４に示されたインバ−タ−Ｉ１に
おけるＰＭＯＳトランジスタＰＭ７はゲ−ト端子に前記
バイアス電圧発生器１１におけるＰＭＯＳトランジスタ
ＰＭ１２のゲ−ト端子にかかったロ−電圧ＶP が印加さ
れてタ−ンオンされ、ＰＭＯＳトランジスタＰＭ８及び
ＮＭＯＳトランジスタＮＭ２４にそれぞれのゲ−ト端子
にはインバ−タ−Ｉ９から印加されたロ−電圧が印加さ
れてそれぞれタ−ンオン、タ−ンオフされてインバ−タ
−Ｉ１の出力ラインを経てハイ電圧が出力される。
おけるＰＭＯＳトランジスタＰＭ７はゲ−ト端子に前記
バイアス電圧発生器１１におけるＰＭＯＳトランジスタ
ＰＭ１２のゲ−ト端子にかかったロ−電圧ＶP が印加さ
れてタ−ンオンされ、ＰＭＯＳトランジスタＰＭ８及び
ＮＭＯＳトランジスタＮＭ２４にそれぞれのゲ−ト端子
にはインバ−タ−Ｉ９から印加されたロ−電圧が印加さ
れてそれぞれタ−ンオン、タ−ンオフされてインバ−タ
−Ｉ１の出力ラインを経てハイ電圧が出力される。
【００５７】これにより、図５に示されたインバ−タ−
Ｉ２におけるＰＭＯＳトランジスタＰＭ９及びＮＭＯＳ
トランジスタＮＭ２５はそれぞれのゲ−ト端子に前記イ
ンバ−タ−Ｉ１の出力ラインを経て出力ハイ電圧が印加
されてそれぞれタ−ンオフ、タ−ンされ、ＮＭＯＳトラ
ンジスタＭＮ２６はゲ−ト端子に前記バイアス電圧発生
器１１における出力ラインを経て出力されたロ−電圧Ｖ
N が印加されてタ−ンオフされて前記ＰＭＯＳトランジ
スタＰＭ９及びＮＭＯＳトランジスタＮＭ２５の共通出
力ラインを経てロ−電圧が出力される。
Ｉ２におけるＰＭＯＳトランジスタＰＭ９及びＮＭＯＳ
トランジスタＮＭ２５はそれぞれのゲ−ト端子に前記イ
ンバ−タ−Ｉ１の出力ラインを経て出力ハイ電圧が印加
されてそれぞれタ−ンオフ、タ−ンされ、ＮＭＯＳトラ
ンジスタＭＮ２６はゲ−ト端子に前記バイアス電圧発生
器１１における出力ラインを経て出力されたロ−電圧Ｖ
N が印加されてタ−ンオフされて前記ＰＭＯＳトランジ
スタＰＭ９及びＮＭＯＳトランジスタＮＭ２５の共通出
力ラインを経てロ−電圧が出力される。
【００５８】このような方法でそれぞれのインバ−タＩ
３乃至Ｉ９は、入力電圧を順にインバ−テイングしてイ
ンバ−タ−Ｉ９の出力端子を経てハイ電圧が出力され、
その出力されたハイ電圧は再びインバ−タ−Ｉ１の入力
端子にフィ−ドバックされて前記インバ−タ−Ｉ１乃至
Ｉ９は既に説明した動作を繰り返すようになる。
３乃至Ｉ９は、入力電圧を順にインバ−テイングしてイ
ンバ−タ−Ｉ９の出力端子を経てハイ電圧が出力され、
その出力されたハイ電圧は再びインバ−タ−Ｉ１の入力
端子にフィ−ドバックされて前記インバ−タ−Ｉ１乃至
Ｉ９は既に説明した動作を繰り返すようになる。
【００５９】結局、前記インバ−タ−Ｉ９の出力端子を
経てハイ電圧、ロ−電圧が順に出力される。以後、図６
（Ｂ）に示されたハイレベルの電源供給信号ＰＷＵＰが
入力されて電源供給状態になると、前記電圧ポンピング
回路４１におけるナンドゲ−トＮＤ１は一方入力端子に
前記発振器３１におけるインバ−タ−Ｉ９の出力電圧と
図６（Ｃ）に示されたハイレベルのイネ−ブル電圧（Ｅ
Ｎ）をナンドリングするようになる。
経てハイ電圧、ロ−電圧が順に出力される。以後、図６
（Ｂ）に示されたハイレベルの電源供給信号ＰＷＵＰが
入力されて電源供給状態になると、前記電圧ポンピング
回路４１におけるナンドゲ−トＮＤ１は一方入力端子に
前記発振器３１におけるインバ−タ−Ｉ９の出力電圧と
図６（Ｃ）に示されたハイレベルのイネ−ブル電圧（Ｅ
Ｎ）をナンドリングするようになる。
【００６０】ここで、先ず前記インバ−タ−Ｉ９の出力
電圧がロ−レベルの場合、前記ナンドゲ−トＮＤ１は入
力されたハイ電圧（ＥＮ）及びロー電圧をナンドリング
してハイ電圧を出力し、該出力されたハイ電圧はインバ
−タ−Ｉ１０を経て反転されてロ−電圧として出力され
る。
電圧がロ−レベルの場合、前記ナンドゲ−トＮＤ１は入
力されたハイ電圧（ＥＮ）及びロー電圧をナンドリング
してハイ電圧を出力し、該出力されたハイ電圧はインバ
−タ−Ｉ１０を経て反転されてロ−電圧として出力され
る。
【００６１】一方、ＮＭＯＳトランジスタＮＭ１１はゲ
−ト端子に前記クランピング電圧発生器２１から出力さ
れたハイ電圧ＶBLH が印加されてタ−ンオンされ、その
タ−ンオンに応じてＮＭＯＳトランジスタＮＭ１０はゲ
−ト端子にハイ電圧が印加されてタ−ンオンされるので
前記ＮＭＯＳトランジスタＮＭ１１、ＮＭ１２のソ−ス
端子にはハイ電圧がかかる。
−ト端子に前記クランピング電圧発生器２１から出力さ
れたハイ電圧ＶBLH が印加されてタ−ンオンされ、その
タ−ンオンに応じてＮＭＯＳトランジスタＮＭ１０はゲ
−ト端子にハイ電圧が印加されてタ−ンオンされるので
前記ＮＭＯＳトランジスタＮＭ１１、ＮＭ１２のソ−ス
端子にはハイ電圧がかかる。
【００６２】これにより、ＮＭＯＳトランジスタＮＭ１
２、ＮＭ１３はそれぞれのゲ−ト端子に前記ＮＭＯＳト
ランジスタＮＭ１１、ＮＭ１２のソ−ス端子にかかった
ハイ電圧が共通印加されてそれぞれタ−ンオンされる。
２、ＮＭ１３はそれぞれのゲ−ト端子に前記ＮＭＯＳト
ランジスタＮＭ１１、ＮＭ１２のソ−ス端子にかかった
ハイ電圧が共通印加されてそれぞれタ−ンオンされる。
【００６３】前記ＮＭＯＳトランジスタＮＭ１２、ＮＭ
１３がそれぞれタ−ンオンされることによりＭＯＳキャ
パシタ−ＭＣ１、ＭＣ２のそれぞれのゲ−ト端子にハイ
電圧、ロ−電圧が印加されて前記ＭＯＳキャパシタ−Ｍ
Ｃ１、ＭＣ２のぞそれのドレインソ−ス端子にはハイ電
圧、ロ−電圧がそれぞれかかる。
１３がそれぞれタ−ンオンされることによりＭＯＳキャ
パシタ−ＭＣ１、ＭＣ２のそれぞれのゲ−ト端子にハイ
電圧、ロ−電圧が印加されて前記ＭＯＳキャパシタ−Ｍ
Ｃ１、ＭＣ２のぞそれのドレインソ−ス端子にはハイ電
圧、ロ−電圧がそれぞれかかる。
【００６４】従って、ＮＭＯＳトランジスタＮＭ１４は
ゲ−ト端子に前記ＭＯＳキャパシタ−ＭＣ１のドレイン
ソ−ス端子にかかったハイ電圧によりタ−ンオンされ、
ＮＭＯＳトランジスタＮＭ１６は前記ＮＭＯＳトランジ
スタＮＭ１４がタ−ンオンされるに従ってゲ−ト端子に
−電圧が印加されてタ−ンオフされる。
ゲ−ト端子に前記ＭＯＳキャパシタ−ＭＣ１のドレイン
ソ−ス端子にかかったハイ電圧によりタ−ンオンされ、
ＮＭＯＳトランジスタＮＭ１６は前記ＮＭＯＳトランジ
スタＮＭ１４がタ−ンオンされるに従ってゲ−ト端子に
−電圧が印加されてタ−ンオフされる。
【００６５】前記ＮＭＯＳトランジスタＮＭ１６がタ−
ンオフされることによりＮＭＯＳトランジスタＮＭ１８
のゲ−ト端子にロ−電圧が印加されてＮＭＯＳトランジ
スタＮＭ１８はタ−ンオフされ、そのＮＭＯＳトランジ
スタＮＭ１８のタ−ンオフにより前記ＭＯＳキャパシタ
−ＭＣ２にドレインソ−ス端子にかかったロ−電圧がＮ
ＭＯＳトランジスタＮＭ１５のゲ−ト端子に印加されて
ＮＭＯＳトランジスタＮＭ１５はタ−ンオフされる。
ンオフされることによりＮＭＯＳトランジスタＮＭ１８
のゲ−ト端子にロ−電圧が印加されてＮＭＯＳトランジ
スタＮＭ１８はタ−ンオフされ、そのＮＭＯＳトランジ
スタＮＭ１８のタ−ンオフにより前記ＭＯＳキャパシタ
−ＭＣ２にドレインソ−ス端子にかかったロ−電圧がＮ
ＭＯＳトランジスタＮＭ１５のゲ−ト端子に印加されて
ＮＭＯＳトランジスタＮＭ１５はタ−ンオフされる。
【００６６】そして、ＮＭＯＳトランジスタＮＭ１８が
タ−ンオンされるに従ってＮＭＯＳトランジスタＮＭ１
７のゲ−ト端子にロ−電圧が印加されＮＭＯＳトランジ
スタＮＭ１７はタ−ンオフされる。
タ−ンオンされるに従ってＮＭＯＳトランジスタＮＭ１
７のゲ−ト端子にロ−電圧が印加されＮＭＯＳトランジ
スタＮＭ１７はタ−ンオフされる。
【００６７】一方、前記インバ−タ−Ｉ９の出力電圧が
ハイレベルの場合、前記ナンドゲ−トＮＤ１はそれぞれ
入力ハイ電圧をナンドリングしてロ−電圧を出力し、そ
の出力されたロ−電圧をインバ−タ−Ｉ１０を経て反転
されてハイ電圧として出力される。
ハイレベルの場合、前記ナンドゲ−トＮＤ１はそれぞれ
入力ハイ電圧をナンドリングしてロ−電圧を出力し、そ
の出力されたロ−電圧をインバ−タ−Ｉ１０を経て反転
されてハイ電圧として出力される。
【００６８】これにより、ＭＯＳキャパシタ−ＭＣ１、
ＭＣ２のそれぞれのゲ−ト端子にロ−電圧、ハイ電圧が
印加されて前記ＭＯＳキャパシタ−ＭＣ１、ＭＣ２のそ
れぞれのドレインソ−ス端子にはロ−電圧、ハイ電圧が
それぞれかかる。
ＭＣ２のそれぞれのゲ−ト端子にロ−電圧、ハイ電圧が
印加されて前記ＭＯＳキャパシタ−ＭＣ１、ＭＣ２のそ
れぞれのドレインソ−ス端子にはロ−電圧、ハイ電圧が
それぞれかかる。
【００６９】したがって、前記ＮＭＯＳトランジスタＮ
Ｍ１４、ＮＭ１６はそれぞれのゲ−ト端子に前記ＭＯＳ
キャパシタ−ＭＣ１のドレインソ−ス端子にかかったロ
−電圧によりそれぞれタ−ンオフされ、そのＮＭＯＳト
ランジスタＮＭ１６がタ−ンオフされるにより前記ＮＭ
ＯＳトランジスタＮＭ１８のゲ−ト端子にロ−電圧が印
加されてＮＭＯＳトランジスタＮＭ１８はタ−ンオフさ
れ、該ＮＭＯＳトランジスタＮＭ１８のタ−ンオフによ
り前記ＭＯＳキャパシタ−ＭＣ２のドレインソ−ス端子
にかかったハイ電圧がＮＭＯＳトランジスタＮＭ１５の
ゲ−ト端子に印加されてＮＭＯＳトランジスタＮＭ１５
はタ−ンオンされる。 そして、前記ＮＭＯＳトランジ
スタＮＭ１８がタ−ンオフされるによりＮＭＯＳトラン
ジスタＮＭ１７のゲ−ト端子にロ−電圧が印加されてＮ
ＭＯＳトランジスタＮＭ１７はタ−ンオフされる。
Ｍ１４、ＮＭ１６はそれぞれのゲ−ト端子に前記ＭＯＳ
キャパシタ−ＭＣ１のドレインソ−ス端子にかかったロ
−電圧によりそれぞれタ−ンオフされ、そのＮＭＯＳト
ランジスタＮＭ１６がタ−ンオフされるにより前記ＮＭ
ＯＳトランジスタＮＭ１８のゲ−ト端子にロ−電圧が印
加されてＮＭＯＳトランジスタＮＭ１８はタ−ンオフさ
れ、該ＮＭＯＳトランジスタＮＭ１８のタ−ンオフによ
り前記ＭＯＳキャパシタ−ＭＣ２のドレインソ−ス端子
にかかったハイ電圧がＮＭＯＳトランジスタＮＭ１５の
ゲ−ト端子に印加されてＮＭＯＳトランジスタＮＭ１５
はタ−ンオンされる。 そして、前記ＮＭＯＳトランジ
スタＮＭ１８がタ−ンオフされるによりＮＭＯＳトラン
ジスタＮＭ１７のゲ−ト端子にロ−電圧が印加されてＮ
ＭＯＳトランジスタＮＭ１７はタ−ンオフされる。
【００７０】一方、図６に示されたように電源供給（Ｐ
ＯＷＥＲ−ＵＰ）時論理演算部５１におけるナンドゲ−
トＮＤ２は一方入力端子に外部から供給されるハイ電圧
ＲＡＳＢ及び他方入力端子にインバ−タＩ１１により位
相の反転されたロ−電圧ＰＷＵＰがそれぞれ印加されて
ナンドリングしてハイ電圧を出力し、そり出力されたハ
イ電圧はインバ−タ−Ｉ１２，Ｉ１３を順に経てハイ電
圧として出力される。
ＯＷＥＲ−ＵＰ）時論理演算部５１におけるナンドゲ−
トＮＤ２は一方入力端子に外部から供給されるハイ電圧
ＲＡＳＢ及び他方入力端子にインバ−タＩ１１により位
相の反転されたロ−電圧ＰＷＵＰがそれぞれ印加されて
ナンドリングしてハイ電圧を出力し、そり出力されたハ
イ電圧はインバ−タ−Ｉ１２，Ｉ１３を順に経てハイ電
圧として出力される。
【００７１】これにより、発振器６１におけるナンドゲ
−トＮＤ３は一方入力端子に前記インバ−タ−Ｉ１３を
経て出力されたハイ電圧が印加され、他方入力端子にイ
ンバ−タ−Ｉ１０から出力されたロ−電圧が印加されて
ナンドリングしてハイ電圧を出力し、その出力されたハ
イ電圧はインバ−タ−Ｉ１４，Ｉ１５を順に経てハイ電
圧として出力される。
−トＮＤ３は一方入力端子に前記インバ−タ−Ｉ１３を
経て出力されたハイ電圧が印加され、他方入力端子にイ
ンバ−タ−Ｉ１０から出力されたロ−電圧が印加されて
ナンドリングしてハイ電圧を出力し、その出力されたハ
イ電圧はインバ−タ−Ｉ１４，Ｉ１５を順に経てハイ電
圧として出力される。
【００７２】そして、前記インバ−タ−Ｉ１５から出力
されたハイ電圧は再びフィ−ドバックされてナンドゲ−
トＮＤ３の他方入力端子に印加される。
されたハイ電圧は再びフィ−ドバックされてナンドゲ−
トＮＤ３の他方入力端子に印加される。
【００７３】従って、前記ナンドゲ−トＮＤ３は一方入
力端子に印加されたハイ電圧と、他方入力端子に印加さ
れたハイ電圧をナンドリングしてロ−電圧を出力し、そ
の出力されたロ−電圧は前記インバ−タ−Ｉ１４、Ｉ１
５を順に経てロ−電圧として出力される。
力端子に印加されたハイ電圧と、他方入力端子に印加さ
れたハイ電圧をナンドリングしてロ−電圧を出力し、そ
の出力されたロ−電圧は前記インバ−タ−Ｉ１４、Ｉ１
５を順に経てロ−電圧として出力される。
【００７４】結局、前記インバ−タ−Ｉ１５の出力レベ
ルはハイレベル又はロ−レベルに順に変換され、該変換
によりインバ−タ−Ｉ１６の出力レベルもロ−レベル又
はハイレベルに順に変換される。
ルはハイレベル又はロ−レベルに順に変換され、該変換
によりインバ−タ−Ｉ１６の出力レベルもロ−レベル又
はハイレベルに順に変換される。
【００７５】ここで、まず、前記インバ−タ−Ｉ１６の
出力がロ−電圧であればそのロ−電圧は電圧ポンピング
回路７１におけるインバ−タ−Ｉ１７乃至Ｉ２１を順に
経てハイ電圧として出力される。
出力がロ−電圧であればそのロ−電圧は電圧ポンピング
回路７１におけるインバ−タ−Ｉ１７乃至Ｉ２１を順に
経てハイ電圧として出力される。
【００７６】一方、ＮＭＯＳトランジスタＮＭ２０はゲ
−ト端子に前記クランピング電圧発生器２１の出力ライ
ンを経て、出力されたハイ電圧ＶBLが印加されてタ−ン
オンされ、そのタ−ンオンによりＮＭＯＳトランジスタ
ＮＭ１９はゲ−ト端子にハイ電圧が印加されてタ−ンオ
ンされて前記ＮＭＯＳトランジスタＮＭ１９、ＮＭ２０
のソ−ス端子にはハイ電圧がかかる。
−ト端子に前記クランピング電圧発生器２１の出力ライ
ンを経て、出力されたハイ電圧ＶBLが印加されてタ−ン
オンされ、そのタ−ンオンによりＮＭＯＳトランジスタ
ＮＭ１９はゲ−ト端子にハイ電圧が印加されてタ−ンオ
ンされて前記ＮＭＯＳトランジスタＮＭ１９、ＮＭ２０
のソ−ス端子にはハイ電圧がかかる。
【００７７】従って、ＮＭＯＳトランジスタＮＭ２１は
ゲ−ト端子に前記ＮＭＯＳトランジスタＮＭ１９、ＮＭ
２０のソ−ス端子にかかったハイ電圧を受けてタ−ンオ
ンされ、そのタ−ンオンにより前記インバ−タ−Ｉ２１
の出力端子にかかったハイ電圧はＮＭＯＳトランジスタ
ＮＭ２１を経てＭＯＳキャパシタ−ＭＣ３のゲ−ト端子
に印加される。
ゲ−ト端子に前記ＮＭＯＳトランジスタＮＭ１９、ＮＭ
２０のソ−ス端子にかかったハイ電圧を受けてタ−ンオ
ンされ、そのタ−ンオンにより前記インバ−タ−Ｉ２１
の出力端子にかかったハイ電圧はＮＭＯＳトランジスタ
ＮＭ２１を経てＭＯＳキャパシタ−ＭＣ３のゲ−ト端子
に印加される。
【００７８】従って、前記ＭＯＳキャパシタ−ＭＣ３の
ドレインソ−ス端子にハイ電圧がかかってＮＭＯＳトラ
ンジスタＮＭ２２のゲ−ト端子に印加されてＮＭＯＳト
ランジスタＮＭ２２はタ−ンオンされ、ＮＭＯＳトラン
ジスタＮＭ２４は自分のソ−ス端子にかかったロ−電圧
によりタ−ンオフされる。
ドレインソ−ス端子にハイ電圧がかかってＮＭＯＳトラ
ンジスタＮＭ２２のゲ−ト端子に印加されてＮＭＯＳト
ランジスタＮＭ２２はタ−ンオンされ、ＮＭＯＳトラン
ジスタＮＭ２４は自分のソ−ス端子にかかったロ−電圧
によりタ−ンオフされる。
【００７９】一方、前記インバ−タ−Ｉ１６の出力がハ
イ電圧なら該ハイ電圧は電圧ポンピング回路７１におけ
るインバ−タ−Ｉ１７乃至Ｉ２１を順に経てロ−電圧と
して出力され、その出力されたロ−電圧はＮＭＯＳトラ
ンジスタＮＭ２１を経てＭＯＳキャパシタ−ＭＣ３のゲ
−ト端子に印加される。
イ電圧なら該ハイ電圧は電圧ポンピング回路７１におけ
るインバ−タ−Ｉ１７乃至Ｉ２１を順に経てロ−電圧と
して出力され、その出力されたロ−電圧はＮＭＯＳトラ
ンジスタＮＭ２１を経てＭＯＳキャパシタ−ＭＣ３のゲ
−ト端子に印加される。
【００８０】従って、前記ＭＯＳキャパシタ−ＭＣ３の
ドレインソ−ス端子にロ−電圧がかかってＮＭＯＳトラ
ンジスタＮＭ２２のゲ−ト端子に印加されたＮＭＯＳト
ランジスタＮＭ２２はタ−ンオフされ、前記ＮＭＯＳト
ランジスタＮＭ２３は自分のソ−ス端子に印加されたロ
−電圧によりタ−ンオフされるので、図２に示された出
力ラインＯＵＴ１を経てハイ基板電圧ＶBBH が出力され
る。
ドレインソ−ス端子にロ−電圧がかかってＮＭＯＳトラ
ンジスタＮＭ２２のゲ−ト端子に印加されたＮＭＯＳト
ランジスタＮＭ２２はタ−ンオフされ、前記ＮＭＯＳト
ランジスタＮＭ２３は自分のソ−ス端子に印加されたロ
−電圧によりタ−ンオフされるので、図２に示された出
力ラインＯＵＴ１を経てハイ基板電圧ＶBBH が出力され
る。
【００８１】一方、基板電圧発生器１０２の動作を説明
すれば、まずバイアス電圧発生器１２は前記バイアス電
圧発生器１１の動作でのようにロ−電圧ＶP ，ＶN をそ
れぞれ出力する。
すれば、まずバイアス電圧発生器１２は前記バイアス電
圧発生器１１の動作でのようにロ−電圧ＶP ，ＶN をそ
れぞれ出力する。
【００８２】これにより、クランピング電圧発生器２２
におけるＰＭＯＳトランジスタＱ１はゲ−ト端子に前記
バイアス電圧発生器１２から出力されたロ−電圧ＶP を
印加されてタ−ンオンされ、そのタ−ンオンによりノ−
ドＮ１には電源電圧ＶDDから自分のスレショルド電圧を
除く電圧Ｖ３がかかる。
におけるＰＭＯＳトランジスタＱ１はゲ−ト端子に前記
バイアス電圧発生器１２から出力されたロ−電圧ＶP を
印加されてタ−ンオンされ、そのタ−ンオンによりノ−
ドＮ１には電源電圧ＶDDから自分のスレショルド電圧を
除く電圧Ｖ３がかかる。
【００８３】そして、ＰＭＯＳトランジスタＱ２はゲ−
ト端子に自分のドレイン端子にかかるロ−電圧を印加さ
れてタ−ンオンされてそのノ−ドＮ２には前記ノ−ドＮ
１の電圧から自分の電圧を除いた電圧Ｖ４、即ち、ＮＭ
ＯＳトランジスタＱ３−Ｑ５のスレショルド電圧を加え
た電圧Ｖ４がかかる。
ト端子に自分のドレイン端子にかかるロ−電圧を印加さ
れてタ−ンオンされてそのノ−ドＮ２には前記ノ−ドＮ
１の電圧から自分の電圧を除いた電圧Ｖ４、即ち、ＮＭ
ＯＳトランジスタＱ３−Ｑ５のスレショルド電圧を加え
た電圧Ｖ４がかかる。
【００８４】従って、前記ＭＯＳキャパシタ−ＭＣ３の
ドレイイソ−ス端子にロ−電圧がかかってＮＭＯＳトラ
ンジスタＮＭ２２のゲ−ト端子に印加されてＮＭＯＳト
ランジスタＮＭ２２はタ−ンオフされ、前記ＮＭＯＳト
ランジスタＮＭ２３は自分のソ−ス端子にかかったロ−
電圧によりタ−ンオフされるので図２に示された出力さ
れた出力ラインＯＵＴ１を経てハイ基板電圧ＶBBH が出
力される。
ドレイイソ−ス端子にロ−電圧がかかってＮＭＯＳトラ
ンジスタＮＭ２２のゲ−ト端子に印加されてＮＭＯＳト
ランジスタＮＭ２２はタ−ンオフされ、前記ＮＭＯＳト
ランジスタＮＭ２３は自分のソ−ス端子にかかったロ−
電圧によりタ−ンオフされるので図２に示された出力さ
れた出力ラインＯＵＴ１を経てハイ基板電圧ＶBBH が出
力される。
【００８５】一方、基板電圧発生器１０２の動作を説明
すれば、先ずバイアス電圧発生器１２は前記バイアス電
圧発生器１１の動作のようにロ−電圧ＶP 、ＶN をそれ
ぞれ出力する。
すれば、先ずバイアス電圧発生器１２は前記バイアス電
圧発生器１１の動作のようにロ−電圧ＶP 、ＶN をそれ
ぞれ出力する。
【００８６】これにより、クランピング電圧発生器２２
におけるＰＭＯＳトランジスタＱ１はゲ−ト端子に前記
バイアス電圧発生器１２から出力されたロ−電圧ＶP が
印加されてタ−ンオンされ、そのタ−ンオンによりノ−
ドＮ１には電源電圧ＶDDで自分のスレショルドを引いた
電圧Ｖ３がかかる。
におけるＰＭＯＳトランジスタＱ１はゲ−ト端子に前記
バイアス電圧発生器１２から出力されたロ−電圧ＶP が
印加されてタ−ンオンされ、そのタ−ンオンによりノ−
ドＮ１には電源電圧ＶDDで自分のスレショルドを引いた
電圧Ｖ３がかかる。
【００８７】そして、ＰＭＯＳトランジスタＱ２はゲ−
ト端子に自分のドレイン端子にかかったロ−電圧が印加
されてタ−ンオンされてそのノ−ドＮ２には前記ノ−ド
Ｎ１の電圧で自分のスレショルドを引いた電圧Ｖ４即
ち、ＮＭＯＳトランジスタＱ３乃至Ｑ５のスレショルド
を加えた電圧Ｖ４がかかる。
ト端子に自分のドレイン端子にかかったロ−電圧が印加
されてタ−ンオンされてそのノ−ドＮ２には前記ノ−ド
Ｎ１の電圧で自分のスレショルドを引いた電圧Ｖ４即
ち、ＮＭＯＳトランジスタＱ３乃至Ｑ５のスレショルド
を加えた電圧Ｖ４がかかる。
【００８８】従って、ＮＭＯＳトランジスタＱ６は前記
ノ−ドＮ１の電圧Ｖ３によりタ−ンオンされ、ＰＭＯＳ
トランジスタＱ７は前記ノ−ドＮ２の電圧Ｖ４によりタ
−ンオンされて出力ラインを経てロ−電圧ＶBLL が出力
される。
ノ−ドＮ１の電圧Ｖ３によりタ−ンオンされ、ＰＭＯＳ
トランジスタＱ７は前記ノ−ドＮ２の電圧Ｖ４によりタ
−ンオンされて出力ラインを経てロ−電圧ＶBLL が出力
される。
【００８９】これにより、電圧ポンピング回路４２にお
けるＮＭＯＳトランジスタＮＭ１１はゲ−ト端子に前記
クランピング電圧発生器２２から出力されるロ−電圧Ｖ
BLLが印加されてタ−ンオフされ、そのタ−ンオフによ
りＮＭＯＳトランジスタＮＭ１０はゲ−ト端子にロ−電
圧が印加されてタ−ンオフされる。
けるＮＭＯＳトランジスタＮＭ１１はゲ−ト端子に前記
クランピング電圧発生器２２から出力されるロ−電圧Ｖ
BLLが印加されてタ−ンオフされ、そのタ−ンオフによ
りＮＭＯＳトランジスタＮＭ１０はゲ−ト端子にロ−電
圧が印加されてタ−ンオフされる。
【００９０】従って、ＮＭＯＳトランジスタＮＭ１２、
ＮＭ１３のそれぞれのゲ−ト端子にロ−電圧が共通印加
されてＮＭＯＳトランジスタＮＭ１２，ＮＭ１３はそれ
ぞれタ−ンオフされる。
ＮＭ１３のそれぞれのゲ−ト端子にロ−電圧が共通印加
されてＮＭＯＳトランジスタＮＭ１２，ＮＭ１３はそれ
ぞれタ−ンオフされる。
【００９１】さらに、電圧ポンピング回路７２における
ＮＭＯＳトランジスタＮＭ２０はゲ−ト端子に前記クラ
ンピング電圧発生器２２から出力されたロ−電圧ＶBLL
が印加されてタ−ンオフされ、該タ−ンオフによりＮＭ
ＯＳトランジスタＮＭ１９のゲ−ト端子にロ−電圧が印
加されてＮＭＯＳトランジスタＮＭ１９はタ−ンオフさ
れる。
ＮＭＯＳトランジスタＮＭ２０はゲ−ト端子に前記クラ
ンピング電圧発生器２２から出力されたロ−電圧ＶBLL
が印加されてタ−ンオフされ、該タ−ンオフによりＮＭ
ＯＳトランジスタＮＭ１９のゲ−ト端子にロ−電圧が印
加されてＮＭＯＳトランジスタＮＭ１９はタ−ンオフさ
れる。
【００９２】従って、ＮＭＯＳトランジスタＮＭ２１は
ゲ−ト端子にロ−電圧が印加されてタ−ンオフされるの
で出力ラインＯＵＴ２を経てロ−基板電圧ＶBLL が出力
される。
ゲ−ト端子にロ−電圧が印加されてタ−ンオフされるの
で出力ラインＯＵＴ２を経てロ−基板電圧ＶBLL が出力
される。
【００９３】一方、基板電圧供給制御部２００における
インバ−タ−２０１は図６（Ａ）に示されたハイ信号Ｒ
ＡＳＢが印加されてインバ−ティングしてロ−信号とし
て出力し、その出力されたロ−信号はインバ−タ−２０
２を経てインバ−ティングされてハイ信号ＣＳ１として
出力される。
インバ−タ−２０１は図６（Ａ）に示されたハイ信号Ｒ
ＡＳＢが印加されてインバ−ティングしてロ−信号とし
て出力し、その出力されたロ−信号はインバ−タ−２０
２を経てインバ−ティングされてハイ信号ＣＳ１として
出力される。
【００９４】そして、前記インバ−タ２０２から出力さ
れたハイ信号ＣＳ１はインバ−タ−１３を経てロ−信号
に反転されてナンドゲ−ト１４，１７，２０，２３の各
第１側入力端子に印加される。
れたハイ信号ＣＳ１はインバ−タ−１３を経てロ−信号
に反転されてナンドゲ−ト１４，１７，２０，２３の各
第１側入力端子に印加される。
【００９５】これにより、前記ナンドゲ−ト１４は第
２、第３側入力端子に外部から入力されるロ−レベルの
アドレス信号Ａi ，Ａj が印加されて前記第１側入力端
子に印加されたロ−信号とナンドリングしてハイ信号を
出力し、その出力されたハイ信号はインバ−タ−１５，
１６を順に経てハイ信号ＣＳ２として出力される。
２、第３側入力端子に外部から入力されるロ−レベルの
アドレス信号Ａi ，Ａj が印加されて前記第１側入力端
子に印加されたロ−信号とナンドリングしてハイ信号を
出力し、その出力されたハイ信号はインバ−タ−１５，
１６を順に経てハイ信号ＣＳ２として出力される。
【００９６】そして、前記ナンドゲ−ト１７は第２、第
３側入力端子に外部から入力されるハイレベルのアドレ
ス信号Ａi Ｂ及びロ−レベルのアドレス信号Ａj が印加
されて前記第１側入力端子に印加されたロ−信号はナン
ドリングしてハイ信号を出力し、その出力されたハイ信
号はインバ−タ−１８，１９を順に経てハイ信号ＣＳ３
として出力として出力される。
３側入力端子に外部から入力されるハイレベルのアドレ
ス信号Ａi Ｂ及びロ−レベルのアドレス信号Ａj が印加
されて前記第１側入力端子に印加されたロ−信号はナン
ドリングしてハイ信号を出力し、その出力されたハイ信
号はインバ−タ−１８，１９を順に経てハイ信号ＣＳ３
として出力として出力される。
【００９７】さらに、前記ナンドケ−ト２０は第２、第
３側入力端子に外部から入力されるロ−レベルのアドレ
ス信号Ａi 及びハイレベルのアドレス信号Ａj Ｂが印加
されて前記第１側入力端子に印加されたロ−信号とナン
ドリングしてハイ信号を出力し、その出力されたハイ信
号はインバ−タ−２１，２２を順に経てハイ信号ＣＳ４
として出力される。
３側入力端子に外部から入力されるロ−レベルのアドレ
ス信号Ａi 及びハイレベルのアドレス信号Ａj Ｂが印加
されて前記第１側入力端子に印加されたロ−信号とナン
ドリングしてハイ信号を出力し、その出力されたハイ信
号はインバ−タ−２１，２２を順に経てハイ信号ＣＳ４
として出力される。
【００９８】さらに、前記ナンドゲ−ト２３は第２、第
３側入力端子に外部から入力されるハイレベルのアドレ
ス信号Ａi Ｂ及びハイレベルのアドレス信号Ａj Ｂが印
加されて前記第１側入力端子に印加されたロ−信号はナ
ンドリングしてハイ信号を出力し、その出力されたハイ
信号はインバ−タ−２４，２５を順に経てハイ信号ＣＳ
５として出力される。
３側入力端子に外部から入力されるハイレベルのアドレ
ス信号Ａi Ｂ及びハイレベルのアドレス信号Ａj Ｂが印
加されて前記第１側入力端子に印加されたロ−信号はナ
ンドリングしてハイ信号を出力し、その出力されたハイ
信号はインバ−タ−２４，２５を順に経てハイ信号ＣＳ
５として出力される。
【００９９】これによりマルチプレクサ３０１における
伝送ゲ−トＴＧ１はＰＭＯＳ端子にインバ−タ−ＩＮ１
を経てロ−信号に反転された信号及びＮＭＯＳ端子に前
記インバ−タ−２０２から出力されたＣＳ１が印加され
てタ−ンオンされて前記基板電圧発生器１０１から出力
されたハイ基板電圧ＶBBH をメモリ周辺回路pery. に供
給するようになる。
伝送ゲ−トＴＧ１はＰＭＯＳ端子にインバ−タ−ＩＮ１
を経てロ−信号に反転された信号及びＮＭＯＳ端子に前
記インバ−タ−２０２から出力されたＣＳ１が印加され
てタ−ンオンされて前記基板電圧発生器１０１から出力
されたハイ基板電圧ＶBBH をメモリ周辺回路pery. に供
給するようになる。
【０１００】そして、マルチプレクサ３０２乃至３０５
は前記インバ−タ−１６，１９，２２，２５からそれぞ
れ出力されたハイ信号ＣＳ２乃至ＣＳ５がそれぞれ印加
され前記マルチプレクサ３０１のように動作して前記基
板電圧発生器１０１から発生されたハイ基板電圧ＶBBH
をワ−ドラインＷ／Ｌ、Ｘデコ−ダＸ及びＹデ−コダＹ
に供給する。
は前記インバ−タ−１６，１９，２２，２５からそれぞ
れ出力されたハイ信号ＣＳ２乃至ＣＳ５がそれぞれ印加
され前記マルチプレクサ３０１のように動作して前記基
板電圧発生器１０１から発生されたハイ基板電圧ＶBBH
をワ−ドラインＷ／Ｌ、Ｘデコ−ダＸ及びＹデ−コダＹ
に供給する。
【０１０１】以後、スタンドバイ状態になると、基板電
圧発生器１０１におけるバイアス電圧発生器１０１、ク
ランピング電圧発生器２１及び発振器３１の動作は既に
説明した通りなので説明は省く。
圧発生器１０１におけるバイアス電圧発生器１０１、ク
ランピング電圧発生器２１及び発振器３１の動作は既に
説明した通りなので説明は省く。
【０１０２】一方、前記ナンドゲ−トＮＤ１は他方入力
端子に図６（Ｃ）に示されたロ−レベルのイネ−ブル信
号ＥＮが印加され前記発振器３１でのインバ−タ−１９
から の出力レベルに係わることなく、ハイ電圧を出力
し、その出力によりＮＭＯＳトランジスタＮＭ１１乃至
ＮＭ１９及びＭＯＳキャパシタ−ＭＣ１、ＭＣ２の動作
は既に説明したものと同一なので説明は省く。
端子に図６（Ｃ）に示されたロ−レベルのイネ−ブル信
号ＥＮが印加され前記発振器３１でのインバ−タ−１９
から の出力レベルに係わることなく、ハイ電圧を出力
し、その出力によりＮＭＯＳトランジスタＮＭ１１乃至
ＮＭ１９及びＭＯＳキャパシタ−ＭＣ１、ＭＣ２の動作
は既に説明したものと同一なので説明は省く。
【０１０３】一方、前記ナンドゲ−トＮＤ２は一方入力
端子に外部から供給されるハイ電圧ＲＡＳＢ及び他方入
力端子にインバ−タ−Ｉ１１を位相の反転されたハイ電
圧ＰＷＵＰがそれぞれ印加されてナンドリングしてロ−
電圧を出力し、その出力されたロ−電圧はインバ−タ−
Ｉ１２，Ｉ１３を順に経てロ−電圧に出力される。
端子に外部から供給されるハイ電圧ＲＡＳＢ及び他方入
力端子にインバ−タ−Ｉ１１を位相の反転されたハイ電
圧ＰＷＵＰがそれぞれ印加されてナンドリングしてロ−
電圧を出力し、その出力されたロ−電圧はインバ−タ−
Ｉ１２，Ｉ１３を順に経てロ−電圧に出力される。
【０１０４】その結果、発振器６１におけるナンドゲ−
トＮＤ３は一方端子に前記インバ−タ−Ｉ１３を経て出
力されたロ−電圧が印加され、他方入力端子に入力され
る電圧に係わらずハイ電圧を出力し、該出力されたハイ
電圧はインバ−タ−Ｉ１４、Ｉ１５を順に経てハイ電圧
として出力される。
トＮＤ３は一方端子に前記インバ−タ−Ｉ１３を経て出
力されたロ−電圧が印加され、他方入力端子に入力され
る電圧に係わらずハイ電圧を出力し、該出力されたハイ
電圧はインバ−タ−Ｉ１４、Ｉ１５を順に経てハイ電圧
として出力される。
【０１０５】そして、前記インバ−タ−Ｉ１５から出力
されたハイ電圧は再びフィ−ドバックされてナンドゲ−
トＮＤ３の他方入力端子に印加される。
されたハイ電圧は再びフィ−ドバックされてナンドゲ−
トＮＤ３の他方入力端子に印加される。
【０１０６】従って、前記ナンドケ−トＮＤ３は一方端
子に印加されたロ−電圧と他方入力端子に印加されたハ
イ電圧をナンドリングしてロ−電圧を出力し、該出力さ
れたロ−電圧は前記インバ−タ−Ｉ１４，Ｉ１５を順に
経てロ−電圧として出力される。
子に印加されたロ−電圧と他方入力端子に印加されたハ
イ電圧をナンドリングしてロ−電圧を出力し、該出力さ
れたロ−電圧は前記インバ−タ−Ｉ１４，Ｉ１５を順に
経てロ−電圧として出力される。
【０１０７】結局、前記インバ−タ−Ｉ１５の出力レベ
ルは続いてロ−レベルに保たれ、前記インバ−タ−Ｉ１
６の出力レベルもロ−レベルに保たれ電圧ポンピング回
路７１に印加されるので前記電圧ポンピング回路７１は
既に説明されたように動作するので出力ラインＯＵＴ１
を経てハイ基板電圧ＶBBH が出力される。
ルは続いてロ−レベルに保たれ、前記インバ−タ−Ｉ１
６の出力レベルもロ−レベルに保たれ電圧ポンピング回
路７１に印加されるので前記電圧ポンピング回路７１は
既に説明されたように動作するので出力ラインＯＵＴ１
を経てハイ基板電圧ＶBBH が出力される。
【０１０８】そして、前記基板電圧発生器１０２は既に
説明したように動作するので出力ラインＯＵＴ２を経て
ロ−基板電圧ＶBBL が出力される。
説明したように動作するので出力ラインＯＵＴ２を経て
ロ−基板電圧ＶBBL が出力される。
【０１０９】一方、基板電圧供給部でのインバ−タ−２
０１は図６（Ａ）に示されたハイ信号ＲＡＳＢを印加さ
れ続けるので基板電圧供給制御部２００及び基板電圧選
択部３００の動作は既に説明したものと同一なので詳細
な説明は省略する。
０１は図６（Ａ）に示されたハイ信号ＲＡＳＢを印加さ
れ続けるので基板電圧供給制御部２００及び基板電圧選
択部３００の動作は既に説明したものと同一なので詳細
な説明は省略する。
【０１１０】以後、図６に示されたアクチブ状態になる
と、前記基板電圧発生器１０１、１０２の既に説明した
ようにハイ基板電圧ＶBBH 及びロ−基板電圧ＶBBL をそ
れぞれ出力する。
と、前記基板電圧発生器１０１、１０２の既に説明した
ようにハイ基板電圧ＶBBH 及びロ−基板電圧ＶBBL をそ
れぞれ出力する。
【０１１１】一方、基板電圧供給制御部２００のインバ
−タ２０１は図６（Ａ）に示したロ−信号ＲＡＳＢを印
加されてインバ−ティングしてハイ信号として出力し、
その出力されたハイ信号はインバ−タ２０２を経てイン
バ−ティングされてロ−信号ＣＳ１として出力される。
−タ２０１は図６（Ａ）に示したロ−信号ＲＡＳＢを印
加されてインバ−ティングしてハイ信号として出力し、
その出力されたハイ信号はインバ−タ２０２を経てイン
バ−ティングされてロ−信号ＣＳ１として出力される。
【０１１２】そして、前記インバ−タ２０２から出力さ
れたロ−信号ＣＳ１はインバ−タ１３を経てハイ信号に
反転されてゲ−ト１４，１７，２０，２３の各第１側入
力端子に印加される。
れたロ−信号ＣＳ１はインバ−タ１３を経てハイ信号に
反転されてゲ−ト１４，１７，２０，２３の各第１側入
力端子に印加される。
【０１１３】すると、前記ナンドゲ−ト１４は第２、第
３側入力端子に外部から入力されるロ−レベルのアドレ
ス信号Ａi ，Ａj を印加されて前記第１側入力端子に印
加されたハイ信号とナンドリングしてハイ信号を出力
し、その出力されたハイ信号はインバ−タ１５，１６を
通して順次経てハイ信号ＣＳ２として出力される。
３側入力端子に外部から入力されるロ−レベルのアドレ
ス信号Ａi ，Ａj を印加されて前記第１側入力端子に印
加されたハイ信号とナンドリングしてハイ信号を出力
し、その出力されたハイ信号はインバ−タ１５，１６を
通して順次経てハイ信号ＣＳ２として出力される。
【０１１４】そして、前記ナンドゲ−ト１７は第２，第
３側入力端子に外部から入力されるハイレベルのアドレ
ス信号Ａi Ｂ及びロ−レベルのアドレス信号Ａj を印加
されて前記第１側入力端子に印加されたハイ信号とナン
ドリングしてハイ信号を出力し、その出力されたハイ信
号はインバ−タ１８，１９を順次経てハイ信号ＣＳ３と
して出力される。
３側入力端子に外部から入力されるハイレベルのアドレ
ス信号Ａi Ｂ及びロ−レベルのアドレス信号Ａj を印加
されて前記第１側入力端子に印加されたハイ信号とナン
ドリングしてハイ信号を出力し、その出力されたハイ信
号はインバ−タ１８，１９を順次経てハイ信号ＣＳ３と
して出力される。
【０１１５】そして、前記ナンドゲ−ト２０は第２，第
３側入力端子に外部から入力されるロ−レベルのアドレ
ス信号Ａi 及びハイベルのアドレス信号Ａj Ｂを印加さ
れて前記第１側入力端子に印加されたハイ信号とナンド
リングしてハイ信号を出力し、その出力されたハイ信号
はインバ−タ２１，２２を順次経てハイ信号ＣＳ４とし
て出力される。
３側入力端子に外部から入力されるロ−レベルのアドレ
ス信号Ａi 及びハイベルのアドレス信号Ａj Ｂを印加さ
れて前記第１側入力端子に印加されたハイ信号とナンド
リングしてハイ信号を出力し、その出力されたハイ信号
はインバ−タ２１，２２を順次経てハイ信号ＣＳ４とし
て出力される。
【０１１６】そして、前記ナンドゲ−ト２３は第２，第
３側入力端子に外部から入力されるハイレベルのアドレ
ス信号Ａi Ｂ，Ａj Ｂを印加されて前記第１側入力端子
に印加されたハイ信号とナンドリングしてロ−信号を出
力し、その出力されたロ−信号はインバ−タ２４，２５
を順次経てロ−信号ＣＳ５として出力される。
３側入力端子に外部から入力されるハイレベルのアドレ
ス信号Ａi Ｂ，Ａj Ｂを印加されて前記第１側入力端子
に印加されたハイ信号とナンドリングしてロ−信号を出
力し、その出力されたロ−信号はインバ−タ２４，２５
を順次経てロ−信号ＣＳ５として出力される。
【０１１７】これにより、マルチプレクサ３０１におけ
る伝送ゲ−トＴＧ２はＮＭＯＳ端子にインバ−タＩＮ１
を経て反転されたハイ信号及びＰＭＯＳ端子に前記イン
バ−タ２０２から出力されたロ−信号ＣＳ１を印加され
てタ−ンオンされて前記基板電圧発生器１０２から出力
された基板電圧ＶBBH をメモリ周辺回路ｐｅｒｉ．に供
給するようになる。
る伝送ゲ−トＴＧ２はＮＭＯＳ端子にインバ−タＩＮ１
を経て反転されたハイ信号及びＰＭＯＳ端子に前記イン
バ−タ２０２から出力されたロ−信号ＣＳ１を印加され
てタ−ンオンされて前記基板電圧発生器１０２から出力
された基板電圧ＶBBH をメモリ周辺回路ｐｅｒｉ．に供
給するようになる。
【０１１８】そして、前記マルチプレクサ３０２−３０
４は前記インバ−タ１６，１９，２２からそれぞれ出力
されたハイ信号ＣＳ２−ＣＳ４をそれぞれ印加されて前
記基板電圧発生器１０１から発生されたハイ基板電圧Ｖ
BBH をワ−ドラインＷ／Ｌ、アクセスデコ−ダＸ及びＹ
デコ−ダＹに供給する。
４は前記インバ−タ１６，１９，２２からそれぞれ出力
されたハイ信号ＣＳ２−ＣＳ４をそれぞれ印加されて前
記基板電圧発生器１０１から発生されたハイ基板電圧Ｖ
BBH をワ−ドラインＷ／Ｌ、アクセスデコ−ダＸ及びＹ
デコ−ダＹに供給する。
【０１１９】一方、前記マルチプレクサ３０５は前記イ
ンバ−タ２５からそれぞれ出力されたロ−信号ＣＳ５を
印加されて前記基板電圧発生器１０２から発生されたロ
−基板電圧ＶBBH をワ−ドラインＷ／Ｌ、アクセスデコ
−ダＸ及びＹデコ−ダＹに供給するようになる。
ンバ−タ２５からそれぞれ出力されたロ−信号ＣＳ５を
印加されて前記基板電圧発生器１０２から発生されたロ
−基板電圧ＶBBH をワ−ドラインＷ／Ｌ、アクセスデコ
−ダＸ及びＹデコ−ダＹに供給するようになる。
【０１２０】
【発明の効果】以上、詳細に説明したように、本発明に
よるメモリの基板電圧の供給制御回路は基板電圧発生回
路をメモリの内部に構成してメモリの状態によりレベル
の異なる基板電圧をメモリ各回路に供給することによ
り、メモリ内部回路に使われる電力を減少させることが
でき、アクチィブ状態でデコ−ディングするとき、デコ
−ディングされない経路にハイ基板電圧を供給し、デコ
−ディングされる経路にはロ−基板電圧を供給すること
により、メモリ内部回路の消費電力を減少させることが
できる。
よるメモリの基板電圧の供給制御回路は基板電圧発生回
路をメモリの内部に構成してメモリの状態によりレベル
の異なる基板電圧をメモリ各回路に供給することによ
り、メモリ内部回路に使われる電力を減少させることが
でき、アクチィブ状態でデコ−ディングするとき、デコ
−ディングされない経路にハイ基板電圧を供給し、デコ
−ディングされる経路にはロ−基板電圧を供給すること
により、メモリ内部回路の消費電力を減少させることが
できる。
【図１】本発明によるメモリの基板電圧供給制御回路図
である。
である。
【図２】図１の各部の詳細回路図である。
【図３】図１の各部の詳細回路図である。
【図４】図２及び図３の各部の詳細回路図である。
【図５】図２及び図３の各部の詳細回路図である。
【図６】（Ａ）乃至（Ｃ）メモリの状態に応じた図１の
入出力波形図である。
入出力波形図である。
【図７】従来の理想的な電圧供給制御回路図である。
【図８】従来の更に他の理想的な電圧供給制御回路図で
ある。
ある。
【図９】従来のメモリに供給される基板電圧のレベル制
御を説明するための工程図である。
御を説明するための工程図である。
１００：基板電圧発生部 ２００：基板電圧供給制御部 ３００：基板電圧選択部 １０１．１０２：基板電圧発生器 ２０１，２０２：インバ−タ− ２０３：デコ−ダ ３０１〜３０５：マルチプレクサ １１，１２：バイアス電圧発生器 ２１．２２：クランピング電圧発生器 ３１，３２：発振器 ４１，４２：電圧ポンピング回路 ５１，５２：論理演算器 ６１，６２：発振器 ７１，７２：電圧ポンピング回路
フロントページの続き (56)参考文献 特開 平４−302897（ＪＰ，Ａ) 特開 平６−60652（ＪＰ，Ａ) 特開 平６−60648（ＪＰ，Ａ) 特開 平２−76253（ＪＰ，Ａ) 特開 平６−217528（ＪＰ，Ａ) 特開 平２−18783（ＪＰ，Ａ) 特開 平６−89574（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G11C 11/40 - 11/409
Claims (15)
- 【請求項１】 外部から印加されるロ−アドレスストロ
−ブ信号、電源供給信号及びイネ−ブル信号によりハイ
レベルの基板電圧及びロ−レベルの基板電圧をそれぞれ
発生し、その発生されたハイレベルの基板電圧をメモリ
セルに供給する第１および第２基板電圧発生手段と、 外部から印加されるロ−アドレスストロ−ブ信号及び第
１乃至第４アドレス信号により前記第１および第２基板
電圧発生手段からそれぞれ発生されたハイレベルの基板
電圧及びロ−レベルの基板電圧をメモリ内部回路にそれ
ぞれ供給されるように第１乃至第５制御信号をそれぞれ
出力する基板電圧供給制御手段と、 前記基板電圧供給制御手段からそれぞれ出力された第１
乃至第５制御信号により前記第１および第２基板電圧発
生手段からそれぞれ発生されたハイレベルの基板電圧及
びロ−レベルの基板電圧を選択してワ−ドラインドライ
バ、Ｘデコ−ダ、Ｙデコ−ダ及びメモリ周辺回路にそれ
ぞれ供給する基板電圧選択手段とを含み、 前記基板電圧供給制御手段は、 外部から入力されるロ−アドレスストロ−ブ信号を順に
インバ−ティングして第１制御信号を出力する第１、第
２インバ−タ−と、 前記第２インバ−タ−から出力された第１制御信号によ
り外部から入力される第１乃至第４アドレス信号をデコ
−ディングして第２乃至第５制御信号を出力するデコ−
ダとを含み、 前記基板電圧選択手段は、 基板電圧供給制御手段から出力された第１制御信号によ
り前記第１、第２基板電圧発生手段からそれぞれ出力さ
れたハイレベルの基板電圧及びロ−レベルの基板電圧中
少なくともいずれか一つを選んでメモリ内部の周辺の回
路に供給する第１マルチプレクサと、 前記基板電圧供給制御手段からそれぞれ出力された第２
乃至第５制御手段により前記第１、第２基板電圧発生手
段でそれぞれ発生されたハイレベルの基板電 圧及びロ−
レベルの基板電圧中のいずれか一つを選択してワ−ドラ
インドライバ、Ｘデコ−ダ及びＹデコ−ダにそれぞれ供
給する第２乃至第５マルチプレクサとを含む、メモリの
基板電圧供給制御回路。 - 【請求項２】 前記第１基板電圧手段は第１、第２バイ
アス電圧をそれぞれ発生するバイアス電圧発生器と、 前記バイアス電圧発生器から発生された第１バイアス電
圧をクランピングして一定のハイ電圧を発生するクラン
ピング電圧発生器と、 前記バイアス電圧発生器でそれぞれ発生された第１、第
２バイアス電圧によりスタンドバイ及びアクチブ時発振
する第１発振器と、 前記第１発振器から発振された信号及び外部から印加さ
れるイネ−ブル信号を論理演算し、該論理演算された信
号を前記クランピング電圧発生器から発生されたハイ電
圧によりポンピングしてハイレベルの基板電圧を出力す
る第１電圧ポンピング回路と、 外部から供給されるロ−アドレスストロ−ブ信号及び電
源供給信号を論理演算する論理演算器と、 アクチブ時前記論理演算器から論理演算された信号によ
り発振する第２発振器と、 前記クランピング電圧発生器から発生されたハイ電圧に
より前記第２発振器から発振された電圧をポンピングし
てハイレベルの基板電圧を出力する第２電圧ポピング回
路とを含めてなることを特徴とする請求項１記載のメモ
リの基板電圧供給制御回路。 - 【請求項３】 前記バイアス電圧発生器はソ−ス端子に
電源電圧端子が連結され、ゲ−ド端子に接地端子が連結
される第１ＰＭＯＳトランジスタと、 ドレイン端子に前記第１ＰＭＯＳトランジスタのドレイ
ン端子が連結されて第１出力ラインと連結され、ゲ−ト
端子に前記第１出力ラインが連結され、ソ−ス端子に接
地端子が連結される第１ＮＭＯＳトランジスタと、 ソ−ス端子に電源電圧端子が連結され、ゲ−ト端子が自
分のドレイン端子に連結されて第２出力ラインと連結さ
れる第２ＰＭＯＳトランジスタと、 ドレイン端子に前記第２ＰＭＯＳトランジスタのドレイ
ン端子が連結され、ゲ−ト端子に前記第１ＮＭＯＳトラ
ンジスタのゲ−ト端子が連結され、ソ−ス端子に接地端
子が連結される第２ＮＭＯＳトランジスタとを含めてな
ることを特徴とする請求項２記載のメモリの基板電圧供
給制御回路。 - 【請求項４】 前記クランピング電圧発生器はソ−ス端
子に電源電圧が連結され、ゲ−ト端子に前記第１バイア
ス電圧の出力ラインが連結される第１ＰＭＯＳトランジ
スタと、 ソ−ス端子に前記第１ＰＭＯＳトランジスタのドレイン
端子が連結されて第１出力ラインと連結され、ゲ−ト端
子に自分のドレイン端子が連結される第２ＰＭＯＳトラ
ンジスタと、 ドレイン端子に前記第２ＰＭＯＳトランジスタのドレイ
ン端子が連結されて第２出力端子と連結され、ゲ−ト端
子に自分のドレイン端子が連結される第１ＮＭＯＳトラ
ンジスタと、 ドレイン端子に前記第１ＮＭＯＳトランジスタのソ−ス
端子が連結され、ゲ−ト端子に自分のドレイン端子が連
結される第２ＮＭＯＳトランジスタと、 ドレイン端子に前記第２ＮＭＯＳトランジスタのソ−ス
端子が連結され、ゲ−ト端子に自分のドレイン端子が連
結される第３ＮＭＯＳトランジスタと、 ドレイン端子に前記第３ＮＭＯＳトランジスタのソ−ス
端子が連結され、ゲ−ト端子に自分のドレイン端子が連
結される第４ＮＭＯＳトランジスタと、 ドレイン端子に前記第４ＮＭＯＳトランジスタのソ−ス
端子が連結されゲ−ト端子に自分のドレイン端子が連結
される第５ＮＭＯＳトランジスタと、ド レイン端子に前記第５ＮＭＯＳトランジスタのソ−ス
端子が連結され、ゲ−ト端子に自分のドレイン端子が連
結され、ソ−ス端子に接地端子が連結される第６ＮＭＯ
Ｓトランジスタと、 ドレイン端子に電源電圧端子が連結され、ゲ−ト端子に
前記第１出力ラインの連結される第７ＮＭＯＳトランジ
スタと、 ソ−ス端子に前記第７ＮＭＯＳトランジスタのソ−ス端
子が連結されて第３出力ラインが連結され、ゲ−ト端子
に前記第２出力ラインが連結される第３ＰＭＯＳトラン
ジスタと、 一方端子に前記第３ＰＭＯＳトランジスタのドレイン端
子が連結され、他方端子に接地端子が連結される抵抗
と、 前記第３出力ラインと接地端子との間に並列に連結され
るキャパシタ−と、 ソ−ス端子に電源電圧端子が連結され、ゲ−ト端子に前
記第１バイアス電圧の出力ラインが連結され、ドレイン
端子に前記第３出力ラインが連結される第４ＰＭＯＳト
ランジスタとを含めてなることを特徴とする請求項２記
載のメモリの基板電圧供給制御回路。 - 【請求項５】 前記第１発振器はバイアス電圧発生器か
ら発生された第１バイアス電圧によりフィ−ドバックさ
れて入力される信号をインバ−ティングする第１インバ
−タ−と、 前記バイアス電圧発生器から発生された第２バイアス電
圧により前記第１インバ−タ−でインバ−ティングされ
た信号をインバ−ティングする第２インバ−＾タ−と、 前記バイアス電圧発生器から発生された第１バイアス電
圧により前記第２インバ−タ−で反転された信号をイン
バ−ティングする第３インバ−タ−と、 前記バイアス電圧発生器から発生された第２バイアス電
圧により前記第３インバ−タ−でイバ−ティングされた
信号をインバ−ティングする第４インバ−タ−と、 前記バイアス電圧発生器から発生された第１バイアス電
圧により前記第４インバ−タ−で反転された信号をイン
バ−ティングする第５インバ−タ−と、 前記バイアス電圧発生器から発生された第２バイアス電
圧により前記第５インバ−タ−でイバ−ティングされた
信号をインバ−ティングする第６インバ−タ−と、 前記バイアス電圧発生器から発生された第１バイアス電
圧により前記第６インバ−タ−で反転された信号をイン
バ−ティングする第７インバ−タ−と、 前記バイアス電圧発生器から発生された第２バイアス電
圧により前記第７インバ−タ−でイバ−ティングされた
信号をインバ−ティングする第８インバ−タ−と、 前記バイアス電圧発生器から発生された第１バイアス電
圧により前記第８インバ−タ−で反転された信号をイン
バ−ティングする第９インバ−タ−とを含めて構成され
ることを特徴とする請求項２記載のメモリの基板電圧供
給制御回路。 - 【請求項６】 前記第１、第３、第５、第７、第９イン
バ−タ−はそれぞれのソ−ス端子に電源電圧端子が連結
され、ゲ−ト端子に前記バイアス電圧発生器から発生さ
れた第１バイアス電圧の出力ラインが連結される第１Ｐ
ＭＯＳトランジスタと、 ソ−ス端子に前記第１ＰＭＯＳトランジスタのドレイン
端子が連結され、ゲ−ト端子に前記第９、第２、第４、
第６、第８インバ−タ−のそれぞれの出力ラインが連結
される第２ＰＭＯＳトランジスタと、 ドレイン端子に前記第２ＰＭＯＳトランジスタのドレイ
ン端子が連結されて出力ラインと連結され、ゲ−ト端子
に前記第２ＰＭＯＳトランジスタのゲ−ト端子が連結さ
れ、ソ−ス端子に接地端子が連結されるＮＭＯＳトラン
ジスタとを含めてなることを特徴とする請求項５記載の
メモリの基板電圧供給制御回路。 - 【請求項７】 前記第２、第４、第６、第８インバ−タ
−はそれぞれのソ−ス端子に電源電圧端子が連結され、
ゲ−ト端子に前記第１、第３、第５、第７、インバ−タ
−のそれぞれの出力ラインが連結される第１ＰＭＯＳト
ランジスタと、 ドレイン端子に前記第１ＰＭＯＳトランジスタのドレイ
ン端子が連結されて出力ラインと連結され、ゲ−ト端子
に前記第１ＰＭＯＳトランジスタのゲ−ト端子が連結さ
れる第１ＮＭＯＳトランジスタと、 ドレイン端子に前記第１ＮＭＯＳトランジスタのソ−ス
端子が連結され、ゲ−ト端子に前記バイアス電圧発生器
で発生された第２バイアス電圧の出力ラインが連結さ
れ、ソ−ス端子に接地端子が連結される第２ＮＭＯＳト
ランジスタとを含めてなることを特徴とする請求項５記
載のメモリの基板電圧供給制御回路。 - 【請求項８】 前記第１電圧ポンピング回路は一方入力
端子に前記第１発振器の出力信号ラインが連結され、他
方入力端子に外部から入力されたイネ−ブル信号ライン
が連結されるナンドゲ−トと、 入力端子に前記ナンドゲ−トの出力端子が連結されるイ
ンバ−タ−と、 ドレイン端子に前記クランピング電圧発生器の出力電圧
ラインが連結され、ゲ−ト端子に自分のソ−ス端子が連
結される第１ＮＭＯＳトランジスタと、 ドレイン端子に前記第１ＮＭＯＳトランジスタのドレイ
ン端子が連結されて自分のゲ−ト端子と連結され、ソ−
ス端子に前記第１ＮＭＯＳトランジスタのソ−ス端子が
連結される第２ＮＭＯＳトランジスタ、 ドレイン端子に前記ナンドゲ−トの出力端子が連結さ
れ、ゲ−ト端子に前記第１、第２ＮＭＯＳトランジスタ
のソ−ス端子が共通連結される第３ＮＭＯＳトランジス
タと、 ドレイン端子に前記インバ−タ−の出力端子が連結さ
れ、ゲ−ト端子に前記第３ＮＭＯＳトランジスタのゲ−
ト端子が連結される第４ＮＭＯＳトランジスタと、 ゲ−ト端子に前記第３ＮＭＯＳトランジスタのソ−ス端
子が連結される第１ＭＯＳキャパシタ−と、 ゲ−ト端子に前記第４ＮＭＯＳトランジスタのソ−ス端
子が連結される第２ＭＯＳキャパシタ−と、 ドレイン端子に前記第１ＭＯＳキャパシタ−のドレイン
ソ−ス端子が連結され、ゲ−ト端子に自分のドレイン端
子が連結され、ソ−ス端子に接地端子が連結される第５
ＮＭＯＳトランジスタと、 ドレイン端子に前記第２ＭＯＳキャパシタ−のドレイン
ソ−ス端子が連結され、ゲ−ト端子に自分のドレイン端
子が連結され、ソ−ス端子に接地端子が連結される第６
ＮＭ０Ｓトランジスタと、 ドレイン端子に前記第６ＮＭＯＳトランジスタのドレイ
ン端子が連結され、ゲ−ト端子に前記第５ＮＭＯＳトラ
ンジスタのゲ−ト端子が連結される第７ＮＭ０Ｓトラン
ジスタと、 ドレイン端子に前記第７ＮＭＯＳトランジスタのゲ−ト
端子が連結され、ゲ−ト端子に自分のソ−ス端子が連結
され第８ＮＭＯＳトランジスタと、 ドレイン端子に前記第６ＮＭＯＳトランジスタのゲ−ト
端子が連結され、ゲ−ト端子に前記７ＮＭＯＳトランジ
スタのソ−ス端子が連結され、ソ−ス端子に自分のゲ−
ト端子が連結されてハイレベルの基板電圧の出力ライン
に連結される第９ＮＭＯＳトランジスタとを含めてなる
ことを特徴とする請求項２記載のメモリの基板電圧供給
制御回路。 - 【請求項９】 前記論理演算器は外部から入力されるロ
−アドレスストロ−ブ信号と、第１インバ−タ−を経た
電源供給信号をナンドリングするナンドゲ−トと、 前記ナンドゲ−トから出力された信号を順にインバ−テ
ィングする第２、第３インバ−タ−とを含めてなること
を特徴とする請求項２記載のメモリの基板電圧供給制御
回路。 - 【請求項１０】 前記第２発振器は論理演算器から出力
された信号とフィ−ドバックされて入力された信号をナ
ンドリングするナンドゲ−トと、 前記ナンドゲ−トから出力された信号を順にインバ−テ
ィングして該インバ−ティングされた信号を前記ナンド
ゲ−トにフィ−ドバックさせる第１、第２インバ−タ−
と、 前記第２インバ−タ−から出力された信号をインバ−テ
ィングする第３インバ−タ−とを含めてなることを特徴
とする請求項２記載のメモリの基板電圧供給制御回路。 - 【請求項１１】 前記第２電圧ポンピング回路は第２発
振器から出力された信号を順にインバ−ティングする第
１乃至第５インバ−タ−と、 ドレイン端子に前記クランピング電圧発生器の出力電圧
ラインが連結され、ゲ−ト端子に自分のソ−ス端子が連
結される第１ＮＭＯＳトランジスタと、 ドレイン端子に前記第１ＮＭＯＳトランジスタのドレイ
ン端子が連結され、ゲ−ト端子に自分のドレイン端子が
連結され、ゲ−ト端子に自分のドレイン端子が連結さ
れ、ソ−ス端子に前記第１ＮＭＯＳトランジスタのソ−
ス端子が連結される第２ＮＭＯＳトランジスタ、 ドレイン端子に前記第５インバ−タ−の出力端子が連結
され、ゲ−ト端子に前記第１、第２ＮＭＯＳトランジス
タのソ−ス端子が共通連結される第３ＮＭＯＳトランジ
スタと、 ゲ−ト端子に前記第３ＮＭＯＳトランジスタのソ−ス端
子が連結される第１ＭＯＳキャパシタ−と、 ドレイン端子に前記第１ＭＯＳキャパシタ−のドレイン
ソ−ス端子が連結され、ゲ−ト端子に自分のドレイン端
子が連結され、ソ−ス端子に接地端子が連結される第４
ＮＭＯＳトランジスタと、 ドレイン端子に前記第４ＮＭＯＳトランジスタのドレイ
ン端子が連結され、ゲ−ト端子に自分のソ−ス端子が連
結される第５ＮＭＯＳトランジスタと、 前記第５ＮＭＯＳトランジスタのゲ−ト端子と接地端子
との間に並列に連結されて前記ハイレベルの基板電圧の
出力ラインが連結される第２ＭＯＳキャパシタ−とを含
めてなることを特徴とする請求項２記載のメモリの基板
電圧供給制御回路。 - 【請求項１２】 前記第２基板電圧手段は第１、第２バ
イアス電圧をそれぞれ発生するバイアス電圧発生器と、 前記バイアス電圧発生器から発生された第１バイアス電
圧をクランピングして一定のロ−電圧を発生するクラン
ピング電圧発生器と、 前記バイアス電圧発生器でそれぞ発生された第１、第２
バイアス電圧によりスタンドバイ及びアクチブ時発振す
る発振信号を出力する第１発振器と、 前記第１発振器から発振された信号及び外部から印加さ
れるイネ−ブル信号を論理演算し、該論理演算された信
号を前記クランピング電圧発生器から発生されたロ−電
圧によりポンピングして一定のロ−基板電圧を出力する
第１電圧ポンピング回路と、 外部から供給されるロ−アドレスストロ−ブ信号及び電
源供給信号を論理演算する論理演算器と、 アクチブ時前記論理演算器から論理演算された信号によ
り発振する第２発振器と、 前記クランピング電圧発生器から発生されたロ−電圧に
より前記第２発振器から発振された電圧をポンピングし
て一定のロ−基板電圧を出力する第２電圧ポンピング回
路とを含めてなることを特徴とする請求項１記載のメモ
リの基板電圧供給制御回路。 - 【請求項１３】 前記クランピング電圧発生器はソ−ス
端子に電源電圧と連結されて、ゲ−ト端子に前記第１バ
イアス電圧の出力ラインが連結される第１ＰＭＯＳトラ
ンジスタと、 ソ−ス端子に前記第１ＰＭＯＳトランジスタのドレイン
端子が連結されて第１出力ラインと連結され、ゲ−ト端
子に自分のドレイン端子が連結される第２ＰＭＯＳトラ
ンジスタと、 ドレイン端子に前記第２ＰＭＯＳトランジスタのドレイ
ン端子が連結されて第２出力端子と連結され、ゲ−ト端
子に自分のドレイン端子が連結される第１ＮＭＯＳトラ
ンジスタと、 ドレイン端子に前記第１ＮＭＯＳトランジスタのソ−ス
端子が連結され、ゲ−ト端子に自分のドレイン端子が連
結される第２ＮＭＯＳトランジスタと、 ドレインに前記第２ＮＭＯＳトランジスタのソ−ス端子
が連結され、ゲ−ト端子に自分のドレイン端子が連結さ
れる第３ＮＭＯＳトランジスタと、 ドレイン端子に電源電圧端子が連結され、ゲ−ト端子に
前記第１出力ラインが連結される第４ＮＭＯＳトランジ
スタと、 ソ−ス端子に前記第４ＮＭＯＳトランジスタのソ−ス端
子が連結されて第３出力ラインが連結され、ゲ−ト端子
に前記第２出力ラインの連結される第３ＰＭＯＳトラン
ジスタと、 一方端子に前記第３ＰＭＯＳトランジスタのソ−ス端子
が連結され、他方端子に接地端子が連結される抵抗と、 前記第３出力ラインと接地端子との間に並列に連結され
るキャパシタ−と、 ソ−ス端子に電源電圧端子が連結され、ゲ−ト端子に前
記第１バイアス電圧の出力ラインが連結され、ドレイン
端子に前記第３出力ラインが連結される第４ＰＭＯＳト
ランジスタとを含めてなることを特徴とする請求項１２
記載のメモリの基板電圧供給制御回路。 - 【請求項１４】 前記デコ−ダは第１制御信号をインバ
−ティングする第１インバ−タ−と、 前記第１インバ−タ−で反転された信号及び外部から入
力される第１アドレス信号をナンドリングする第１ナン
ドゲ−トと、 前記第１ナンドゲ−トから出力された信号を順にインバ
−ティングして第２制御信号を出力する第２、第３イン
バ−タ−と、 前記第１インバ−タ−で反転された信号と外部から入力
される第２アドレス信号をナンドリングする第２ナンド
ゲ−トと、 前記第２ナンドゲ−トから出力された信号を順にインバ
−ティングして第３制御信号を出力する第４、第５イン
バ−タ−と、 前記第１インバ−タ−から出力された信号と、外部から
入力される第３アドレス信号をナンドリングする第３ナ
ンドゲ−トと、 前記第３ナンドゲ−トから出力された信号を順にイバ−
ティングして第４制御信号を出力する第６、第７インバ
−タ−と、 前記第１インバ−タ−から出力された信号と、外部から
入力される第４アドレス信号をナンドリングする第４ナ
ンドゲ−トと、 前記第４ナンドケ−トから出力された信号を順にインバ
−ティングして第５制御信号を出力する第８、第９イン
バ−タ−とを含めてなることを特徴とする請求項１記載
のメモリの基板電圧供給制御回路。 - 【請求項１５】 前記第１乃至第５マルチプレクサは第
１インバ−タ−を経て位相の反転された第１乃至第５制
御信号及び前記第１乃至第５制御信号により前記第１、
第２基板電圧発生手段からそれぞれ発生されたハイレベ
ルの基板電圧及びロ−レベルの基板電圧をそれぞれ伝送
する第１、第２伝送ゲ−トを含めて構成されることを特
徴とする請求項１記載のメモリの基板電圧供給制御回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95P35145 | 1995-10-12 | ||
| KR1019950035145A KR0179845B1 (ko) | 1995-10-12 | 1995-10-12 | 메모리의 기판전압 공급제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09128967A JPH09128967A (ja) | 1997-05-16 |
| JP2840935B2 true JP2840935B2 (ja) | 1998-12-24 |
Family
ID=19429989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8001756A Expired - Fee Related JP2840935B2 (ja) | 1995-10-12 | 1996-01-09 | メモリの基板電圧供給制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5672996A (ja) |
| JP (1) | JP2840935B2 (ja) |
| KR (1) | KR0179845B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100234713B1 (ko) * | 1996-12-30 | 1999-12-15 | 김영환 | 반도체 메모리 소자의 기판 전압 발생 회로 |
| KR100273210B1 (ko) * | 1997-04-22 | 2000-12-15 | 김영환 | 데이터 입출력 감지형 기판전압 발생회로 |
| KR100271633B1 (ko) * | 1997-11-01 | 2000-11-15 | 김영환 | 지연회로 |
| US6023187A (en) * | 1997-12-23 | 2000-02-08 | Mitsubishi Semiconductor America, Inc. | Voltage pump for integrated circuit and operating method thereof |
| KR100432890B1 (ko) * | 2002-06-07 | 2004-05-22 | 삼성전자주식회사 | 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법 |
| US6965263B2 (en) * | 2002-10-10 | 2005-11-15 | Micron Technology, Inc. | Bulk node biasing method and apparatus |
| JP2005235315A (ja) * | 2004-02-19 | 2005-09-02 | Elpida Memory Inc | 昇圧回路 |
| US8072256B2 (en) * | 2007-09-14 | 2011-12-06 | Mosaid Technologies Incorporated | Dynamic random access memory and boosted voltage producer therefor |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4585955B1 (en) * | 1982-12-15 | 2000-11-21 | Tokyo Shibaura Electric Co | Internally regulated power voltage circuit for mis semiconductor integrated circuit |
| US4654829A (en) * | 1984-12-17 | 1987-03-31 | Dallas Semiconductor Corporation | Portable, non-volatile read/write memory module |
| JPS63245236A (ja) * | 1987-03-31 | 1988-10-12 | 株式会社東芝 | 電源切替回路 |
| US5272393A (en) * | 1987-11-24 | 1993-12-21 | Hitachi, Ltd. | Voltage converter of semiconductor device |
| JPH0218783A (ja) * | 1988-07-05 | 1990-01-23 | Hitachi Ltd | 半導体記憶装置 |
| JPH0276253A (ja) * | 1988-09-12 | 1990-03-15 | Oki Electric Ind Co Ltd | 基板バイアス発生回路 |
| JPH04302897A (ja) * | 1991-03-30 | 1992-10-26 | Toshiba Corp | ダイナミック型半導体記憶装置 |
| KR940003837B1 (ko) * | 1991-05-22 | 1994-05-03 | 삼성전자 주식회사 | 기판 전압 발생회로의 구동방법 |
| JP2835215B2 (ja) * | 1991-07-25 | 1998-12-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| EP0545266A3 (en) * | 1991-11-29 | 1993-08-04 | Nec Corporation | Semiconductor integrated circuit |
| US5301160A (en) * | 1992-02-24 | 1994-04-05 | Texas Instruments Incorporated | Computer including an integrated circuit having a low power selection control arrangement |
| EP0836194B1 (en) * | 1992-03-30 | 2000-05-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US5257239A (en) * | 1992-07-14 | 1993-10-26 | Aptix Corporation | Memory cell with known state on power-up |
| JP2787639B2 (ja) * | 1992-08-07 | 1998-08-20 | 三菱電機株式会社 | パルス信号発生回路および半導体記憶装置 |
| JP2768172B2 (ja) * | 1992-09-30 | 1998-06-25 | 日本電気株式会社 | 半導体メモリ装置 |
| KR950006067Y1 (ko) * | 1992-10-08 | 1995-07-27 | 문정환 | 반도체 메모리 장치 |
| JP2740626B2 (ja) * | 1992-10-13 | 1998-04-15 | 三菱電機株式会社 | 電圧発生回路 |
| JPH06236686A (ja) * | 1993-01-22 | 1994-08-23 | Nec Corp | 半導体装置 |
| US5400276A (en) * | 1993-03-17 | 1995-03-21 | Fujitsu Limited | Electrically erasable nonvolatile semiconductor memory that permits data readout despite the occurrence of over-erased memory cells |
| JPH0765571A (ja) * | 1993-08-27 | 1995-03-10 | Nec Corp | 半導体記憶装置 |
-
1995
- 1995-10-12 KR KR1019950035145A patent/KR0179845B1/ko not_active Expired - Fee Related
- 1995-12-21 US US08/576,381 patent/US5672996A/en not_active Expired - Lifetime
-
1996
- 1996-01-09 JP JP8001756A patent/JP2840935B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0179845B1 (ko) | 1999-04-15 |
| US5672996A (en) | 1997-09-30 |
| KR970023357A (ko) | 1997-05-30 |
| JPH09128967A (ja) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100396897B1 (ko) | 페리(ｐｅｒｉ)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법 | |
| JP4578054B2 (ja) | ディープパワーダウン制御回路 | |
| JP2840935B2 (ja) | メモリの基板電圧供給制御回路 | |
| JPH09147553A (ja) | 半導体記憶装置 | |
| US7161860B2 (en) | Local input/output line precharge circuit of semiconductor memory device | |
| US7426151B2 (en) | Device and method for performing a partial array refresh operation | |
| KR100616496B1 (ko) | 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치 | |
| US5508635A (en) | Reduced noise data output buffer with output level regulation | |
| JP2849557B2 (ja) | 改良されたプレチャージ電圧発生装置 | |
| US5959486A (en) | Address transition detection circuit | |
| JPH09219090A (ja) | 順次アクセス用メモリ装置 | |
| JP2920512B2 (ja) | 半導体メモリのセンスアンプ回路 | |
| KR100734258B1 (ko) | 반도체 메모리 장치의 동작방식에 따라 펄스의 폭을변화시킬 수 있는 제어회로 및 이를 포함하는내부전원전압발생회로 | |
| JP4112754B2 (ja) | 半導体記憶装置 | |
| KR100991384B1 (ko) | 반도체 메모리 소자와 그의 동작 방법 | |
| KR100335269B1 (ko) | 워드라인구동장치 | |
| KR100732253B1 (ko) | 반도체 장치의 부스팅 회로 | |
| KR100197988B1 (ko) | 반도체 메모리 장치의 리던던시 회로 | |
| KR100745060B1 (ko) | 내부 전압 강하 회로 | |
| KR100256902B1 (ko) | 반도체 메모리 소자의 제어회로 | |
| KR100343450B1 (ko) | 출력버퍼회로 | |
| KR100607339B1 (ko) | 반도체 메모리 장치의 입력 버퍼 회로 | |
| KR100807117B1 (ko) | 반도체 메모리 소자 | |
| KR100543931B1 (ko) | 반도체 메모리 장치의 비트 라인 프리차지 전압 발생 회로 | |
| KR20080043063A (ko) | 코아전압 방전장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980901 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071023 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101023 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111023 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111023 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |