JP2825050B2 - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JP2825050B2 JP2825050B2 JP32635992A JP32635992A JP2825050B2 JP 2825050 B2 JP2825050 B2 JP 2825050B2 JP 32635992 A JP32635992 A JP 32635992A JP 32635992 A JP32635992 A JP 32635992A JP 2825050 B2 JP2825050 B2 JP 2825050B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- wiring board
- wiring
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置を実装する際
に用いられる多層配線基板に関する。
に用いられる多層配線基板に関する。
【０００２】
【従来の技術】従来の多層配線基板について図２
（ａ），（ｂ）に示す平面図とＢ−Ｂ線断面図を用いて
説明する。
（ａ），（ｂ）に示す平面図とＢ−Ｂ線断面図を用いて
説明する。
【０００３】まず、アルミナセラミック（または金属や
半導体等）基板１上に第１絶縁膜としてエポキシ（また
はシリコン，ポリイミド等）樹脂膜２（または無機絶縁
膜）をスピンコート，デイップ，印刷法等により設け、
その上に第１密着金属としてＴｉ（またはＣｒ−Ｐｄ，
Ｔｉ−Ｗ等）膜３Ａと第１導体膜としてＡｕ膜４Ａを、
蒸着，スパッター，メッキ等の方法により形成したの
ち、リソグラフィー技術等を用いて下層の回路パターン
を形成する。その後、第２絶縁膜としてエポキシ（また
はシリコン，ポリイミド等）樹脂膜５Ａをスピンコー
ト，デイップ，印刷法等により設ける。
半導体等）基板１上に第１絶縁膜としてエポキシ（また
はシリコン，ポリイミド等）樹脂膜２（または無機絶縁
膜）をスピンコート，デイップ，印刷法等により設け、
その上に第１密着金属としてＴｉ（またはＣｒ−Ｐｄ，
Ｔｉ−Ｗ等）膜３Ａと第１導体膜としてＡｕ膜４Ａを、
蒸着，スパッター，メッキ等の方法により形成したの
ち、リソグラフィー技術等を用いて下層の回路パターン
を形成する。その後、第２絶縁膜としてエポキシ（また
はシリコン，ポリイミド等）樹脂膜５Ａをスピンコー
ト，デイップ，印刷法等により設ける。
【０００４】次にこのエポシキ樹脂膜５Ａにスルーホー
ル６Ａをリソグラフィー技術により形成する。次に第２
密着金属膜として、例えば、Ｔｉ膜７Ａと第２導体膜と
してのＡｕ膜８Ａを蒸着，スパッタ，メッキ等の方法に
より設け、リソグラフィー技術によりパターニングして
上層配線を設ける。以上の操作を繰り返すことにより所
望の多層配線基板が完成する。
ル６Ａをリソグラフィー技術により形成する。次に第２
密着金属膜として、例えば、Ｔｉ膜７Ａと第２導体膜と
してのＡｕ膜８Ａを蒸着，スパッタ，メッキ等の方法に
より設け、リソグラフィー技術によりパターニングして
上層配線を設ける。以上の操作を繰り返すことにより所
望の多層配線基板が完成する。
【０００５】ここで第１密着金属膜，第２密着金属膜，
第１導体膜および第２導体膜のパターン化と第２絶縁膜
へのスルーホールの形成には、パターンマスク（メタル
マスク，ガラスマスク，フィルムマスク等）とリソグラ
フィー技術が用いられる。従って密着金属膜および導体
膜のパターン寸法とスルーホールの寸法は、パターンマ
スク寸法によって決定されており、スルーホール６Ａの
寸法Ｘ２×Ｙ２はＡｕ膜４Ａの寸法ｘ２×ｙ２よりも小
さくなっている。
第１導体膜および第２導体膜のパターン化と第２絶縁膜
へのスルーホールの形成には、パターンマスク（メタル
マスク，ガラスマスク，フィルムマスク等）とリソグラ
フィー技術が用いられる。従って密着金属膜および導体
膜のパターン寸法とスルーホールの寸法は、パターンマ
スク寸法によって決定されており、スルーホール６Ａの
寸法Ｘ２×Ｙ２はＡｕ膜４Ａの寸法ｘ２×ｙ２よりも小
さくなっている。
【０００６】
【発明が解決しようとする課題】この従来の多層配線基
板では、下層配線のスルーホール部のパターン寸法より
もその上のスルーホールの寸法が小さくなっているた
め、下層配線のスルーホール部のパターンの周辺部には
第２絶縁膜としてのエポキシ樹脂膜が密着することにな
る。有機系または無機系の絶縁膜と導体膜としてＡｕ膜
を用いると密着性が良好でないため、図３に示すよう
に、例えばポリイミド樹脂膜５Ａに剥れが発生して下層
配線と上層配線とが短絡する。
板では、下層配線のスルーホール部のパターン寸法より
もその上のスルーホールの寸法が小さくなっているた
め、下層配線のスルーホール部のパターンの周辺部には
第２絶縁膜としてのエポキシ樹脂膜が密着することにな
る。有機系または無機系の絶縁膜と導体膜としてＡｕ膜
を用いると密着性が良好でないため、図３に示すよう
に、例えばポリイミド樹脂膜５Ａに剥れが発生して下層
配線と上層配線とが短絡する。
【０００７】このように下層導体膜のスルーホール部の
パターン部と絶縁膜との剥れが発生することによって、
スルーホール部における電気・機械的接続が損なわれ多
層配線基板の信頼性及び歩留りが低下するという問題点
があった。
パターン部と絶縁膜との剥れが発生することによって、
スルーホール部における電気・機械的接続が損なわれ多
層配線基板の信頼性及び歩留りが低下するという問題点
があった。
【０００８】
【課題を解決するための手段】本発明の多層配線基板
は、基板上に絶縁層を介して設けられた複数層の配線を
有し、下層配線と上層配線とがスルーホールを介して接
続された多層配線基板において、スルーホール部におけ
る前記下層配線の接続用パターンの寸法がスルーホール
の寸法より小さく形成され、かつ接続用パターンの全体
がスルーホール内に露出していることを特徴とするもの
である。
は、基板上に絶縁層を介して設けられた複数層の配線を
有し、下層配線と上層配線とがスルーホールを介して接
続された多層配線基板において、スルーホール部におけ
る前記下層配線の接続用パターンの寸法がスルーホール
の寸法より小さく形成され、かつ接続用パターンの全体
がスルーホール内に露出していることを特徴とするもの
である。
【０００９】
【実施例】次に本発明について図面にもとづき説明す
る。図１（ａ），（ｂ）は本発明の一実施例を示す平面
図及びＡ−Ａ線断面図である。
る。図１（ａ），（ｂ）は本発明の一実施例を示す平面
図及びＡ−Ａ線断面図である。
【００１０】まずアルミナセラミック基板１（または金
属，半導体基板など）上に第１絶縁膜としてエポキシ
（またはシリコン，ポリイミド）樹脂膜２をスピコー
ト，印刷，デイップ等の方法を用いて所定の厚さ（例え
ば１．０〜２０μｍ）に形成する。次でこのエポキシ樹
脂膜２上に第１密着金属として厚さ１０〜１００ｎｍの
Ｔｉ膜３，第１導体膜として厚さ０．５〜１０μｍの金
（Ａｕ）膜４を順次、蒸着，スパッター，メッキ等の方
法により設け、更にリソグラフィー技術により所望の下
層回路パターンを形成する。この時後工程で形成するス
ルーホール部におけるパターン寸法はスルーホールの寸
法より小さいｘ１×ｙ１とする。次で密着性向上のため
一般的には密着強化剤，イオンビームエッチングおよび
プラズマアッシング等の各種前処理を実施する。
属，半導体基板など）上に第１絶縁膜としてエポキシ
（またはシリコン，ポリイミド）樹脂膜２をスピコー
ト，印刷，デイップ等の方法を用いて所定の厚さ（例え
ば１．０〜２０μｍ）に形成する。次でこのエポキシ樹
脂膜２上に第１密着金属として厚さ１０〜１００ｎｍの
Ｔｉ膜３，第１導体膜として厚さ０．５〜１０μｍの金
（Ａｕ）膜４を順次、蒸着，スパッター，メッキ等の方
法により設け、更にリソグラフィー技術により所望の下
層回路パターンを形成する。この時後工程で形成するス
ルーホール部におけるパターン寸法はスルーホールの寸
法より小さいｘ１×ｙ１とする。次で密着性向上のため
一般的には密着強化剤，イオンビームエッチングおよび
プラズマアッシング等の各種前処理を実施する。
【００１１】その後第２絶縁膜として酸化シリコン膜５
（またはエポキシ系樹脂，シリコン系樹脂，ポリイミド
系樹脂，Ａｌ2 Ｏ3 膜等の無機系絶縁膜）を熱酸化（ま
たはスピンコート，印刷，デイップ，スパッター等）の
方法により形成する。更にＡｕ膜４との電気的・機械的
接続用のスルーホール６をＡｕ膜４の寸法ｘ１×ｙ１よ
り大きい寸法Ｘ１×Ｙ１で所望の場所にリソグラフィー
技術を用いて形成する。
（またはエポキシ系樹脂，シリコン系樹脂，ポリイミド
系樹脂，Ａｌ2 Ｏ3 膜等の無機系絶縁膜）を熱酸化（ま
たはスピンコート，印刷，デイップ，スパッター等）の
方法により形成する。更にＡｕ膜４との電気的・機械的
接続用のスルーホール６をＡｕ膜４の寸法ｘ１×ｙ１よ
り大きい寸法Ｘ１×Ｙ１で所望の場所にリソグラフィー
技術を用いて形成する。
【００１２】次に密着強化剤，イオンビームエッチング
およびプラズマアッシング等の前処理を実施した後、速
やかに第２密着金属膜としてＴｉ膜７および第２導体膜
としてＡｕ膜８を蒸着，スパッター，メッキ等の方法に
より形成する。その後、リソグラフィー技術を用いてパ
ターン化し上層配線を形成する。
およびプラズマアッシング等の前処理を実施した後、速
やかに第２密着金属膜としてＴｉ膜７および第２導体膜
としてＡｕ膜８を蒸着，スパッター，メッキ等の方法に
より形成する。その後、リソグラフィー技術を用いてパ
ターン化し上層配線を形成する。
【００１３】以上説明した工程を経過して１つのスルー
ホール接続構造が完成する。尚、多層配線基板について
は以上述べた工程の繰り返しにより必要な導体層数を形
成する。
ホール接続構造が完成する。尚、多層配線基板について
は以上述べた工程の繰り返しにより必要な導体層数を形
成する。
【００１４】このように構成された本実施例によれば、
下層配線を構成するＡｕ膜４のスルーホール部のパター
ン寸法ｘ１×ｙ１はスルーホールの寸法Ｘ１×Ｙ１より
小さくなっているため、酸化シリコン膜５が下層配線を
構成するＡｕ膜４のスルーホール部のパターン上に乗る
ようになることはほとんどなくなる。従って従来のよう
に、スルーホール部で酸化シリコン膜５が剥れることは
ない。このためスルーホール部における下層配線と上層
配線との電気的・機械的な断線等の不具合は防止され、
安定した信頼性の高いスルーホール接続が得られる。
下層配線を構成するＡｕ膜４のスルーホール部のパター
ン寸法ｘ１×ｙ１はスルーホールの寸法Ｘ１×Ｙ１より
小さくなっているため、酸化シリコン膜５が下層配線を
構成するＡｕ膜４のスルーホール部のパターン上に乗る
ようになることはほとんどなくなる。従って従来のよう
に、スルーホール部で酸化シリコン膜５が剥れることは
ない。このためスルーホール部における下層配線と上層
配線との電気的・機械的な断線等の不具合は防止され、
安定した信頼性の高いスルーホール接続が得られる。
【００１５】またスルーホール部の形状が本実施例では
正方形となっているが、長方形，円形，多角形（各々図
示せず）に於いても以上述べた効果が得られ実施が可能
である。基板として金属，アルミナセラミック，半導体
を、第１絶縁膜にポリイミド樹脂膜を、第１導体膜とし
てＡｕ膜を、第２絶縁膜にポリイミド樹脂膜を、そして
第２導体膜にＡｕ膜をそれぞれ用いた場合、特に本発明
の効果が発揮される。
正方形となっているが、長方形，円形，多角形（各々図
示せず）に於いても以上述べた効果が得られ実施が可能
である。基板として金属，アルミナセラミック，半導体
を、第１絶縁膜にポリイミド樹脂膜を、第１導体膜とし
てＡｕ膜を、第２絶縁膜にポリイミド樹脂膜を、そして
第２導体膜にＡｕ膜をそれぞれ用いた場合、特に本発明
の効果が発揮される。
【００１６】これは、第１絶縁膜のポリイミド樹脂膜と
第２絶縁膜のポリイミド樹脂膜間の密着性向上は、第１
絶縁膜としてのポリイミド樹脂膜の表面処理（例えばプ
ラズマ処理，密着強化剤処理等）により容易に可能であ
る。しかしながら第１導体膜としてのＡｕ膜と第２絶縁
膜としてのポリイミド樹脂膜間の密着性向上策として、
Ａｕ膜の表面処理（例えばプラズマ処理，密着強化剤処
理，イオンビームエッチング等）が実施されているが非
常に不安定であり、難しい工程管理とチェックが必要で
あるのが現状である。これは導体層として使用する金が
安定であり、ポリイミドと例えば、界面反応を起こすこ
とがないという本質上の理由からである。
第２絶縁膜のポリイミド樹脂膜間の密着性向上は、第１
絶縁膜としてのポリイミド樹脂膜の表面処理（例えばプ
ラズマ処理，密着強化剤処理等）により容易に可能であ
る。しかしながら第１導体膜としてのＡｕ膜と第２絶縁
膜としてのポリイミド樹脂膜間の密着性向上策として、
Ａｕ膜の表面処理（例えばプラズマ処理，密着強化剤処
理，イオンビームエッチング等）が実施されているが非
常に不安定であり、難しい工程管理とチェックが必要で
あるのが現状である。これは導体層として使用する金が
安定であり、ポリイミドと例えば、界面反応を起こすこ
とがないという本質上の理由からである。
【００１７】
【発明の効果】以上説明したように本発明は、下層配線
のスルーホール部のパターン寸法よりもその上に設けら
れる絶縁膜のスルーホールの寸法が大きくなっているた
め、下層配線のスルーホール部には絶縁膜がほとんど付
着しないことになる。従ってスルーホール部に於いて下
層配線と絶縁膜間の密着が不安定な組み合わせを実施し
ても下層配線と絶縁膜間の剥がれは発生しない。その結
果、スルーホール部における上層配線と下層配線の接続
は安定したものとなるため、信頼性及び歩留りの向上し
た多層配線基板が得られるという効果がある。
のスルーホール部のパターン寸法よりもその上に設けら
れる絶縁膜のスルーホールの寸法が大きくなっているた
め、下層配線のスルーホール部には絶縁膜がほとんど付
着しないことになる。従ってスルーホール部に於いて下
層配線と絶縁膜間の密着が不安定な組み合わせを実施し
ても下層配線と絶縁膜間の剥がれは発生しない。その結
果、スルーホール部における上層配線と下層配線の接続
は安定したものとなるため、信頼性及び歩留りの向上し
た多層配線基板が得られるという効果がある。
【図１】本発明の一実施例の平面図及び断面図。
【図２】従来の多層配線基板の平面図及び断面図。
【図３】従来の多層配線基板の欠点を説明するための断
面図。
面図。
１ アルミナセラミック基板 ２ エポキシ樹脂膜 ３，３Ａ Ｔｉ膜 ４，４Ａ Ａｕ膜 ５，５Ａ 酸化シリコン膜 ６，６Ａ スルーホール ７，７Ａ Ｔｉ膜 ８，８Ａ Ａｕ膜
Claims (3)
- 【請求項１】 基板上に絶縁層を介して設けられた複数
層の配線を有し、下層配線と上層配線とがスルーホール
を介して接続された多層配線基板において、スルーホー
ル部における前記下層配線の接続用パターンの寸法がス
ルーホールの寸法より小さく形成され、かつ接続用パタ
ーンの全体がスルーホール内に露出していることを特徴
とする多層配線基板。 - 【請求項２】 下層配線の主材料が金である請求項１記
載の多層配線基板。 - 【請求項３】 スルーホールの平面形状が正方形、長方
形、円形または多角形である請求項１記載の多層配線基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32635992A JP2825050B2 (ja) | 1992-12-07 | 1992-12-07 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32635992A JP2825050B2 (ja) | 1992-12-07 | 1992-12-07 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177276A JPH06177276A (ja) | 1994-06-24 |
| JP2825050B2 true JP2825050B2 (ja) | 1998-11-18 |
Family
ID=18186918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32635992A Expired - Fee Related JP2825050B2 (ja) | 1992-12-07 | 1992-12-07 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2825050B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2246405A1 (en) * | 1996-12-17 | 1998-06-25 | Yozo Ohara | Circuit board having electric component and its manufacturing method |
-
1992
- 1992-12-07 JP JP32635992A patent/JP2825050B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06177276A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3484306B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| US5242861A (en) | Method for manufacturing semiconductor device having a multilayer wiring structure | |
| JPH0226392B2 (ja) | ||
| JP2809088B2 (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPH0536756A (ja) | 半導体装置用テープキヤリア及びその製造方法 | |
| US6020261A (en) | Process for forming high aspect ratio circuit features | |
| JP2825050B2 (ja) | 多層配線基板 | |
| JP2004103911A (ja) | 配線形成方法 | |
| KR20020026849A (ko) | 범프가 부착된 배선회로 기판 및 그 제조방법 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JP2004103605A (ja) | 微細配線形成方法 | |
| JPH07307550A (ja) | 電子部品の製造方法 | |
| TWI223579B (en) | Patterned circuit layer of semiconductor package substrate and method for fabricating the same | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| US7517785B2 (en) | Electronic interconnects and methods of making same | |
| JPS62295494A (ja) | 高速素子実装用回路基板の製造方法 | |
| JPH0621651A (ja) | 多層配線回路板及びその製造方法 | |
| JPS5827664B2 (ja) | 平坦表面を有する装置の製造方法 | |
| JPH06310866A (ja) | 多層配線基板及びその製造方法 | |
| JPS5867043A (ja) | 半導体装置の装造方法 | |
| JPS58213451A (ja) | 多層配線の形成法 | |
| JPH04282893A (ja) | 薄膜多層基板の製造方法 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPH11145591A (ja) | 配線基板の製造方法 | |
| JPH05109721A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980811 |
|
| LAPS | Cancellation because of no payment of annual fees |