JP2821408B2 - 半導体ウェーハ - Google Patents
半導体ウェーハInfo
- Publication number
- JP2821408B2 JP2821408B2 JP8005892A JP589296A JP2821408B2 JP 2821408 B2 JP2821408 B2 JP 2821408B2 JP 8005892 A JP8005892 A JP 8005892A JP 589296 A JP589296 A JP 589296A JP 2821408 B2 JP2821408 B2 JP 2821408B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- thickness
- grinding
- edge
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 235000012431 wafers Nutrition 0.000 description 67
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000005336 cracking Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体ウェーハに関
し、特にデバイス素子が形成され裏面が研削された大口
径の半導体ウェーハの形状に関する。
し、特にデバイス素子が形成され裏面が研削された大口
径の半導体ウェーハの形状に関する。
【０００２】
【従来の技術】半導体装置の製造工程においては、半導
体ウェーハ（以下単にウェーハという）の平坦な表面に
デバイス素子が形成されるが、ウェーハの端面はフォト
リソグラフィ工程でのレジスト膜の厚さを制限したり端
面の欠けを少くする為に丸みを有する形状となってい
る。
体ウェーハ（以下単にウェーハという）の平坦な表面に
デバイス素子が形成されるが、ウェーハの端面はフォト
リソグラフィ工程でのレジスト膜の厚さを制限したり端
面の欠けを少くする為に丸みを有する形状となってい
る。
【０００３】近年、ウェーハの大口径化が進められてい
るが、それに伴ってウェーハの厚さも８インチのもので
７２５μｍ，１２インチのもので７７５μｍと厚くなっ
てきている。ウェーハの大口径化は必然的に半導体チッ
プの体積を増加させることになる為、図２に示すよう
に、表面１Ａにデバイス素子が形成された厚さＴのウェ
ーハ１の裏面１Ｂは研削されて２５０〜３００μｍの厚
さｔとされ、次の工程に送られている。
るが、それに伴ってウェーハの厚さも８インチのもので
７２５μｍ，１２インチのもので７７５μｍと厚くなっ
てきている。ウェーハの大口径化は必然的に半導体チッ
プの体積を増加させることになる為、図２に示すよう
に、表面１Ａにデバイス素子が形成された厚さＴのウェ
ーハ１の裏面１Ｂは研削されて２５０〜３００μｍの厚
さｔとされ、次の工程に送られている。
【０００４】しかしながら、このように研削されたウェ
ーハ２のエッジ部４の水平距離ｌは研削後のウェーハ２
の厚さｔに比べて長く、その先端５は薄くて尖っている
為、その後の半導体装置の製造工程で製造装置と機械的
に接触し、エッジ部４が欠け、半導体チップに付着して
パターンをショートさせたり、研削後のウェーハ２に割
れを発生させたりして、半導体装置の製造歩留りを低下
させるという欠点があった。
ーハ２のエッジ部４の水平距離ｌは研削後のウェーハ２
の厚さｔに比べて長く、その先端５は薄くて尖っている
為、その後の半導体装置の製造工程で製造装置と機械的
に接触し、エッジ部４が欠け、半導体チップに付着して
パターンをショートさせたり、研削後のウェーハ２に割
れを発生させたりして、半導体装置の製造歩留りを低下
させるという欠点があった。
【０００５】この対策として図３に示すように、裏面の
研削後もウェーハ２の最端面３Ａに丸味とテーパ形状が
残る位置に、ラウンドエッジを設定する方法が、例えば
特開平４−３４９３１号公報に提案されている。図３に
おいてｔは研削後のウェーハ２の厚さ、ｔ1 はエッジ部
最端面の厚さである。
研削後もウェーハ２の最端面３Ａに丸味とテーパ形状が
残る位置に、ラウンドエッジを設定する方法が、例えば
特開平４−３４９３１号公報に提案されている。図３に
おいてｔは研削後のウェーハ２の厚さ、ｔ1 はエッジ部
最端面の厚さである。
【０００６】
【発明が解決しようとする課題】しかしながら、図３で
説明した従来の半導体ウェーハにおいては、研削前に最
端面を細く尖った形状にしておく為、研削前の半導体素
子形成工程等においてウェーハのエッジ部が欠けたり、
ウェーハ自体が割れたりするという新たな問題点がある
ことが分った。
説明した従来の半導体ウェーハにおいては、研削前に最
端面を細く尖った形状にしておく為、研削前の半導体素
子形成工程等においてウェーハのエッジ部が欠けたり、
ウェーハ自体が割れたりするという新たな問題点がある
ことが分った。
【０００７】本発明の目的は、上記問題点を解決し、研
削前後の工程においてもウェーハエッジ部の欠けやウェ
ーハの割れの発生を抑制できる半導体ウェーハを提供す
ることにある。
削前後の工程においてもウェーハエッジ部の欠けやウェ
ーハの割れの発生を抑制できる半導体ウェーハを提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明の半導体ウェーハ
は、端面の形状が丸みを有するウェーハの平坦な表面に
デバイス素子を形成し、このウェーハの裏面を研削して
規定の厚さに形成した半導体ウェーハにおいて、平坦な
前記ウェーハの表面の端から研削後の前記ウェーハのエ
ッジ部先端迄の水平距離を前記規定の厚さより小さくし
たことを特徴とするものである。
は、端面の形状が丸みを有するウェーハの平坦な表面に
デバイス素子を形成し、このウェーハの裏面を研削して
規定の厚さに形成した半導体ウェーハにおいて、平坦な
前記ウェーハの表面の端から研削後の前記ウェーハのエ
ッジ部先端迄の水平距離を前記規定の厚さより小さくし
たことを特徴とするものである。
【０００９】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１は本発明の一実施の形態を説明する為
のウェーハの断面図である。
て説明する。図１は本発明の一実施の形態を説明する為
のウェーハの断面図である。
【００１０】図１において厚さＴのウェーハ１は、その
端面３の形状が丸みを有しており、平坦な表面１Ａにデ
バイス素子を形成したのち、平坦な裏面１Ｂを研削し規
定の厚さｔにした場合、平坦なウェーハの表面１Ａ，１
Ｂの端部（点Ｐ，Ｑ）から研削後のウェーハ２のエッジ
部先端５までの水平距離Ｌをｔより小さくしている。以
下端面３の円弧を楕円とした場合について具体的に説明
する。
端面３の形状が丸みを有しており、平坦な表面１Ａにデ
バイス素子を形成したのち、平坦な裏面１Ｂを研削し規
定の厚さｔにした場合、平坦なウェーハの表面１Ａ，１
Ｂの端部（点Ｐ，Ｑ）から研削後のウェーハ２のエッジ
部先端５までの水平距離Ｌをｔより小さくしている。以
下端面３の円弧を楕円とした場合について具体的に説明
する。
【００１１】ウェーハ１の厚さＴを７７５μｍ、研削後
のウェーハ２の厚さｔを２５０μｍ、平坦なウェーハ表
面の端部Ｐ，Ｑを結ぶｕ軸とウェーハ１の厚さの中心を
通るｖ軸との交点を０とし、ｖ軸と端面３の円弧との交
点をＡとすると、端面３の円弧が含まれ楕円は次の
（１）式で表わされる。
のウェーハ２の厚さｔを２５０μｍ、平坦なウェーハ表
面の端部Ｐ，Ｑを結ぶｕ軸とウェーハ１の厚さの中心を
通るｖ軸との交点を０とし、ｖ軸と端面３の円弧との交
点をＡとすると、端面３の円弧が含まれ楕円は次の
（１）式で表わされる。
【００１２】 ｕ2 ／（Ｔ／２）2 ＋ｖ2 ／Ａ2 ＝１ ・・・（１） 次にこの時のエッジ部先端５の座標（ｖ，ｕ）を求め
る。（１）式にＴ＝７７５μｍ、ｕ＝３８７．５μｍ−
２５０μｍ＝１３７．５μｍを代入すると、ｖ＝０．９
３５Ａとなる。
る。（１）式にＴ＝７７５μｍ、ｕ＝３８７．５μｍ−
２５０μｍ＝１３７．５μｍを代入すると、ｖ＝０．９
３５Ａとなる。
【００１３】エッジ部先端５迄の水平距離Ｌと研削後の
ウェーハ２の厚さｔが等しい場合は０．９３５Ａ＝２５
０μｍよりＡ＝２６７μｍとなる。本発明ではｔよりＬ
を小さくする。例えばＬ＝０．９ｔに設定すればＡ＝２
４１μｍとなる。すなわち端面３の円弧が含まれる楕円
の式はｕ2 ／（３８７．５）2 ＋ｖ2 ／（２４１）2＝
１と表わされる。
ウェーハ２の厚さｔが等しい場合は０．９３５Ａ＝２５
０μｍよりＡ＝２６７μｍとなる。本発明ではｔよりＬ
を小さくする。例えばＬ＝０．９ｔに設定すればＡ＝２
４１μｍとなる。すなわち端面３の円弧が含まれる楕円
の式はｕ2 ／（３８７．５）2 ＋ｖ2 ／（２４１）2＝
１と表わされる。
【００１４】このような楕円の軌跡からなる円弧を持つ
端面のウェーハ１を形成するには、このウェーハ端面の
プロファイルでウェーハ加工用の刃物を作成し、ウェー
ハを回転させながらウェーハの端面を加工すればよい。
この加工によりウェーハ１を研削した場合、研削後のウ
ェーハの厚さｔより小さいエッジ部先端までの水平距離
Ｌを有するウェーハが得られる。
端面のウェーハ１を形成するには、このウェーハ端面の
プロファイルでウェーハ加工用の刃物を作成し、ウェー
ハを回転させながらウェーハの端面を加工すればよい。
この加工によりウェーハ１を研削した場合、研削後のウ
ェーハの厚さｔより小さいエッジ部先端までの水平距離
Ｌを有するウェーハが得られる。
【００１５】このように構成されたウェーハ１によれ
ば、研削後のウェーハ２の厚さｔより、平坦なウェーハ
表面の端から研削後のウェーハのエッジ部先端迄の水平
距離Ｌを小さくできる為、従来のウェーハのようにエッ
ジ部は薄くて長くなることはなく、又エッジ部先端の角
度も直角に近づき尖さはなくなる。この為、半導体装置
の全ての製造工程においてウェーハのエッジ部先端の欠
けやウェーハ自体の割れの発生は抑制されたものとなっ
た。ウェーハの研削工程終了時迄に発生した何らかの微
少な欠けは従来約３０％のウェーハに発生したが、本実
施の形態によれば１０％以下にまで低減させることがで
きた。
ば、研削後のウェーハ２の厚さｔより、平坦なウェーハ
表面の端から研削後のウェーハのエッジ部先端迄の水平
距離Ｌを小さくできる為、従来のウェーハのようにエッ
ジ部は薄くて長くなることはなく、又エッジ部先端の角
度も直角に近づき尖さはなくなる。この為、半導体装置
の全ての製造工程においてウェーハのエッジ部先端の欠
けやウェーハ自体の割れの発生は抑制されたものとなっ
た。ウェーハの研削工程終了時迄に発生した何らかの微
少な欠けは従来約３０％のウェーハに発生したが、本実
施の形態によれば１０％以下にまで低減させることがで
きた。
【００１６】尚、上記実施の形態においてはウェーハ１
の厚さＴを７７５μｍ，研削後のウェーハの厚さｔを２
５０μｍとした場合について説明したが、これらの厚さ
は適宜変更できることは勿論である。
の厚さＴを７７５μｍ，研削後のウェーハの厚さｔを２
５０μｍとした場合について説明したが、これらの厚さ
は適宜変更できることは勿論である。
【００１７】
【発明の効果】以上説明したように本発明は、平坦なウ
ェーハの表面の端から研削後のウェーハのエッジ部先端
迄の水平距離を研削後のウェーハの厚さより小さくする
ことにより、半導体装置の製造工程においてウェーハエ
ッジ部の欠けやウェーハの割れの発生を抑制できるとい
う効果がある。
ェーハの表面の端から研削後のウェーハのエッジ部先端
迄の水平距離を研削後のウェーハの厚さより小さくする
ことにより、半導体装置の製造工程においてウェーハエ
ッジ部の欠けやウェーハの割れの発生を抑制できるとい
う効果がある。
【図１】本発明の実施の形態を説明する為のウェーハの
断面図。
断面図。
【図２】従来のウェーハの断面図。
【図３】従来の他のウェーハの断面図。
１ ウェーハ １Ａ 表面 １Ｂ 裏面 ２ 研削後のウェーハ ３ 端面 ３Ａ 最端面 ４ エッジ部 ５ エッジ部先端
Claims (1)
- 【請求項１】 端面の形状が丸みを有するウェーハの平
坦な表面にデバイス素子を形成し、このウェーハの裏面
を研削して規定の厚さに形成した半導体ウェーハにおい
て、平坦な前記ウェーハの表面の端から研削後の前記ウ
ェーハのエッジ部先端迄の水平距離を前記規定の厚さよ
り小さくしたことを特徴とする半導体ウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8005892A JP2821408B2 (ja) | 1996-01-17 | 1996-01-17 | 半導体ウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8005892A JP2821408B2 (ja) | 1996-01-17 | 1996-01-17 | 半導体ウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199378A JPH09199378A (ja) | 1997-07-31 |
| JP2821408B2 true JP2821408B2 (ja) | 1998-11-05 |
Family
ID=11623555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8005892A Expired - Fee Related JP2821408B2 (ja) | 1996-01-17 | 1996-01-17 | 半導体ウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2821408B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7258931B2 (en) * | 2002-08-29 | 2007-08-21 | Samsung Electronics Co., Ltd. | Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination |
| JP5934491B2 (ja) * | 2011-10-25 | 2016-06-15 | 株式会社ディスコ | サファイア基板の研削方法 |
| CN118617224A (zh) * | 2024-08-10 | 2024-09-10 | 华海清科股份有限公司 | 用于晶圆磨削后的处理装置、方法和晶圆减薄设备 |
-
1996
- 1996-01-17 JP JP8005892A patent/JP2821408B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09199378A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5746884A (en) | Fluted via formation for superior metal step coverage | |
| US5110764A (en) | Method of making a beveled semiconductor silicon wafer | |
| JP2005123425A (ja) | 半導体基板の製造方法、半導体基板及び半導体装置の製造方法 | |
| EP3413341B1 (en) | Method of plasma etching and plasma dicing | |
| JPH0624200B2 (ja) | 半導体デバイス用基板の加工方法 | |
| CA2412370C (en) | Use of a u-groove as an alternative to using a v-groove for protecting silicon against dicing induced damage | |
| JP2821408B2 (ja) | 半導体ウェーハ | |
| US6355566B1 (en) | Method of removing surface defects or other recesses during the formation of a semiconductor device | |
| US6448154B1 (en) | Method for producing wafers with rounded corners in the notches used for alignment in the fabrication of semiconductor devices | |
| JPH0467650A (ja) | 半導体装置の製造方法 | |
| JPH06314676A (ja) | 半導体ウエハ | |
| JPH03280532A (ja) | 半導体装置の製造方法 | |
| US5281550A (en) | Method for etching a deep groove in a silicon substrate | |
| JPH11207583A (ja) | 半導体基板の製造方法及びその製造装置 | |
| JPH0963993A (ja) | 半導体ウェハのダイシング方法およびダイシング装置ならびにダイオードペレットの製造方法およびダイオードペレット | |
| CN109445245A (zh) | 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法 | |
| JPH04199514A (ja) | 半導体集積回路装置の製造方法 | |
| JP2600397B2 (ja) | 半導体装置の製造方法 | |
| JPS6161423A (ja) | ドライエツチング方法 | |
| KR100556042B1 (ko) | 웨이퍼 에지 노광방법 | |
| JPS59119745A (ja) | 半導体装置およびその製造方法 | |
| JPH03268325A (ja) | 半導体装置 | |
| JP2004111799A (ja) | 半導体チップの製造方法 | |
| JPS6091644A (ja) | 微細加工法 | |
| CN116978931A (zh) | 一种基于场板的氮化镓晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |