JP2797466B2 - 不揮発性半導体記憶装置 - Google Patents

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体記憶装置、特に浮遊ゲート型の電気的
一括消去に最適な電気的書き込み、書き換え可能な不揮
発性半導体記憶装置に関する。

〈従来の技術〉 第３図は従来の電気的一括消去型不揮発性半導体記憶
装置の縦断面図である。第３図にしたがってこの不揮発
性半導体記憶装置の構造および動作を説明する。

例えばＰ型のシリコン基板１の表面には、フィールド
絶縁膜３によって隣り合う領域と電気的に絶縁されたメ
モリセル（メモリトランジスタ）領域が形成されてい
る。

このメモリセル領域にあっては、シリコン基板１に、
互いに離間してＮ型のドレイン領域7aおよびソース領域
7cが形成され、これらのドレイン領域7aとソース領域7c
とにはさまれた領域には、該メモリセルのチャネル領域
7bが形成されている。

このチャネル領域7b上には、第１のゲート絶縁膜６を
介して浮遊ゲート５が、更に、この浮遊ゲート５の上に
は第２のゲート絶縁膜８を介してゲート電極９が、それ
ぞれ積層されている。

なお、これらのドレイン7a、コントロールゲート９、
ソース7cの各電極からはそれぞれ引出し電極（配線）11
a、11b、11cが取り出されている。

ここで、第１のゲート絶縁膜６のうちソース領域7cの
表面部分は、トンネル注入領域４であって、ソース領域
7cに印加された高電圧により、浮遊ゲート５との間にト
ンネル電流が流れる構造である。

このような従来型の不揮発性半導体記憶装置にあって
は、書き込みは、ドレイン領域7aとゲート電極９とに高
電圧を、ソース領域7cには接地電位を、それぞれ印加
し、チャネル領域7bをONさせる。その結果、チャネル領
域7bには電流が流れるが、その電流によりドレイン領域
7aの近傍でホットな電子が発生し、そのホットな電子の
一部が浮遊ゲート５に注入される。浮遊ゲート５に電子
が飛び込むことで常時負の電位がチャネル領域7bに印加
されるため、チャネル領域7bのしきい値電圧が正方向に
上昇し、しきい値の上昇で記憶データが蓄えられる。

一方、消去は、ソース領域7cに正の高電圧、ゲート電
極９、ドレイン領域7aには接地電位を、それぞれ印加す
る。これにより、浮遊ゲート５からトンネル注入領域４
を経てソース領域7cにトンネル電流が流れ、その結果浮
遊ゲート５に蓄積された電子が引き抜かれる。したがっ
て、チャネル領域7bのしきい値電圧は初期の値まで低下
することとなる。

なお、図中7dは高耐圧ソース領域を、10は層間絶縁膜
を、それぞれ示している。

〈発明が解決しようとする課題〉 しかしながら、上述した従来の不揮発性半導体記憶装
置にあっては、以下に述べる課題を有していた。

第１に、メモリトランジスタのソースは浮遊ゲートと
の間にトンネル電流を流す際、高電圧が印加されるた
め、この高電圧に耐える構造（以下、高耐圧）でなけれ
ばならない。従来、ソースはシリコン基板表面に不純物
拡散領域として形成されていたが、高耐圧のソースを形
成するには、不純物拡散領域を深く形成しなければなら
ない。しかし、不純物拡散領域を深く形成すると、不純
物のチャネル領域への拡散も大きくなり、チャネル長が
短くなる効果が顕著になってくる。したがって、メモリ
トランジスタのチャネル方向の長さの縮小が制限される
ことになる。

第２の欠点は、第１のゲート絶縁膜とトンネル注入領
域とが同一平面にあることによる。

通常トンネル注入領域では、100Å以下の薄いシリコ
ン酸化膜（トンネル酸化膜）を介してトンネル電流を流
す。第１のゲート絶縁膜とトンネル注入領域とを同一の
平面に配設するためには、第１のゲート絶縁膜とトンネ
ル酸化膜とを同一の膜で形成するか、第１のゲート絶縁
膜の一部にトンネル注入領域を工程を追加して形成する
か、のいずれかである。

しかし、前者の場合には、第１のゲート絶縁膜を100
Å以下にすれば、メモリトランジスタの書き込み動作の
際に、ホットな電子が100Å以下の第１のゲート絶縁膜
を通過してしまうこととなる。その結果、第１のゲート
絶縁膜は、ホットな電子の通過により生成される欠陥準
位による膜質の劣化が大きく、それが直ちにメモリトラ
ンジスタの特性の劣化につながる。

一方、後者は、一度のマスク合わせを含む工程の追加
が避けられず、また、マスク合わせに伴う製造上の余裕
度を考慮しなければならないので、平面的な縮小にも不
利である。

〈発明の従来技術に対する相違点〉 上述した従来の不揮発性半導体記憶装置に対して、本
発明に係る不揮発性半導体装置にあっては、第１の絶縁
膜と第２の絶縁膜とを積層した別の層で形成すること、
および、メモリトランジスタのチャネルをシリコン基板
中に形成しないで絶縁膜上のシリコン薄膜中に形成して
いるという相違点を有している。

〈課題を解決するための手段〉 本発明に係る不揮発性半導体記憶装置は、半導体基板
にメモリトランジスタのゲート電極となる導電層を設
け、この導電層上に第１の絶縁膜を介してメモリトラン
ジスタのチャネル領域を、このチャネル領域に隣接して
ソース領域およびドレイン領域をそれぞれ設け、このチ
ャネル領域上に第２の絶縁膜を介して浮遊ゲート電極を
設けるとともに、この浮遊ゲート電極上に第３のトンネ
ル絶縁膜を介して消去ゲート電極を設けている。

〈実施例〉 次に、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の第１の実施例に係る不揮発性半導体
記憶装置の縦断面図である。

同図において、Ｐ型のシリコン基板１にあって、その
表面の所定の領域にはＮ型の不純物拡散層からなる導電
層２が形成されている。すなわち、この導電層２は、シ
リコン基板１の表面においてフィールド絶縁膜３により
周囲を囲まれた領域に形成されている。

導電層２の上方には第１のゲート絶縁膜６を介してシ
リコン薄膜が被着されている。このシリコン薄膜には、
メモリトランジスタのチャネル7bが設けられている。ま
た、このチャネル7bの両側には、該メモリトランジスタ
のドレイン7a、およびソース7cがそれぞれ隣接して形成
されている。

ここで、この導電層２はメモリトランジスタのゲート
電極としての役割を持つ。

このメモリトランジスタ上には、第２のゲート絶縁膜
８を介して浮遊ゲート５が配設されている。この浮遊ゲ
ート５上には第３の絶縁膜（トンネル絶縁膜）12を介し
て消去ゲート13が設けられている。

図中記載は省略しているが、導電層（ゲート電極）
２、ドレイン7a、ソース7b、および、消去ゲート13は、
層間膜により互いに絶縁され、各々引出し電極が設けら
れている。

次に、本実施例の不揮発性半導体記憶装置の書き込
み、消去動作について説明する。

書き込みは、メモリトランジスタのゲート電極である
導電層２およびドレイン7aに正の高電圧を印加すること
により行う。

この結果、チャネル7bがオン状態になり、メモリトラ
ンジスタのソース7c、ドレイン7aの間に電流が流れ、こ
のチャネル部7bでホットエレクトロンが発生する。

このホットエレクトロンの一部は導電層２と浮遊ゲー
ト５とに注入されるが、このうち浮遊ゲート５に注入さ
れた電子が浮遊ゲート５の電位を負に固定させる。

浮遊ゲート５によりチャネル7bは上面より負の電位が
与えられるが、この負の電位によりメモリトランジスタ
のチャネルしきい値電圧は正方向にシフトする。その結
果、記憶データが蓄えられる。

一方、消去は、消去ゲート13に高電圧を印加するとと
もに、ドレイン7a、ソース7c、および、導電層２には接
地電位を与えることにより行う。

これにより、消去ゲート13と浮遊ゲート５との間でト
ンネル電流が流れ、その結果、浮遊ゲート５に蓄積され
た電子が消去ゲート13側に引き抜かれる。この結果、チ
ャネル7bのしきい値電圧は初期値まで低下することとな
る。

第２図は本発明の第２の実施例に係る不揮発性半導体
記憶装置の縦断面図である。

本実施例では、メモリトランジスタの素子分離を溝埋
め込み酸化膜14により行っている。

この場合、シリコン基板１上には、導電層２、第１の
ゲート酸化膜６、シリコン薄膜、第２のゲート酸化膜
８、浮遊ゲート５、トンネル絶縁膜12、および、消去ゲ
ート13が、この順に積層されている。

このようにしてこれらを順次積層した後、素子分離の
ための溝を、シリコン基板１にエッチングにより形成
し、酸化膜14によりこの溝埋め込みを行うという工程に
よりメモリセルを製造することができる。

なお、上記シリコン薄膜には、メモリトランジスタの
ドレイン7a、チャネル7b、ソース7cがそれぞれ形成され
ている。

このように素子分離工程がメモリセル形成後に行われ
るため、メモリセル領域と素子分離領域とが自己整合的
に形成され、メモリセルの縮小にきわめて有効である。

さらに、フォトリソグラフィの回数を大幅に削減する
ことができるという利点もある。

〈発明の効果〉 以上説明してきたように、本発明は、電気的一括消去
型の書き換え可能な不揮発性半導体記憶装置であって、
書き込み時のホットな電子の浮遊ゲートへの注入領域
と、消去時のトンネル注入領域とを積層構造においての
異なった層で構成することにより、書き込み時のゲート
絶縁膜の劣化を伴うことなく、微細な構造のメモリトラ
ンジスタを得ることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係る不揮発性半導体記
憶装置の縦断面図、第２図は本発明の第２の実施例に係
る不揮発性半導体記憶装置の縦断面図、第３図は従来の
不揮発性半導体記憶装置の縦断面図である。 １……シリコン基板、 ２……第１の導電層、 ３……フィールド絶縁膜、 ４……トンネル注入領域、 ５……浮遊ゲート、 ６……第１のゲート絶縁膜、 7a……ドレイン領域、 7b……チャネル領域、 7c……ソース領域、 ８……第２のゲート絶縁膜、 ９……ゲート電極、 10……層間絶縁膜、 11a……ドレイン引出し電極、 11b……ゲート引出し電極、 11c……ソース引出し電極、 12……トンネル絶縁膜、 13……消去ゲート。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 29/788 H01L 29/792 H01L 27/115 H01L 21/8247

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】一導電型の半導体基板と、この半導体基板
   に設けられた逆導電型の導電層と、この導電層上に第１
   の絶縁膜を介して積層された半導体薄膜と、この半導体
   薄膜に設けられ、上記導電層上に配設された一導電型の
   チャネル領域と、このチャネル領域を挟むように前記半
   導体薄膜に設けられた逆導電型のソース領域およびドレ
   イン領域と、前記チャネル領域上に第２の絶縁膜を介し
   て積層された浮遊ゲートと、この浮遊ゲート上に第３の
   絶縁膜を介して積層され、浮遊ゲートに蓄積された電荷
   をこの第３の絶縁膜中にトンネル電流として引き抜くた
   めの電極と、を備えたたことを特徴とする不揮発性半導
   体記憶装置。