JP2796329B2

JP2796329B2 - 表示メモリとそれを備えた画像処理装置

Info

Publication number: JP2796329B2
Application number: JP1027401A
Authority: JP
Inventors: 善道工藤; 茂小松
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-02-08
Filing date: 1989-02-08
Publication date: 1998-09-10
Anticipated expiration: 2013-09-10
Also published as: US4980765A; JPH02208690A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は画像データを記憶しCRT（陰極線管）ディス
プレイなどの画像出力装置に出力する表示メモリに関
し、特に画素数が２のべき乗でないような高精細画の画
像データを２画面分以上蓄えるだけのデータ容量を有
し、蓄えられた複数の画像データの中から所望の画像を
素早く表示するのに好適な表示メモリに関する。

〔従来の技術〕

従来、コンピュータ端末や、ワークステーション等で
は、画像データを記憶し出力するための表示用メモリを
備えている。ここでいう表示メモリとは、CPU（中央処
理装置）やその他のプロセッサによって処理されたり、
磁気ディスクなどの補助記憶媒体などから読み出された
画像データを記憶する一方、記憶された画像データをあ
る一定の順序にしたがって読み出して、CRTディスプレ
イなどの表示装置に画面を出力させることを目的とした
メモリのことを指している。かかる表示メモリにおいて
は記憶する画像データとの対応づけのため、メモリのア
ドレス空間を行アドレスと列アドレスとによって、２次
元的に分けるのが一般的である。

第２図は、このような表示メモリのアドレス割り付け
法の従来例を示す図である。

同図において（Ａ）は表示される画像11の形状を表わ
しており、水平方向ｘ画素、垂直方向ｙ画素の情報量を
持っている。第２図（Ｂ）は画像（Ａ）に対する最も単
純な表示メモリのアドレス割り付け方法を示したもので
ある。表示用メモリの全アドレス空間15の内部に表示領
域16を配し、列アドレスを水平方向の画素位置に、行ア
ドレスを垂直方向の画素位置にそれぞれ対応させてい
る。

通常の半導体メモリでは、アドレスは２進数によって
表示されるから、行方向及び列方向のアドレス数は２の
べき乗に設定するのがハードウエアの設計上好都合であ
る。しかし表示用メモリにおいて表示する画素数が必ず
しも２のべき乗であるとは限らない。たとえば第２図
（Ｂ）に示すように2^n-1を少し超えるような場合でも行
方向のアドレス数を2ⁿに設定しなければならないため、
表示に関係の無い無駄な領域が多く発生してしまう。メ
モリ素子は低価格化が進んでいるが、高精細の表示装置
では数メガから数十メガバイトの容量が必要であり、こ
のような無駄なコストの点で好ましくない。

また、画像処理など表示メモリを有する機器の多くの
用途においては、処理前後の画像の比較や、画像の編集
作業などの用途のため、１度に２画面以上の画像をすぐ
に切り替え表示することでアクセス可能な状態に置いて
おき、使用者の使い勝手をより良くするようにしてい
る。第２図（Ｂ）に示すような表示メモリをそのまま複
数の画面設けたのでは上述の無駄領域もその面数倍だけ
増加してしまうという問題があった。

このような問題を解決するため、例えば特開昭61−14
1485号公報に記載の手段が考察されている。第２図
（Ｃ）および（Ｄ）はこうした方法について説明したも
のである。（Ｃ）は画像データを水平方向に2^k個の点で
２つの領域12および13に分け、表示メモリ17の別々の部
分18および19に分けて記憶するものである。（Ｄ）は表
示メモリ20の行アドレスを垂直方向の画素位置に対応さ
せるのではなく、画素データ全部を１次元のデータと見
て、連続したアドレスに記憶させるものである。例えば
１ラインの画像データ14は表示メモリ20の上で２行にま
たがった画像データ21および22として記憶される。

〔発明が解決しようとする課題〕

上記従来技術はメモリ素子として、汎用のダイナミッ
クRAM（ランダムアクセスメモリ）を想定している。と
ころが最近の表示用メモリで用いる素子として、ランダ
ムポートとシリアルポートを備えた画像用マルチポート
RAMが一般的になってきている。画像用マルチポートRAM
は従来のRAMと同様のランダムポートに加え高速読み出
し可能なシリアルポートを備えており、シリアルポート
を表示読み出し専用に充てることにより、CPUや描画プ
ロセッサなどによるランダムポート側からのアクセス効
率を高めることができる。上記従来技術をかかるマルチ
ポートRAMを用いて実現しようとすると、次に述べるよ
うな問題があった。

マルチポートRAMのシリアルアクセスポートからの読
み出しは、ランダムポートから読み出そうとする行のア
ドレスを指定してシリアル側のシフトレジスタに１行分
のデータを転送してから、１行分のデータを列アドレス
の昇順でしか行なえない。従って、第２図の（Ｃ）のよ
うに表示メモリを構成しようとすると、画面の右側の部
分13の横幅よりも表示メモリ17の列数の方が多いため、
部分13に対応するデータ格納領域19では列の途中からデ
ータを読み始めなければならない箇所が生じ、しかも、
列の切り目は各行によってまちまちの値となる。従っ
て、データ格納領域19の部分のメモリ制御が大変複雑に
なってしまう。また、データ格納領域19で部分13のデー
タを１行ずつ記憶させると、結局行数ｙだけが必要とな
り表示領域全体の行数2^jでは足りなくなってしまい本来
のメモリ容量削減の用をなさない。

またマルチポートRAMでは、シリアルポートからのデ
ータ読み出しのタイミングに合わせ、ランダムポートか
らシリアルポートへのデータ転送命令を行なわなければ
ならない。これに加えて汎用のダイナミックRAMと同様
にメモリのリフレッシュ動作を行なわねばならず、これ
らの期間はランダムポートから通常のデータ読み書きは
行なうことができない。リフレッシュ動作は通常表示メ
モリに接続されたCRTコントローラによって行ない、そ
の時期は、表示読み出しの行なわれない映像信号の水平
帰線期間内に設定される。そのため、第２図（Ｄ）のよ
うに表示メモリを構成すると、水平帰線期間内でリフレ
ッシュを行なった上、水平走査期間の途中でシリアルポ
ートへのデータ転送を行なわなければならなくなる場合
が生じる。その結果ランダムポート側からのアクセスが
中断されることが多くなって、マルチポートRAMの持つ
特徴であるランダムポートのアクセス効率の向上が阻害
される。また、マルチポートRAMを用いるいないにかか
わらず（Ｄ）の構成では、画素の位置から画像データが
記憶されているアドレスの値を計算するのに計算が複雑
となり、処理時間が増加するという問題があった。

本発明の目的は、メモリの構成素子として画像用マル
チポートRAMを用いて複数画面の切り替え可能な表示メ
モリを構成した時に、無駄な領域が少ない表示メモリを
提供することにある。

また、他の目的は、無駄な領域が少ない表示メモリを
備えた画像処理装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために本発明では、画像データを
水平方向の画素位置を列アドレスに、垂直方向の画素位
置を行アドレスにそれぞれ対応させてメモリのアドレス
空間上に配置する。そして２以上の表示領域を同アドレ
ス空間上に設れる。このとき、水平方向には列アドレス
の０番地から水平方向の表示画素数ｘまでとし、垂直方
向には２以上の表示領域それぞれの間に重複する部分を
持たせる。また表示領域の右側に位置する部分には、前
記表示領域の重複部分に当たる画像データを収容できる
ような補助領域を設ける。

〔作用〕

表示メモリの行アドレスの最大値は２のべき乗に選ぶ
ものとする。複数個の表示領域を表示メモリ上に設置す
る時生じる行アドレスの不足により収容しきれない画像
データを、前記補助領域に記憶させる。表示メモリに対
して画像データの書き込みを行なう場合、表示領域のう
ち他の領域と重複しない部分と補助領域とに画像データ
を分けて記録し、表示領域を切り替える際に、補助領域
から表示領域の重複部分に画像データを転送する。これ
により表示メモリの全行アドレスが表示領域全部の垂直
画素数より少なくても全画像データを記憶することがで
き、しかも複数の画像の表示を素早く切り替えることが
できる。

〔実施例〕

以下、本発明の実施例である表示メモリについて図面
を用いて説明する。なお、本実施例では画像データ数を
1920×1035画素とし、切り替えによる表示画面数を２画
面とした場合について説明する。

第１図は本発明による表示メモリ１のアドレス空間を
図示したものであり、図の横方向がメモリの列アドレ
ス、縦方向が行アドレスを示している。表示メモリ１の
アドレス空間内には第１の表示領域２、第２の表示領域
３、第１の補助領域４、第２の補助領域５を設ける。表
示画素数は横、縦がそれぞれ1920,1035であるのに対し
表示メモリ１の行アドレスと列アドレスの最大値はそれ
ぞれ2048に選ぶ。このとき表示領域を行アドレス方向に
２領域設けるのには22行だけ不足する。そこで２つの表
示領域１、２はそれぞれ一部分が重複するようにして設
ける。破線で囲まれる第１の表示領域２は、第２の表示
領域３に重ならない領域６と、第２の表示領域２とデー
タを共有する部分７とからなり、画像データは列アドレ
スの方向に水平画素位置、行アドレスの方向に水平画素
位置がそれぞれ対応するようにして記憶され、その大き
さは1920列×1035行である。また、一点鎖線で囲まれる
第２の表示領域２は領域７と、第１の表示領域２に重な
らない領域８とからなり、画像データは第１の表示領域
２と同様にして記憶され、大きさも第１の表示領域２と
等しい。一方、列アドレス方向には128列分の未使用領
域ができる。第１および第２の補助領域4,5はそれぞれ2
2行×1920列の大きさを持ち、重複する領域７に含まれ
る画像データの行アドレスと列アドレスとの関係を互い
に逆になるようにして記憶させる。

以上の構成により、第１の表示領域２に記憶されてい
る画像データを読み出して表示している時に、もう１画
面分の画像データを領域８と補助領域５とに分けて記憶
させることができる。同様に、第２の表示領域３に記憶
させた画像データを表示している時には領域６と領域４
とにもう１画面分の画像データを記憶させることができ
る。

次に第３図を用いて本発明による表示メモリを使用し
たカラー画像処理装置の構成例について説明する。

第３図において、CPU21はバス22を介して主メモリ23,
CRTコントローラ24,表示域レジスス29,磁気ディスクな
どの補助メモリ装置30に接続される。CRTコントローラ2
4は表示メモリ25に対してアドレス、画像データ、およ
びメモリ制御信号を供給する。表示メモリ25から読み出
された画像データは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の
各色毎に並直列変換器26a〜ｃによって直列データに変
換され、DA（ディジタルアナログ）コンバータ27a〜ｃ
でアナログ信号に変換され、CRTディスプレイ28に出力
される。

次に、第４図は第３図の主要部分についてより詳しく
説明するためR,G,Bのうちの１色分についての構成を示
した図である。なお、この例では１画素あたりのビット
数を４ビットとして、表示メモリは1Mビットの画像用マ
ルチポートRAMを使用して構成するものとする。

CRTコントローラ24はアドレス、画像データ、メモリ
制御信号のバス41を通して1Mビットの画像用マルチポー
トRAM42a〜42dに各信号を送る。アドレスデコーダ48はC
RTコントローラ24から出力されるアドレスをデコードし
て、各RAMのセレクト信号49a〜49dを発生する。信号49a
〜49dの発生条件はアドレスの最下位から２ビットが“0
0",“01",“10",“11"のときそれぞれRA42a,42b,42c,42
dを選択するようにする。読み出しクロック発生回路47
で発生するクロック信号45に従ってRAM42a〜42dから同
時に読み出された４画素分のデータは、並直列変換回路
26で時系列のデータに変換されて、DAコンバータ27に送
られる。

1Mビットの画像用マルチポートRAM42a〜42dは１素子
あたり512列×512行×４ビットのアドレス構成を持って
おり、このRAMを４つ接続することによって2048列×512
行×４ビットのメモリブロックを形成する。マルチポー
トRAMでは１回のシリアルデータ転送によって１行分の
データを続けて読み出せるから、上記のメモリブロック
では2048×４ビットのデータを１回の転送によって読み
出しできる。これによって画面の１水平走査線上の画像
データ1920個を１回のデータ転送によって読み出すこと
ができる。従って水平走査期間のうち帰線期間内だけを
利用してデータ転送を行なうことが可能である。帰線期
間中はブランキング信号43をゲート回路46に入力にして
クロック信号45を停止するとともに、シリアルポートの
アウトプットイネーブル信号44をディスエーブルして、
余計なデータが表示されないようにする。

なお、第４図では512行分のメモリ構成についてしか
示していないが、同様のメモリブロックを追加し、上位
の行アドレスをデコードしてブロック毎にページ選択を
するようにすれば行数を512行づつ拡張することができ
る。また第４図ではR,G,Bのうち１色分についてだけを
示しているが、残りの２色についても全く同様の構成と
すれば良い。さらには各色のビット数を４ビットから８
ビットに拡張するには、メモリブロックをビット方向に
もう１組追加すれば良いことは言うまでもない。

第５図は第３図の画像処理装置において、表示されて
いる画面を切り替える場合の手順を示したフローチャー
トである。なお、第５図中の記号４〜８は第１図と対応
するものである。

以下、第５図に従って説明する。まず、表示画面を切
り替える場合（手順100）表示域レジスタ29の内容を読
み出す。表示域レジスタ29には現在CRT画面上の表示に
第１の表示領域２かあるいは第２の表示領域３のうちど
ちらが使用されているかを示すデータが書き込まれてい
る。このデータを読み出して現在表示に使用中の表示領
域の判定を行なう（101）。この判定に引き続き、新し
い画像データを表示メモリ上に書き換える必要があるか
の判定をする（103,107）。これは、現在表示されてい
るデータの前に表示していたデータを再び表示させる場
合には結果“No"を、そうでない場合には結果“Yes"を
実行する。

これらの判定の結果、第１の表示領域が現在使用され
ていて、かつ新しいデータの書き込みを行なう場合に
は、第２の補助領域５に対して画像の上側22ライン分の
データを書き込み（104）、次いで残りの画像データを
第２の表示領域内の領域８に書き込む（105）。続い
て、領域５のデータを領域７にコピーし（106）、CRTコ
ントローラ内部のレジスタを書き換えて、第１から第２
の表示領域に表示領域の変更を行ない（107）、表示域
レジスタの内容をこれに合わせて書き換える（108）。
手順103において新しいデータを書き込む必要がない場
合には、領域５および８へのデータ書き込みはとばして
処理する。

現在の表示に第２の表示領域が使用されていて、かつ
メモリの内容を書き換える場合には、まず第１の表示領
域内の領域６に画面上部1024ライン分の画像データを書
き込んだ後（110）、残り22ライン分の画像データを補
助領域４に書き込む（111）。それから領域４のデータ
を領域７にコピーし（112）、第２の表示領域から第１
の表示領域へ表示領域を変更して（113）、表示域レジ
スタの内容を更新する（114）。手順109においてメモリ
書き換えの必要なしと判定された場合には、手順110と1
11とをとばして処理を行なう。

本発明の目的の１つとしてメモリの表示領域の切り替
えによる高速な画面の切り替えがある。第５図の処理フ
ローにおいて最も時間を要する手順104,105,110,111の
部分をとばすことによってこの目的を達成するのである
が、末だに、手順106と112に要する時間が問題となる。
本実施例では、転送するデータ数は22×1920画素分であ
り、CPUによるデータの転送もしくは、CRTコントローラ
のコピーコマンド等を用いて実行するとすれば、１画素
あたり１μ秒の時間を要するとしても全データを転送す
る時間は0.05秒以下であり、切り替え時の高速応答を損
なうものではない。

なお、手順106〜108および112〜114までの手順は互い
に前後しても良い。

以上述べたように本実施例によれば、画面上の画素数
が1920×1035であるような画像データを２画面分記憶し
て表示画面を高速に切り替えることのできる表示メモリ
を、画像用マルチボポートメモリを用いて、構成するこ
とができる。

１画面の画素数については上記の例に限定されるもの
ではなく、次の条件を満たす範囲であれば自由に設定で
きる。即ち、横方向の画素数ｘ、縦方向の画素数ｙに対
して、整数n,mがそれぞれ 2^n-1＜ｘ＜2ⁿ,2^m-1＜ｙ＜2^mであるとき、ｘ×ｙ＜2^n+m-1 ・・・・・（１）が成り立つことが条件である。このときに2^n-1行×2^m列
×ｋ面のメモリ空間を用いて、ｋ面分の画像データを切
り替え表示することができ、１画面のデータで行数が2
^n-1を超える部分を列方向の未使用領域内に補助領域を
設けて記憶させることができる。

補助領域へのデータの記憶方法について、上記の実施
例のように、表示領域と行、列の関係を入れ替えること
は、必ずしも必要ではない。例えば表示領域の１ライン
のデータを補助領域の数ライン分にわけて記憶するよう
にもできる。補助領域へのデータ書き込みやコピーは、
常にランダムポート側から行なうので行の途中からのア
クセスについても自由に行なうことができる。補助領域
に行と列を入れ替えて記憶させることによるメリット
は、CRTコントローラに矩形領域のデータを90度回転し
てコピーする機能を備えている場合に発揮される。この
場合にはCPUからCRTコントローラにコピー命令を１度発
行すれば済むので、CPUの負担が軽減される。

次に、本発明の第２の実施例について第６図を用いて
説明する。

第６図（Ａ）は画面の形状を示したものであり、ここ
では第１の実施例と同じく表示画面の大きさを横方向の
画素数ｘは1920、縦方向の画素数ｙは1035であるとして
説明する。第６図（Ｂ）は本発明の第２の実施例におけ
る表示メモリのアドレス空間の割り付けを示したもので
あり、図の横方向に列アドレスを、縦方向に行アドレス
をとっており、1024行×4096列の空間を持つ。表示メモ
リ51のアドレス空間内には第１の表示領域52、第２の表
示領域53、第１の補助領域54、第２の補助領域55を設け
る。第１の表示領域52は、第２表示領域53に重ならない
領域56と、第２の表示領域53と重複する領域57とによっ
て構成される。また第２の表示領域53は領域57と、第１
の表示領域52に重ならない領域58とから成る。第１およ
び第２の表示領域52,53では、表示画面の連続した２ラ
イン分の画像データ59aおよび59bを、メモリの１つの行
60に第１列目から詰めるようにして記憶させる。

この構成は第１図の実施例に比べて、シリアル読み出
しクロックの速度が速くてより多くのRAMを並列に接続
しなければならない場合に対して特に有効である。先の
実施例の表示メモリでは、第４図に示したようにマルチ
ポートRAM4個を並列接続し、2048列×512行×４ビット
のメモリブロックに分割した構成とし、マルチポートRA
Mのシリアルクロックレートを出力画面のドットクロッ
クレートの1/4にした。高精細の画像ではドットクロッ
クレートが100メガヘルツを超えるようなことも多く、R
AMを並列にする個数が４つでは足りないこともある。こ
のような場合にはさらに多くのRAMを並列接続して、RAM
1個あたりのシリアルクロックレートを低下させる必要
がある。

第６図（Ｂ）の構成は１メガビットのマルチポートRA
Mを８個並列接続して、メモリブロックの大きさを4096
×512×４ビットとした場合の構成例である。この構成
においてはシリアルポートへのデータ転送は水平走査期
間２回につき１回の割合で行ない、シリアル転送を行な
わないときには前の回に転送した残りのデータを続けて
読み出せば良い。また第６図では表示領域の重複する領
域57の大きさは3840列×11行であり、行と列を入れ替え
てもそのままの形では補助領域を構成できないので、重
複する領域57を例えば256列×11行の15個の領域に分け
るなどの方法を用いて、画像データを補助領域54および
55に記憶させる。

この第６図に示したような構成ではドットクロックレ
ートが高い場合の他、水平方向の表示画素数が少ない場
合に対しても有効である。例えば、水平方向に1024画素
以下の画面において、ドットクロックレートの点でマル
チポートRAMを４個並列にして使用しなければならない
場合などにも、第６図（Ｂ）のような構成を用いればメ
モリの利用効率を高められる。

以上説明したように、第２の実施例によっても第１の
実施例と同様に、画像データの２画面分を記憶して表示
画面の表示を高速に切り替えることのできる表示メモリ
を、画像用マルチポートRAMを用いて構成することがで
きる。なお表示メモリの１行に記憶させる画像データ
は、本実施例に示したように画像の２ライン分に限ら
ず、より多くのラインの画像データを表示メモリの１行
に記憶させても良い。

次に、第７図により本発明による表示メモリの第３番
目の実施例について説明する。

第７図は表示メモリとしていわゆるリングバッファを
用いた場合の、アドレス割り付けの方法について説明す
るための図である。

リングバッファとはメモリのアドレス値が大きくなっ
て最大値を超えたときに、再び最小値に戻る様に構成さ
れたメモリのことである。リングバッファを用いた場
合、上記したような固定の表示領域を設けなくとも良
く、アドレス空間上の任意の位置に表示領域を設けるこ
とができる。例えば、第７図に示すように、第１の表示
領域62を表示メモリ61の第１番目の行から配置したと
き、第２の表示領域63aおよび63bは第１の表示領域62の
すぐ次の行から割り付けて始め、最後の部分63bは再び
表示メモリ61の第１行目に戻るようにして配置できる。
第１の表示領域62と第２の表示領域63aの重複部分66は
表示メモリ61の最上部になる。補助領域64,65は第１図
の実施例と同様にして割り付ければ良い。第２の表示領
域63aおよび63bに画像データを書き込んだ後、別の画像
データを新しく書き込む場合には、第３の表示領域67に
書き込むようにする。第３の表示領域67は第２の表示領
域63bのすぐ下の行から割り付けられ、第２の表示領域6
3aの上側部分と第３の表示領域67の下側の部分とが重複
した領域68を成す。

このようにして、新しい画像データを書き込むたびに
第４、第５の表示領域を次々と前の表示領域の次の行か
ら更新してゆくことができる。その際、常に前の表示領
域の上側の部分と新しい表示領域の下側部分とが重複領
域となるので、表示領域の位置によってデータを書き込
むときの手順を替える必要がなくなる。また第３図に示
した画像処理装置に本実施例を用いるときには表示域レ
ジスタ29には表示領域の開始アドレスを記憶させれば良
い。

以上述べたように、第７図に示す構成によっても２つ
の表示領域と、その重複部分の画像データを記憶する補
助領域を設けることができるので、画像データの２画面
分を記憶して表示画面を高速に切り替えることのできる
表示メモリを、画像用マルチポートメモリを用いて構成
することができる。

以上の実施例においては切り替えて表示する画面を２
画面とする場合について説明したが、本発明は切り替え
画面が３画面以上であっても適用できるものである。

〔発明の効果〕

以上記述したように本発明によれば、画面上の縦横の
画素数が２のべき乗でないような画像データに対して、
複数画面分の画像データを記憶して表示画面を高速に切
り替えることができ、無駄な領域が少ない表示メモリを
提供することができる。

また、無駄な領域が少ない表示メモリを備えた画像処
理装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の表示メモリの第１の実施例のアドレス
構成を示す図、第２図は従来の表示メモリの構成を示す
図、第３図は本発明の画像処理装置の実施例の構成を示
すブロック図、第４図は第３図に記載の主要部の構成を
示すブロック図、第５図は第１図に記載の第１の実施例
における表示画面切り換えの手順を示す流れ図、第６
図，第７図は本発明の表示メモリの第2,第３の実施例の
アドレス構成を示す図である。１……表示メモリ、２……第１の表示領域、３……第２
の表示領域、4,5……補助領域。

フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＧ０９Ｇ 5/36 ５３０Ｇ０９Ｇ 5/36 ５３０ＪＧ０６Ｆ 15/64 ４５０Ｇ (58)調査した分野(Int.Cl.⁶，ＤＢ名) G09G 5/00 G09G 5/36 G06F 15/64 450 G06F 12/02 570

Claims

(57)【特許請求の範囲】

【請求項１】１画面分のデータ容量よりも多くのデータ
容量を持ち、２のべき乗個の行アドレスと２のべき乗個
の列アドレスからなる表示メモリにおいて、画像データ
を記憶して出力するための複数の表示領域と、前記表示
領域以外の部分に設けられる補助領域とを備え、前記複
数の表示領域は互いに表示メモリの同一の行アドレス部
分を共有するように重複して配置され、前記補助領域は
前記表示領域よりも列アドレスの順において後方に配置
され、前記補助領域は前記表示領域の重複部分以上の容
量を持つことを特徴とする表示メモリ。
【請求項２】前記表示領域の１つに画像データの書き込
みを行う際には、前記画像データは、他の表示領域とは
重複しない部分と、前記補助領域の部分とに分けて書き
込まれることを特徴とする請求項１記載の表示メモリ。
【請求項３】前記表示領域の１つから他の１つの前記表
示領域へ表示の切り替えを行うとともに、前記補助領域
から重複部分に画像データの転送を行うことを特徴とす
る請求項１記載の表示メモリ。
【請求項４】１画面分のデータ容量よりも多くのデータ
容量を持ち、２のべき乗個の行アドレスと２のべき乗個
の列アドレスからなる表示メモリを備えた画像処理装置
において、前記表示メモリは画像データを記憶して出力
するための複数の表示領域と前記表示領域以外の部分に
設けられる補助領域とを備え、前記複数の表示領域は互
いに前記表示メモリの同一の行アドレス部分を共有する
ように重複して配置され、前記補助領域は前記表示領域
よりも列アドレスの順において後方に配置され、前記補
助領域は前記表示領域の重複部分以上の容量を持つこと
を特徴とする表示メモリを備えた画像処理装置。