[go: up one dir, main page]

JP2781070B2 - Lead frame manufacturing method - Google Patents

Lead frame manufacturing method

Info

Publication number
JP2781070B2
JP2781070B2 JP3000281A JP28191A JP2781070B2 JP 2781070 B2 JP2781070 B2 JP 2781070B2 JP 3000281 A JP3000281 A JP 3000281A JP 28191 A JP28191 A JP 28191A JP 2781070 B2 JP2781070 B2 JP 2781070B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
wire bonding
width
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3000281A
Other languages
Japanese (ja)
Other versions
JPH04242964A (en
Inventor
巧 本多
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP3000281A priority Critical patent/JP2781070B2/en
Publication of JPH04242964A publication Critical patent/JPH04242964A/en
Application granted granted Critical
Publication of JP2781070B2 publication Critical patent/JP2781070B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、樹脂封止型半導体装置
用などのリードフレームの製造方法に関するものであ
り、特に、狭ピッチ、多ピンパッケージに適したリード
フレームの製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a lead frame for a resin-encapsulated semiconductor device or the like, and more particularly to a method for manufacturing a lead frame suitable for a narrow-pitch multi-pin package. .

【0002】[0002]

【従来の技術】樹脂封止型半導体装置の製造において
は、まず図6に示すように、中央部に金メッキまたは銀
メッキなどのメッキ部1が施されたリードフレーム2が
用意され、そのインナーリード3およびアウターリード
4の断面形状は、一般に、図7に点線で示すように、正
方形状または長方形状、つまり上面と下面とが同寸法と
されている。図9に示すように、アイランド部5には半
導体ペレット6が接着され、その半導体ペレット6のボ
ンディングパッド部とインナーリード3のメッキ部1と
が金線7などでワイヤーボンディングされる。そして、
ボンディング終了後、封止樹脂8により樹脂封止される
とともにタイバー部9(図6〜図8参照)が切断され、
リードフレーム2の外部露出部表面10に半田メッキが
施され、アウターリード4のリードカットと曲げが行わ
れて製品が製造される。
2. Description of the Related Art In the manufacture of a resin-encapsulated semiconductor device, first, as shown in FIG. 6, a lead frame 2 having a central portion provided with a plated portion 1 such as gold plating or silver plating is prepared. The sectional shape of the outer lead 3 and the outer lead 4 is generally square or rectangular as shown by the dotted line in FIG. 7, that is, the upper surface and the lower surface have the same dimensions. As shown in FIG. 9, a semiconductor pellet 6 is adhered to the island portion 5, and a bonding pad portion of the semiconductor pellet 6 and a plated portion 1 of the inner lead 3 are wire-bonded with a gold wire 7 or the like. And
After the bonding is completed, the tie bar portion 9 (see FIGS. 6 to 8) is cut off while being sealed with the sealing resin 8.
Solder plating is applied to the surface 10 of the externally exposed portion of the lead frame 2, and the outer lead 4 is cut and bent to manufacture a product.

【0003】[0003]

【発明が解決しようとする課題】しかし、上記従来のリ
ードフレーム2によれば、インナーリード3およびアウ
ターリード4の断面形状が正方形状または長方形状、す
なわち上面と下面とが同一幅であるため、多ピンパッケ
ージや狭ピッチパッケージにおいては、インナーリード
3がより細いものとなるため、一般にワイヤーボンディ
ングされる上面のスペースが狭くなり、ワイヤーボンデ
ィングを良好な位置に行うことが困難となる。最悪の場
合、インナーリード3のエッジ近傍にボンディングされ
て、ワイヤーボンドの強度保証や設備の稼働率などが低
下するという問題があった。
However, according to the conventional lead frame 2, since the cross-sectional shape of the inner lead 3 and the outer lead 4 is square or rectangular, that is, the upper surface and the lower surface have the same width, In a multi-pin package or a narrow-pitch package, the inner leads 3 are thinner, so that the space on the upper surface to be generally wire-bonded is narrowed, and it is difficult to perform wire bonding at a favorable position. In the worst case, there is a problem that bonding is performed in the vicinity of the edge of the inner lead 3 and the strength of the wire bond and the availability of the equipment are reduced.

【0004】この問題に対処するリードフレームとして
図8に示すようなものがある。このリードフレーム11
は、ワイヤーボンディングのスペースを確保するため
に、インナーリード12およびアウターリード13の断
面形状が逆台形状、つまり上面の幅が下面の幅より広く
なるように構成している。このリードフレーム11によ
れば、一般にボンディング面となる上面を長くした分だ
けボンディングスペースが拡大するため、ワイヤーボン
ディングを良好な位置に容易に行える。
FIG. 8 shows a lead frame which addresses this problem. This lead frame 11
In order to secure a space for wire bonding, the cross-sectional shape of the inner lead 12 and the outer lead 13 is inverted trapezoidal, that is, the upper surface is wider than the lower surface. According to the lead frame 11, since the bonding space is generally increased by the length of the upper surface serving as the bonding surface, the wire bonding can be easily performed at a favorable position.

【0005】しかしながら、このリードフレーム11
は、アウターリード13の上面と下面との幅寸法が異な
るため、アウターリード13のリードカットと曲げを行
う工程において異方向にストレスがかかり、図10に示
すようにアウターリード13の位置ずれxを生じたり、
図11に示すようにアウターリード13下端の平坦度が
悪くなったりするという別途問題が生じていた。
However, this lead frame 11
Since the upper and lower surfaces of the outer lead 13 have different width dimensions, stress is applied in different directions in the step of performing lead cutting and bending of the outer lead 13, and as shown in FIG. Can occur,
As shown in FIG. 11, there is another problem that the flatness of the lower end of the outer lead 13 is deteriorated.

【0006】本発明は上記問題を解決するもので、ワイ
ヤーボンディングを良好な位置に容易に行えながら、ア
ウターリードの位置ずれを生じたり、アウターリード下
端の平坦度が悪くなったりすることのないリードフレー
ムの製造方法を提供することを目的とするものである。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problem. A lead which does not cause displacement of the outer lead or deteriorates the flatness of the lower end of the outer lead while easily performing wire bonding at a favorable position. An object of the present invention is to provide a method for manufacturing a frame.

【0007】[0007]

【課題を解決するための手段】上記問題を解決するため
に本発明のリードフレームの製造方法は、アウターリー
ドの部分はマスキング寸法を上面と下面とを同一として
同一速度でエッチングを行い、インナーリードの部分
は、マスキング寸法をワイヤーボンディング面側をワイ
ヤーボンディング面に対向する面の幅よりも広くすると
ともに、ワイヤーボンディング面のエッチング速度は、
アウターリードやインナーリード以外の部分より遅ら
せ、ワイヤーボンディング面に対向する面のエッチング
速度は、アウターリードやインナーリード以外の部分よ
り早めるものである。
In order to solve the above-mentioned problems, a method for manufacturing a lead frame according to the present invention is characterized in that the outer lead portion is etched at the same speed with the masking dimensions being the same for the upper and lower surfaces and the inner lead is etched. In the part, the masking dimension is made wider on the wire bonding surface side than the width of the surface facing the wire bonding surface, and the etching rate of the wire bonding surface is
The etching rate of the surface opposite to the wire bonding surface is set to be faster than that of the portion other than the outer lead and the inner lead.

【0008】[0008]

【作用】上記構成のリードフレームの製造方法により、
アウターリードの上面と下面とが同じ幅で、インナーリ
ードのワイヤーボンディング面の幅がこのワイヤーボン
ディング面に対向する面の幅よりも広いリードフレーム
を製造することができる。
According to the method for manufacturing a lead frame having the above-described structure,
A lead frame can be manufactured in which the upper and lower surfaces of the outer lead have the same width, and the width of the wire bonding surface of the inner lead is wider than the width of the surface facing the wire bonding surface.

【0009】[0009]

【実施例】以下、本発明の一実施例を図面に基づき説明
する。
An embodiment of the present invention will be described below with reference to the drawings.

【0010】まず、本発明の製造対象となるリードフレ
ームについて説明する。図1における点線部および図2
の(a),(b)で示すように、リードフレーム20に
おけるインナーリード21(図3におけるA部分)は、
ワイヤーボンディング面となる上面21aがワイヤーボ
ンディング面に対向する下面21bよりも広幅の逆台形
の断面形状とされ、また、アウターリード22(図3に
おけるB部分)は上面22aと下面22bとが同じ幅の
正方形または長方形の断面形状とされている。なお、図
1および図3において、23はタイバー部、24は半導
体ペレットが載設されるアイランド部、25はインナー
リード21のメッキ部である。
First, a lead frame to be manufactured according to the present invention will be described. Dotted line part in FIG. 1 and FIG.
As shown in FIGS. 3A and 3B, the inner leads 21 (portion A in FIG. 3) of the lead frame 20 are:
The upper surface 21a serving as the wire bonding surface has an inverted trapezoidal cross-sectional shape wider than the lower surface 21b facing the wire bonding surface, and the outer lead 22 (portion B in FIG. 3) has the same width as the upper surface 22a and the lower surface 22b. Square or rectangular cross section. 1 and 3, reference numeral 23 denotes a tie bar portion, reference numeral 24 denotes an island portion on which semiconductor pellets are mounted, and reference numeral 25 denotes a plating portion of the inner lead 21.

【0011】ところで、一般的に狭ピッチパッケージで
は、インナーリード21の幅を細くすることが必然的に
要求される。しかし、図4に示すように、インナーリー
ド21のスリット幅Wはリードフレーム20金属板の素
材厚みTにより機械的に決定してしまい、インナーリー
ド21のピッチPを狭くするには、どうしてもインナー
リード幅Lそのものを細くせざるを得ない。また、多ピ
ンパッケージの場合でも、インナーリード21をアイラ
ンド部24に近づけることが必要となり、狭ピッチパッ
ケージの場合と同様にインナーリード幅Lを細くせざる
を得ない。
In general, in a narrow pitch package, the width of the inner lead 21 must be necessarily reduced. However, as shown in FIG. 4, the slit width W of the inner lead 21 is mechanically determined by the material thickness T of the metal plate of the lead frame 20. The width L itself must be reduced. Further, even in the case of a multi-pin package, it is necessary to bring the inner leads 21 closer to the island portions 24, so that the inner lead width L must be reduced as in the case of the narrow pitch package.

【0012】しかしながら、上記構成により、インナー
リード21はワイヤーボンディング面となる上面21a
の幅が広いため、ワイヤーボンディングを良好な位置に
容易に行え、また、アウターリード22は上面22aと
下面22bとが同じ幅であるため、アウターリード22
のリードカットと曲げを行う工程においても、異方向へ
のストレスがかかり難くなり、アウターリード22の位
置ずれを生じたり、リード平坦度が悪くなったりするこ
とはない。
However, due to the above configuration, the inner leads 21 are connected to the upper surface 21a serving as a wire bonding surface.
Is wide, wire bonding can be easily performed at a favorable position, and the outer lead 22 has the same width on the upper surface 22a and the lower surface 22b.
Also in the step of performing lead cutting and bending, stress in different directions is less likely to be applied, and the outer lead 22 is not displaced and the lead flatness is not deteriorated.

【0013】次に、上記リードフレーム20の製造方法
について説明する。
Next, a method of manufacturing the lead frame 20 will be described.

【0014】半導体装置用リードフレーム20は、リー
ドフレーム20におけるインナーリード21、アウター
リード22、アイランド部24をそれぞれ含むリードフ
レーム骨格部分などの残留すべき部分をレジスト層30
でマスキングした後、エッチング処理することにより得
られる。
The semiconductor device lead frame 20 is formed by forming a portion of the lead frame 20 that should remain, such as a lead frame skeleton portion including the inner lead 21, outer lead 22, and island portion 24, on the resist layer 30.
And then etching.

【0015】すなわち、アウターリード22となる部分
には、図4に示すように、レジスト層30の幅Lを上下
面同一にし、エッチング加工も上下同一速度で行って上
面22aと下面22bとが同じ幅になるようにする。一
方、インナーリード21となる部分には、図5に示すよ
うに、レジスト層30の幅Lを、上面側を広く、下面側
を狭くマスキングし、さらに上下のエッチング液量のコ
ントロールを行い、上面側のエッチングを抑制し、下面
側のエッチングスピードを加速させることにより、ピッ
チPを狭くしながら上面21aの広いインナーリード2
1を製造する。このようにして各箇所により断面の異な
るリードフレーム20を適切に製造することができる。
That is, as shown in FIG. 4, the width L of the resist layer 30 is made equal to the upper and lower surfaces of the portion to be the outer lead 22, and the etching process is performed at the same upper and lower speed so that the upper surface 22a and the lower surface 22b are the same. So that it is as wide as possible. On the other hand, in the portion to be the inner lead 21, as shown in FIG. 5, the width L of the resist layer 30 is masked so that the upper surface is wider and the lower surface is narrower. The inner lead 2 having a wide upper surface 21a while reducing the pitch P by suppressing the etching on the side and accelerating the etching speed on the lower surface.
1 is manufactured. In this way, it is possible to appropriately manufacture the lead frame 20 having a different cross section at each location.

【0016】[0016]

【発明の効果】以上述べたように本発明のリードフレー
ムの製造方法によれば、アウターリードの上面と下面と
が同じ幅で、インナーリードのワイヤーボンディング面
の幅がこのワイヤーボンディング面に対向する面の幅よ
りも広い、すなわち各部分で断面形状の異なるリードフ
レームを、正確に所定領域をコントロールしながら容易
に製造でき、しかも従来のエッチング装置に改良を加え
るだけの同様な製造設備を利用できるため、コストアッ
プは最小限で済む。
As described above, according to the method for manufacturing a lead frame of the present invention, the upper surface and the lower surface of the outer lead have the same width, and the width of the wire bonding surface of the inner lead faces the wire bonding surface. A lead frame wider than the width of the surface, that is, a lead frame having a different cross-sectional shape at each portion can be easily manufactured while accurately controlling a predetermined area, and the same manufacturing equipment that can be used to improve a conventional etching apparatus can be used. Therefore, cost increase can be minimized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に係るリードフレームの要部
斜視図である。
FIG. 1 is a perspective view of a main part of a lead frame according to an embodiment of the present invention.

【図2】図1のa−aおよびb−b位置の断面図であ
る。
FIG. 2 is a cross-sectional view taken along positions aa and bb in FIG.

【図3】本発明の一実施例に係るリードフレームの部分
切欠平面図である。
FIG. 3 is a partially cutaway plan view of a lead frame according to one embodiment of the present invention.

【図4】本発明の一実施例に係るリードフレームの製造
方法を説明するためのアウターリードの断面図である。
FIG. 4 is a cross-sectional view of an outer lead for describing a method of manufacturing a lead frame according to one embodiment of the present invention.

【図5】本発明の一実施例に係るリードフレームの製造
方法を説明するためのインナーリードの断面図である。
FIG. 5 is a cross-sectional view of an inner lead for describing a method of manufacturing a lead frame according to one embodiment of the present invention.

【図6】従来のリードフレームの平面図である。FIG. 6 is a plan view of a conventional lead frame.

【図7】従来のリードフレームの要部斜視図である。FIG. 7 is a perspective view of a main part of a conventional lead frame.

【図8】従来のリードフレームの要部斜視図である。FIG. 8 is a perspective view of a main part of a conventional lead frame.

【図9】従来の樹脂封止型半導体装置の部分切欠斜視図
である。
FIG. 9 is a partially cutaway perspective view of a conventional resin-encapsulated semiconductor device.

【図10】従来の樹脂封止型半導体装置の部分切欠側面
図である。
FIG. 10 is a partially cutaway side view of a conventional resin-encapsulated semiconductor device.

【図11】従来の樹脂封止型半導体装置の部分切欠側面
図である。
FIG. 11 is a partially cutaway side view of a conventional resin-sealed semiconductor device.

【符号の説明】[Explanation of symbols]

20 リードフレーム 21 インナーリード 21a インナーリードの上面(ワイヤーボンディング
面) 21b インナーリードの下面(ワイヤーボンディング
対向面) 22 アウターリード 22a アウターリードの上面 22b アウターリードの下面 30 レジスト層
Reference Signs List 20 lead frame 21 inner lead 21a upper surface of inner lead (wire bonding surface) 21b lower surface of inner lead (wire bonding facing surface) 22 outer lead 22a upper surface of outer lead 22b lower surface of outer lead 30 resist layer

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 リードフレームの残留すべき部分をレジ
スト層でマスキングした後、エッチング処理してなるリ
ードフレームの製造方法であって、アウターリードの部
分はマスキング寸法を上面と下面とを同一として同一速
度でエッチングを行い、インナーリードの部分は、マス
キング寸法をワイヤーボンディング面側をワイヤーボン
ディング面に対向する面の幅よりも広くするとともに、
ワイヤーボンディング面のエッチング速度は、アウター
リードやインナーリード以外の部分より遅らせ、ワイヤ
ーボンディング面に対向する面のエッチング速度は、ア
ウターリードやインナーリード以外の部分より早めるこ
とにより、アウターリードの上面と下面とが同じ幅で、
インナーリードのワイヤーボンディング面の幅がこのワ
イヤーボンディング面に対向する面の幅よりも広いリー
ドフレームを製造するリードフレームの製造方法。
1. A method of manufacturing a lead frame, comprising masking a portion of the lead frame to be left with a resist layer and etching the same, wherein the outer lead portion has the same masking dimension for the upper surface and the lower surface. Etching is performed at a speed, and the inner lead portion has a masking dimension wider on the wire bonding surface side than the width of the surface facing the wire bonding surface,
The etching rate of the wire bonding surface is slower than the parts other than the outer leads and inner leads, and the etching rate of the surface facing the wire bonding surface is faster than the parts other than the outer leads and the inner leads. Are the same width,
A lead frame manufacturing method for manufacturing a lead frame in which a width of a wire bonding surface of an inner lead is wider than a width of a surface facing the wire bonding surface.
JP3000281A 1991-01-08 1991-01-08 Lead frame manufacturing method Expired - Fee Related JP2781070B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3000281A JP2781070B2 (en) 1991-01-08 1991-01-08 Lead frame manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3000281A JP2781070B2 (en) 1991-01-08 1991-01-08 Lead frame manufacturing method

Publications (2)

Publication Number Publication Date
JPH04242964A JPH04242964A (en) 1992-08-31
JP2781070B2 true JP2781070B2 (en) 1998-07-30

Family

ID=11469524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3000281A Expired - Fee Related JP2781070B2 (en) 1991-01-08 1991-01-08 Lead frame manufacturing method

Country Status (1)

Country Link
JP (1) JP2781070B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228052A (en) * 1989-02-28 1990-09-11 Nec Kyushu Ltd Manufacture of lead frame for semiconductor device

Also Published As

Publication number Publication date
JPH04242964A (en) 1992-08-31

Similar Documents

Publication Publication Date Title
US7019388B2 (en) Semiconductor device
US4994411A (en) Process of producing semiconductor device
US7589404B2 (en) Semiconductor device
US8853836B1 (en) Integrated circuit package and method of making the same
US8581396B2 (en) Semiconductor device
US6340837B1 (en) Semiconductor device and method of fabricating the same
JP3663295B2 (en) Chip scale package
US7952198B2 (en) BGA package with leads on chip
TWM531057U (en) Pre-forming package lead frame
JP2003174131A (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH07201925A (en) Film carrier tape
JP2781070B2 (en) Lead frame manufacturing method
US20060097408A1 (en) Semiconductor package device and method for fabricating the same
JP3013810B2 (en) Method for manufacturing semiconductor device
JPS63104457A (en) Lead frame
JPS61128551A (en) Lead frame for semiconductor device
JP3192238B2 (en) Method of assembling semiconductor device
JP2564595B2 (en) Method for manufacturing semiconductor device
JP3398198B2 (en) Lead frame and manufacturing method thereof
KR100244254B1 (en) Lead frame and semiconductor package with such lead frame
JPH05136320A (en) Manufacture of lead frame
JPH05136321A (en) Lead frame and semiconductor device using same
JPH01231333A (en) Manufacturing method of semiconductor device
KR100268925B1 (en) Lead frame and semiconductor package with such lead frame
JPH07106504A (en) Lead frame and semiconductor device using the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees