JP2762462B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP2762462B2 JP2762462B2 JP63133202A JP13320288A JP2762462B2 JP 2762462 B2 JP2762462 B2 JP 2762462B2 JP 63133202 A JP63133202 A JP 63133202A JP 13320288 A JP13320288 A JP 13320288A JP 2762462 B2 JP2762462 B2 JP 2762462B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- layer
- substrate
- semiconductor
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体基板の製造方法に関し、更に詳しく
薄膜ウエハをSOI（Silicon On Insulator）技術を用い
て作成する方法に係るものである。
薄膜ウエハをSOI（Silicon On Insulator）技術を用い
て作成する方法に係るものである。
［発明の概要］ 本発明は、半導体基板の製造方法において、 表面に凹凸を有する半導体基板の凹凸を埋めかつ所定
の厚みを有するように絶縁層を半導体基板上に堆積する
工程と、前記絶縁層上に表面が平坦な半導体層を形成す
る工程と、前記半導体層に基板を貼り合わせる工程と、
前記半導体基板を裏面から前記絶縁層が露出するまで除
去する工程とを備えたこととしたことにより、 選択ポリシングを行なうことが可能となる為、超薄膜
SOIを作成することが可能となり、また、平坦な素子間
分離を形成することが可能となる。
の厚みを有するように絶縁層を半導体基板上に堆積する
工程と、前記絶縁層上に表面が平坦な半導体層を形成す
る工程と、前記半導体層に基板を貼り合わせる工程と、
前記半導体基板を裏面から前記絶縁層が露出するまで除
去する工程とを備えたこととしたことにより、 選択ポリシングを行なうことが可能となる為、超薄膜
SOIを作成することが可能となり、また、平坦な素子間
分離を形成することが可能となる。
［従来の技術］ 従来、この種の超薄膜SOI基板を作成する方法として
は、張り合わせ法と選択ポリッシュ法を使う方法が行な
われている。即ち、貼り合わされたウエハをポリシング
パットに押圧して化学液を介して回転することによって
薄膜半導体層を形成しようとするものである。
は、張り合わせ法と選択ポリッシュ法を使う方法が行な
われている。即ち、貼り合わされたウエハをポリシング
パットに押圧して化学液を介して回転することによって
薄膜半導体層を形成しようとするものである。
［発明が解決しようとする課題］ しかしながら、従来においては、段差を有する基板を
貼り合わせるのに、通常の熱処理により貼り合わせるの
が困難であった。従って、貼り合わせを行なうには、平
坦な基板どうしを用いることが必要であった。
貼り合わせるのに、通常の熱処理により貼り合わせるの
が困難であった。従って、貼り合わせを行なうには、平
坦な基板どうしを用いることが必要であった。
本発明は、このような従来の問題点に着目して創案さ
れたのもであって、段差を有する基板を容易に貼り合わ
せることが可能となると共に、平坦な素子間分離部も同
時に形成可能な半導体基板の製造方法を得んとするもの
である。
れたのもであって、段差を有する基板を容易に貼り合わ
せることが可能となると共に、平坦な素子間分離部も同
時に形成可能な半導体基板の製造方法を得んとするもの
である。
［課題を解決するための手段］ そこで、本発明は、表面に凹凸を有する半導体基板の
凹凸を埋めかつ所定の厚みを有するように絶縁層を半導
体基板上に堆積する工程と、前記絶縁層上に表面が平坦
な半導体層を形成する工程と、前記半導体層に基板を貼
り合わせる工程と、前記半導体基板を裏面から前記絶縁
層が露出するまで除去する工程とを備えたことを、その
解決手段としている。
凹凸を埋めかつ所定の厚みを有するように絶縁層を半導
体基板上に堆積する工程と、前記絶縁層上に表面が平坦
な半導体層を形成する工程と、前記半導体層に基板を貼
り合わせる工程と、前記半導体基板を裏面から前記絶縁
層が露出するまで除去する工程とを備えたことを、その
解決手段としている。
［作用］ 半導体基板の凹凸部を有する表面側絶縁層を形成し、
その上に半導体層を設けた後、前記半導体基板を裏面か
ら除去（研削）して該絶縁層を露出させることにより、
絶縁層が例えば素子分離部となる薄膜SOI基板の形成が
可能となる。
その上に半導体層を設けた後、前記半導体基板を裏面か
ら除去（研削）して該絶縁層を露出させることにより、
絶縁層が例えば素子分離部となる薄膜SOI基板の形成が
可能となる。
［実施例］ 以下、本発明に係る半導体基板の製造方法の詳細を図
面に示す実施例に基づいて説明する。
面に示す実施例に基づいて説明する。
先ず、第１図に示すように、半導体基板としてのシリ
コン基板１の表面に凹凸（段差）を形成する溝1aを形成
する。なお、この溝1aは後記する素子分離部を形成する
ためのものであって、所定の幅，深さ（0.1μｍ程度）
寸法が予め設定されている。また、前記溝1aは、エッチ
ングにより形成される。
コン基板１の表面に凹凸（段差）を形成する溝1aを形成
する。なお、この溝1aは後記する素子分離部を形成する
ためのものであって、所定の幅，深さ（0.1μｍ程度）
寸法が予め設定されている。また、前記溝1aは、エッチ
ングにより形成される。
次に、シリコン基板１の表面に、例えばCVD法により
絶縁層としてのSiO2層２を堆積させる（第２図）。
絶縁層としてのSiO2層２を堆積させる（第２図）。
そして、第３図に示すように、前記SiO2層２の表面に
半導体層としての多結晶シリコン層３を形成し、さら
に、第４図に示すように、この多結晶シリコン層３の表
面にミラーポリッシュを行ない平坦にする。
半導体層としての多結晶シリコン層３を形成し、さら
に、第４図に示すように、この多結晶シリコン層３の表
面にミラーポリッシュを行ない平坦にする。
次に、第５図に示すように、多結晶シリコン層３の表
面に、気体としての別のシリコンウエハ４を貼り合わせ
た後、シリコン基板１の裏面側より選択ポリッシュを前
記SiO2層２が露出するまで行なう。このようにして、第
６図に示すように、上記シリコン基板１の溝1a内のSiO2
層２が素子分離部2aとなり、素子分離部2aに画成された
シリコン基板１が素子形成領域1bとなる。
面に、気体としての別のシリコンウエハ４を貼り合わせ
た後、シリコン基板１の裏面側より選択ポリッシュを前
記SiO2層２が露出するまで行なう。このようにして、第
６図に示すように、上記シリコン基板１の溝1a内のSiO2
層２が素子分離部2aとなり、素子分離部2aに画成された
シリコン基板１が素子形成領域1bとなる。
以上、実施例について説明したが、上記した選択ポリ
ッシュとは、例えばエチレンジアミン・ピロカテコール
を用いたSiのエッチングはSiとアミンと水が反応し、Si
表面に▲Si（OH）2- 6▼が形成され、それがピロカテコ
ールとキレートを生成し、液中に溶解していく反応によ
る２段階で行なわれるが、このピロカテコールによる▲
Si（OH）2- 6▼の除去作用を機械的除去作用に置き換え
た方法である。
ッシュとは、例えばエチレンジアミン・ピロカテコール
を用いたSiのエッチングはSiとアミンと水が反応し、Si
表面に▲Si（OH）2- 6▼が形成され、それがピロカテコ
ールとキレートを生成し、液中に溶解していく反応によ
る２段階で行なわれるが、このピロカテコールによる▲
Si（OH）2- 6▼の除去作用を機械的除去作用に置き換え
た方法である。
また、上記した実施例にあっては、基体としてシリコ
ンウエハ４を貼り付けたが、これに限るものではない。
ンウエハ４を貼り付けたが、これに限るものではない。
［発明の効果］ 以上の説明から明らかなように、本発明に係る半導体
基板の製造方法にあっては、選択ポリッシュが用いられ
るため、超薄膜SOIを可能にする効果がある。
基板の製造方法にあっては、選択ポリッシュが用いられ
るため、超薄膜SOIを可能にする効果がある。
また、同時に平坦な素子分離部も形成出来るため、素
子製造工程を簡略化する効果がある。
子製造工程を簡略化する効果がある。
第１図は〜第６図は本発明に係る半導体基板の製造方法
の実施例を示す断面図である。 １……シリコン基板、1a……溝、1b……素子形成領域、
２……SiO2層、2a……素子分離部、３……多結晶シリコ
ン層、４……シリコンウエハ。
の実施例を示す断面図である。 １……シリコン基板、1a……溝、1b……素子形成領域、
２……SiO2層、2a……素子分離部、３……多結晶シリコ
ン層、４……シリコンウエハ。
Claims (1)
- 【請求項１】表面に凹凸を有する半導体基板の凹凸を埋
めかつ所定の厚みを有するように絶縁層を半導体基板上
に堆積する工程と、前記絶縁層上に表面が平坦な半導体
層を形成する工程と、前記半導体層に基板を貼り合わせ
る工程と、前記半導体基板を裏面から前記絶縁層が露出
するまで除去する工程とを備えたことを特徴とする半導
体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63133202A JP2762462B2 (ja) | 1988-05-31 | 1988-05-31 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63133202A JP2762462B2 (ja) | 1988-05-31 | 1988-05-31 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01302837A JPH01302837A (ja) | 1989-12-06 |
| JP2762462B2 true JP2762462B2 (ja) | 1998-06-04 |
Family
ID=15099118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63133202A Expired - Fee Related JP2762462B2 (ja) | 1988-05-31 | 1988-05-31 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2762462B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025545A (ja) * | 1988-06-24 | 1990-01-10 | Nec Corp | 半導体装置の製造方法 |
| JP3192000B2 (ja) * | 1992-08-25 | 2001-07-23 | キヤノン株式会社 | 半導体基板及びその作製方法 |
| JP2806277B2 (ja) * | 1994-10-13 | 1998-09-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2755185B2 (ja) * | 1994-11-07 | 1998-05-20 | 日本電気株式会社 | Ｓｏｉ基板 |
| US6191007B1 (en) | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| US6251754B1 (en) | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| JP3431454B2 (ja) | 1997-06-18 | 2003-07-28 | 株式会社東芝 | 半導体装置の製造方法 |
| US6534380B1 (en) | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180148A (en) * | 1981-04-30 | 1982-11-06 | Fujitsu Ltd | Manufacture of semiconductor device having dielectric isolation structure |
| JPS60262438A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS61133641A (ja) * | 1984-12-03 | 1986-06-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0783050B2 (ja) * | 1985-06-21 | 1995-09-06 | 株式会社東芝 | 半導体素子の製造方法 |
-
1988
- 1988-05-31 JP JP63133202A patent/JP2762462B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01302837A (ja) | 1989-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3360350B2 (ja) | 表面平坦化法 | |
| JP2762462B2 (ja) | 半導体基板の製造方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JPH0485827A (ja) | 半導体装置の製造方法 | |
| JPS61120424A (ja) | 誘電体分離基板の研磨方法 | |
| JPH02267950A (ja) | 半導体基板 | |
| JPH0563071A (ja) | 誘電体分離基板の製造方法 | |
| JPH06252109A (ja) | 半導体装置の製造方法 | |
| JPH02237121A (ja) | 半導体装置の製造方法 | |
| JPH0555358A (ja) | 半導体装置の製造方法 | |
| JPH0555357A (ja) | 半導体装置の製造方法 | |
| JP2855639B2 (ja) | 半導体装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPS63266830A (ja) | 表面平坦化方法 | |
| JPH098126A (ja) | 半導体基板の製造方法 | |
| JPH06151572A (ja) | 誘電体分離基板及びその製造方法 | |
| JP2778114B2 (ja) | 半導体基板の製法 | |
| JPH03142854A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH09162087A (ja) | 貼り合わせ基板の製造方法 | |
| JPH0997776A (ja) | 半導体基板の製造方法 | |
| JPH1131640A (ja) | 貼り合わせｓｏｉ基板の作製方法 | |
| JPH0661340A (ja) | 張り合わせ半導体基板の製造方法 | |
| JP2689536B2 (ja) | 半導体ウエハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |