JP2760382B2 - 制御・監視信号伝送方式 - Google Patents
制御・監視信号伝送方式Info
- Publication number
- JP2760382B2 JP2760382B2 JP1140826A JP14082689A JP2760382B2 JP 2760382 B2 JP2760382 B2 JP 2760382B2 JP 1140826 A JP1140826 A JP 1140826A JP 14082689 A JP14082689 A JP 14082689A JP 2760382 B2 JP2760382 B2 JP 2760382B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- output
- control
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012544 monitoring process Methods 0.000 title claims description 36
- 238000000034 method Methods 0.000 title claims description 34
- 230000008054 signal transmission Effects 0.000 title claims description 27
- 239000000284 extract Substances 0.000 claims description 8
- 238000010248 power generation Methods 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 230000000977 initiatory effect Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 238000000605 extraction Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C15/00—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path
- G08C15/06—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path successively, i.e. using time division
- G08C15/12—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path successively, i.e. using time division the signals being represented by pulse characteristics in transmission link
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Selective Calling Equipment (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】 ［概要］ 本発明は制御・監視信号伝送方式に関し、特に、制御
部からの並列な制御信号を直列信号に変換して伝送して
被制御部側で直・並列変換して機器を駆動するととも
に、機器の状態を検出するセンサ部の検出信号を並・直
列変換して、制御部側に伝送して直・並列変換を行って
制御部へ供給する信号伝送方式を、電源にクロック信号
が重畳された信号線を用いて実現するものである。
部からの並列な制御信号を直列信号に変換して伝送して
被制御部側で直・並列変換して機器を駆動するととも
に、機器の状態を検出するセンサ部の検出信号を並・直
列変換して、制御部側に伝送して直・並列変換を行って
制御部へ供給する信号伝送方式を、電源にクロック信号
が重畳された信号線を用いて実現するものである。
［産業上の利用分野］ 本発明は制御部から直列の制御信号を離れた位置にあ
る被制御部に伝送して被制御部の機器を駆動し、被制御
部の機器の状態を検出するセンサ部からの並列な監視信
号を直列信号として制御部に伝送する制御・監視信号伝
送方式に関する。
る被制御部に伝送して被制御部の機器を駆動し、被制御
部の機器の状態を検出するセンサ部からの並列な監視信
号を直列信号として制御部に伝送する制御・監視信号伝
送方式に関する。
シーケンスコントローラ，プログラマブルコントロー
ラ，コンピュータなどの制御部から制御信号を送信して
離れた位置にある多数の被制御機器（例えば、モータ，
ソレノイド，電磁弁，リレー，サイリスタ，ランプ等）
を駆動制御するとともに各機器の状態を検出するセンサ
部（リードスイッチ，マイクロスイッチ，押釦スイッチ
などのオン，オフの状態）からの監視信号を伝送して制
御部に供給することは広く自動制御の技術分野において
用いられている。
ラ，コンピュータなどの制御部から制御信号を送信して
離れた位置にある多数の被制御機器（例えば、モータ，
ソレノイド，電磁弁，リレー，サイリスタ，ランプ等）
を駆動制御するとともに各機器の状態を検出するセンサ
部（リードスイッチ，マイクロスイッチ，押釦スイッチ
などのオン，オフの状態）からの監視信号を伝送して制
御部に供給することは広く自動制御の技術分野において
用いられている。
そのような技術において、制御部と被制御部の間およ
び、制御部とセンサ部の相互の接続のために従来は電源
線，制御信号線、アース線等の複数の線を用いて配線し
たため、近年の被制御装置の小型化に伴って機器の高密
度な配置を行う上で配線作業が困難になり、配線スペー
スが少なくなり、コストがかかるという問題があった。
び、制御部とセンサ部の相互の接続のために従来は電源
線，制御信号線、アース線等の複数の線を用いて配線し
たため、近年の被制御装置の小型化に伴って機器の高密
度な配置を行う上で配線作業が困難になり、配線スペー
スが少なくなり、コストがかかるという問題があった。
本出願人は、先にこの問題を解決するための方式とし
て、「信号の直並列変換方式」（特願昭62−229978号
（特願平１−72623号公報））および「並列のセンサ信
号の直列伝送方式」（特願昭62−247245号（特開平１−
89839号公報））の２つの発明を提案した。これらの方
式によれば、電源を含むクロック信号の線路に、各クロ
ック対応に１つ（１ビット）の制御信号（またはセンサ
信号）を重畳することができるので、制御装置と被制御
装置の間の伝送装置や、制御装置とセンサ装置の間の伝
送装置の配線が少ない線路により実現することができ
た。
て、「信号の直並列変換方式」（特願昭62−229978号
（特願平１−72623号公報））および「並列のセンサ信
号の直列伝送方式」（特願昭62−247245号（特開平１−
89839号公報））の２つの発明を提案した。これらの方
式によれば、電源を含むクロック信号の線路に、各クロ
ック対応に１つ（１ビット）の制御信号（またはセンサ
信号）を重畳することができるので、制御装置と被制御
装置の間の伝送装置や、制御装置とセンサ装置の間の伝
送装置の配線が少ない線路により実現することができ
た。
［従来の技術］ 従来の制御・監視信号の伝送方式として、制御部と被
制御部間を電源に重畳された信号を伝送する線とアース
線とで接続して、両者間の信号の伝送を行う方式が知ら
れている（例えば、特公昭61−4239号公報）。ところ
が、この方式では制御部と被制御部の間でやりとりされ
る信号中に被制御部に表す複数ビットからなるアドレス
情報が用いられており、複数の被制御部との信号伝送に
時間がかかり、アドレス検出のための構成が必要である
という問題があった。
制御部間を電源に重畳された信号を伝送する線とアース
線とで接続して、両者間の信号の伝送を行う方式が知ら
れている（例えば、特公昭61−4239号公報）。ところ
が、この方式では制御部と被制御部の間でやりとりされ
る信号中に被制御部に表す複数ビットからなるアドレス
情報が用いられており、複数の被制御部との信号伝送に
時間がかかり、アドレス検出のための構成が必要である
という問題があった。
これを解決する従来例の構成が前記本出願人が提案し
た２つの発明である。その中の「信号の直並列変換方
式」の原理構成を従来例の構成として第10図に示す。
た２つの発明である。その中の「信号の直並列変換方
式」の原理構成を従来例の構成として第10図に示す。
図において、95は制御部、96は被制御部を表し、被制
御部96はスタートビット部97と変換部98とからなる。以
下にその動作の概要を説明する。
御部96はスタートビット部97と変換部98とからなる。以
下にその動作の概要を説明する。
制御部96は並列データを外部（シーケンスコントロー
ラなどの制御装置）から受取って並直列変換手段951に
格納し、クロック信号発生器（OSC）952からのクロック
信号に応じて並直列変換手段951から直列信号が出力さ
れ信号変換手段953に入力し、信号変換手段953では、電
源電圧とクロック信号および並直列変換手段951の出力
を入力として信号変換を施して、電源電圧にクロック信
号とデータ信号を重畳した第10図の（イ）に示すような
直列出力信号OUTを信号線954に出力する。
ラなどの制御装置）から受取って並直列変換手段951に
格納し、クロック信号発生器（OSC）952からのクロック
信号に応じて並直列変換手段951から直列信号が出力さ
れ信号変換手段953に入力し、信号変換手段953では、電
源電圧とクロック信号および並直列変換手段951の出力
を入力として信号変換を施して、電源電圧にクロック信
号とデータ信号を重畳した第10図の（イ）に示すような
直列出力信号OUTを信号線954に出力する。
これと同期してスタートビットのタイミングを表すス
タート信号START（同図（ロ）に示す）が信号線955に出
力されるとともに、制御部95からは地気レベルの信号GN
Dを信号線956に出力する。信号線954にはクロック信号
に同期してデータの“1"、“0"に対応して異なるレベル
（０ボルトおよびVX/2ボルト：但し、VXは直列出力信号
の無信号時の電圧レベルを表す）の信号を発生する。
タート信号START（同図（ロ）に示す）が信号線955に出
力されるとともに、制御部95からは地気レベルの信号GN
Dを信号線956に出力する。信号線954にはクロック信号
に同期してデータの“1"、“0"に対応して異なるレベル
（０ボルトおよびVX/2ボルト：但し、VXは直列出力信号
の無信号時の電圧レベルを表す）の信号を発生する。
（イ）の直列出力信号OUTが信号線954を介して被制御
部96で受信されると、出力駆動用電源生成手段972で出
力手段988、989等の駆動用電源（ほぼVXの電圧）を生成
し、安定化電源生成手段（CV）971、981等は電子回路に
より構成される各手段の電源（VXより低い電圧）を生成
する。出力駆動用電源生成手段972からの出力線は変換
部98に接続される。スタート信号検出手段973では、時
間t1に、信号線954のクロックに重畳した“1"のデータ
信号とスタート信号線955のスタート信号により駆動さ
れてスタート信号検出出力stを信号分配手段983に供給
する。同時に信号抽出手段982では信号線954の信号レベ
ルを判別し、クロック信号の抽出出力ckと、クロック信
号に重畳したデータ信号を抽出し、“1"（ON制御デー
タ）か“0"（OFF制御データ）であるかを表す出力dtを
発生する。
部96で受信されると、出力駆動用電源生成手段972で出
力手段988、989等の駆動用電源（ほぼVXの電圧）を生成
し、安定化電源生成手段（CV）971、981等は電子回路に
より構成される各手段の電源（VXより低い電圧）を生成
する。出力駆動用電源生成手段972からの出力線は変換
部98に接続される。スタート信号検出手段973では、時
間t1に、信号線954のクロックに重畳した“1"のデータ
信号とスタート信号線955のスタート信号により駆動さ
れてスタート信号検出出力stを信号分配手段983に供給
する。同時に信号抽出手段982では信号線954の信号レベ
ルを判別し、クロック信号の抽出出力ckと、クロック信
号に重畳したデータ信号を抽出し、“1"（ON制御デー
タ）か“0"（OFF制御データ）であるかを表す出力dtを
発生する。
クロック信号ckは信号分配手段983に供給されてスタ
ート信号検出出力stの“1"信号がクロック信号ckにより
シフトインされ、その初段出力Q1から“1"出力が発生
し、ラッチ手段984のクロック入力端子cpに供給され
る。
ート信号検出出力stの“1"信号がクロック信号ckにより
シフトインされ、その初段出力Q1から“1"出力が発生
し、ラッチ手段984のクロック入力端子cpに供給され
る。
これにより、信号抽出手段982からの最初のデータ
（（イ）の例では時間t1のデータ“1"）がラッチ手段98
4のデータ入力端子Ｄに供給されている時にクロック信
号ckが発生するので、データ“1"はラッチ手段984にラ
ッチされる。そして、ラッチ手段984の出力Ｑから出力
手段988をON状態にする出力が発生し、出力手段988は出
力駆動用電源生成手段972からの電源により駆動され出
力機器（電磁弁のソレノイド、モータ、リレー等）を動
作させる。
（（イ）の例では時間t1のデータ“1"）がラッチ手段98
4のデータ入力端子Ｄに供給されている時にクロック信
号ckが発生するので、データ“1"はラッチ手段984にラ
ッチされる。そして、ラッチ手段984の出力Ｑから出力
手段988をON状態にする出力が発生し、出力手段988は出
力駆動用電源生成手段972からの電源により駆動され出
力機器（電磁弁のソレノイド、モータ、リレー等）を動
作させる。
次に時間t2に信号線954に現れる信号は第１図の
（イ）の波形の場合“0"を表すデータであり、信号抽出
手段982ではクロック信号の抽出出力ckと“0"を表すデ
ータ信号dtが出力され、信号分配手段983ではクロック
信号ckにより時間t1に“1"となった初段の状態がこの時
間t2に次段にシフトされて出力Ｑに“1"出力が発生す
る。これによりラッチ手段985のクロック入力端子cpに
供給され、データ入力端子Ｄの入力“0"がラッチされ
る。この時は、ラッチ手段985の出力Ｑからは出力信号
が発生せず従って出力手段989は駆動されない。
（イ）の波形の場合“0"を表すデータであり、信号抽出
手段982ではクロック信号の抽出出力ckと“0"を表すデ
ータ信号dtが出力され、信号分配手段983ではクロック
信号ckにより時間t1に“1"となった初段の状態がこの時
間t2に次段にシフトされて出力Ｑに“1"出力が発生す
る。これによりラッチ手段985のクロック入力端子cpに
供給され、データ入力端子Ｄの入力“0"がラッチされ
る。この時は、ラッチ手段985の出力Ｑからは出力信号
が発生せず従って出力手段989は駆動されない。
次段の変換部へスタート信号を供給するため次段スタ
ート信号発生手段987が信号分配手段983の出力２によ
り駆動され次段の変換部へスタート信号を供給する。
ート信号発生手段987が信号分配手段983の出力２によ
り駆動され次段の変換部へスタート信号を供給する。
第10図の場合は、制御部から被制御部への制御信号の
直列伝送の構成が開示されているが、本出願人の提案し
た上記の他の発明（名称「並列のセンサ信号の直列伝送
方式」）は、これと同様の原理に基づいたセンサ信号の
伝送方式が開示されている。図示しないが、その原理を
概説すると、制御部からの電源に重畳したクロック信号
に対して、センサ部で電源を取り出して、センサ部の駆
動電源と他の回路用の安定化電源を発生し、スタート位
置に対応してクロックの順番に対応した各センサ部の状
態に応じてクロック位置の電圧レベルを制御する。その
場合、センサ出力の“1"（オン状態）または“0"（オフ
状態）に応じて、クロックレベルを０ボルトかVX/2ボル
トかに変換する。この電圧レベルを制御部においてクロ
ックに同期して順次検出するものである。
直列伝送の構成が開示されているが、本出願人の提案し
た上記の他の発明（名称「並列のセンサ信号の直列伝送
方式」）は、これと同様の原理に基づいたセンサ信号の
伝送方式が開示されている。図示しないが、その原理を
概説すると、制御部からの電源に重畳したクロック信号
に対して、センサ部で電源を取り出して、センサ部の駆
動電源と他の回路用の安定化電源を発生し、スタート位
置に対応してクロックの順番に対応した各センサ部の状
態に応じてクロック位置の電圧レベルを制御する。その
場合、センサ出力の“1"（オン状態）または“0"（オフ
状態）に応じて、クロックレベルを０ボルトかVX/2ボル
トかに変換する。この電圧レベルを制御部においてクロ
ックに同期して順次検出するものである。
［発明が解決しようとする課題］ ．上記した従来の構成によれば、制御部から被制御部
に対して制御信号を伝送するための構成と、制御部に対
し各機器のセンサ部の信号を伝送するための構成が個別
に設けられ、それぞれの制御部には電源に重畳したクロ
ックやスタート信号の発生のための機構が必要であるた
め、装置の規模が大きくなり、プログラマブルコントロ
ーラ（またはシーケンスコントローラ，コンピュータな
ど）と制御信号を伝送する制御部との接続および、セン
サ部からの検知信号を取り出すための制御部とプログラ
マブルコントローラとの接続が複雑化するとともコスト
が高くなるという問題があった。
に対して制御信号を伝送するための構成と、制御部に対
し各機器のセンサ部の信号を伝送するための構成が個別
に設けられ、それぞれの制御部には電源に重畳したクロ
ックやスタート信号の発生のための機構が必要であるた
め、装置の規模が大きくなり、プログラマブルコントロ
ーラ（またはシーケンスコントローラ，コンピュータな
ど）と制御信号を伝送する制御部との接続および、セン
サ部からの検知信号を取り出すための制御部とプログラ
マブルコントローラとの接続が複雑化するとともコスト
が高くなるという問題があった。
．また、従来の方式によれば、制御部に接続する被制
御部（またはセンサ部）が複数個接続されている場合、
個々の被制御部は前段のスタート信号を受信すると先頭
の機器への制御信号（クロック信号に重畳）が入力され
る。いわば制御がシフトする構成であるため、各被制御
部（またはセンサ部）はそれぞれ接続された順番に対応
した位置のクロック信号によりアドレス付けられてい
る。
御部（またはセンサ部）が複数個接続されている場合、
個々の被制御部は前段のスタート信号を受信すると先頭
の機器への制御信号（クロック信号に重畳）が入力され
る。いわば制御がシフトする構成であるため、各被制御
部（またはセンサ部）はそれぞれ接続された順番に対応
した位置のクロック信号によりアドレス付けられてい
る。
例えば、最初の被制御部が、10個の被制御機器を備え
ている場合、制御部からの１番目（スタート信号に同
期）から10番目の各ブロック信号（制御信号を含む）は
それらの被制御機器に順番に供給され、これに続いて接
続した次の被制御部は、11番目以降のクロック信号（制
御信号を含む）により順に駆動される。従って、上記従
来の方式によれば、被制御部（またはセンサ部）を追加
したり、取り外すといった構成変更を行うと、アドレス
（クロック位置）が位置されてしまい、プログラマブル
コントローラ等の制御装置のプログラムを変更しなけれ
ばならないので、システム構成の変更を簡単に行うこと
ができないという問題があった。
ている場合、制御部からの１番目（スタート信号に同
期）から10番目の各ブロック信号（制御信号を含む）は
それらの被制御機器に順番に供給され、これに続いて接
続した次の被制御部は、11番目以降のクロック信号（制
御信号を含む）により順に駆動される。従って、上記従
来の方式によれば、被制御部（またはセンサ部）を追加
したり、取り外すといった構成変更を行うと、アドレス
（クロック位置）が位置されてしまい、プログラマブル
コントローラ等の制御装置のプログラムを変更しなけれ
ばならないので、システム構成の変更を簡単に行うこと
ができないという問題があった。
．さらに、従来の方式によれば、制御部から発生した
スタート信号に同期したクロック信号を最初の被制御部
（またはセンサ部、以下同様）で受けて、その最初の被
制御部内の機器の制御が終了すると次の被制御部へのス
タート信号を発生して、順次前段の被制御部から次段の
被制御部へと制御信号（クロック信号に重畳）が順番に
供給される構成であるため、制御部と最初の被制御部の
間，最初の被制御部とこれに続く次の被制御部の間のそ
れぞれを結ぶ線路の中にスタート信号用の線路が必要で
あるという問題があった。
スタート信号に同期したクロック信号を最初の被制御部
（またはセンサ部、以下同様）で受けて、その最初の被
制御部内の機器の制御が終了すると次の被制御部へのス
タート信号を発生して、順次前段の被制御部から次段の
被制御部へと制御信号（クロック信号に重畳）が順番に
供給される構成であるため、制御部と最初の被制御部の
間，最初の被制御部とこれに続く次の被制御部の間のそ
れぞれを結ぶ線路の中にスタート信号用の線路が必要で
あるという問題があった。
［課題を解決するための手段］ 第１図は本発明の基本構成図である。
第１図において、10は制御部、11は第１出力ユニッ
ト、12は第１入力ユニット、13は分配部、14は第２出力
ユニット、15は第２入力ユニット、16は被制御部、17は
センサ部、18,19は終端ユニット、Ｄはデータ信号線、
Ｇはアース線、Ｓはスタート信号線、Ｐは電源線を表
す。
ト、12は第１入力ユニット、13は分配部、14は第２出力
ユニット、15は第２入力ユニット、16は被制御部、17は
センサ部、18,19は終端ユニット、Ｄはデータ信号線、
Ｇはアース線、Ｓはスタート信号線、Ｐは電源線を表
す。
第１図には第１出力ユニットは１個だけ示すが、ｎ個
（ｎ≧１）設けることができ、第１入力ユニットも同様
にｍ個（ｍ≧１）設けることができる。これに対応し
て、第２出力ユニットはｍ個、第２入力ユニットはｎ個
設けられる。以下、第１出力ユニットと第１入力ユニッ
トを第１ユニット群、第２出力ユニットと第２入力ユニ
ットを第２ユニット群という。
（ｎ≧１）設けることができ、第１入力ユニットも同様
にｍ個（ｍ≧１）設けることができる。これに対応し
て、第２出力ユニットはｍ個、第２入力ユニットはｎ個
設けられる。以下、第１出力ユニットと第１入力ユニッ
トを第１ユニット群、第２出力ユニットと第２入力ユニ
ットを第２ユニット群という。
分配部13には、発振器（OSCで表示）131とクロック信
号およびスタート信号を発生するタイミング発生手段13
2、設定手段133、およびチェック手段134とを備えてい
る。
号およびスタート信号を発生するタイミング発生手段13
2、設定手段133、およびチェック手段134とを備えてい
る。
第２図はスタート信号線方式の出力ユニットと入力ユ
ニットの基本構成図であり、第２図の20は出力ユニッ
ト、21は入力ユニットを表す。
ニットの基本構成図であり、第２図の20は出力ユニッ
ト、21は入力ユニットを表す。
第３図はアドレスカウンタ方式の出力ユニットと入力
ユニットの基本構成図であり、30は出力ユニット,31は
入力ユニットを表す。
ユニットの基本構成図であり、30は出力ユニット,31は
入力ユニットを表す。
本発明は制御部から被制御部への制御信号の伝送と、
センサ部から制御部への監視（センサ）信号の伝送分配
部からの電源に重畳されたクロック信号の信号レベルを
対応する位置の制御信号および監視信号の“1"（オ
ン）、“0"（オフ）に応じて異なるレベルにすることに
より行い、そのために電源に重畳したクロック信号とス
タート信号およびアース信号が共通に設けられた分配部
から発生し、これらの信号線と制御部の間に入力ユニッ
トと出力ユニットが設けられ、信号線と被制御部の間に
出力ユニット、信号線とセンサ部の間に入力ユニットが
設けられる。
センサ部から制御部への監視（センサ）信号の伝送分配
部からの電源に重畳されたクロック信号の信号レベルを
対応する位置の制御信号および監視信号の“1"（オ
ン）、“0"（オフ）に応じて異なるレベルにすることに
より行い、そのために電源に重畳したクロック信号とス
タート信号およびアース信号が共通に設けられた分配部
から発生し、これらの信号線と制御部の間に入力ユニッ
トと出力ユニットが設けられ、信号線と被制御部の間に
出力ユニット、信号線とセンサ部の間に入力ユニットが
設けられる。
［作用］ 〔第１図の作用説明〕 第１図において、分配部13のクロック発振器（OSCで
表示）131の出力はタイミング発生手段132に入力され、
所定の周期のクロックcpを発生する。発生したクロック
cpは電源電圧VXと重畳され、例えばイ．に示すようなデ
ューティ比50％で、１周期の前半がVXレベルで、後半が
VX/2のレベルである。この信号は端子13aに出力されデ
ータ信号線Ｄに供給される。地気レベルの信号は端子13
bからアース線Ｇに出力する。また、スタート信号は点
線で示す経路で端子13c,13dを介して点線で示すスター
ト信号線Ｓに供給されるとともに、クロック信号と異な
る波形としてデータ信号線Ｄに送出される。但し、入出
力ユニットにおいてスタート信号をデータ信号線Ｄより
抽出する場合はスタート信号線Ｓを用いなくともよい。
表示）131の出力はタイミング発生手段132に入力され、
所定の周期のクロックcpを発生する。発生したクロック
cpは電源電圧VXと重畳され、例えばイ．に示すようなデ
ューティ比50％で、１周期の前半がVXレベルで、後半が
VX/2のレベルである。この信号は端子13aに出力されデ
ータ信号線Ｄに供給される。地気レベルの信号は端子13
bからアース線Ｇに出力する。また、スタート信号は点
線で示す経路で端子13c,13dを介して点線で示すスター
ト信号線Ｓに供給されるとともに、クロック信号と異な
る波形としてデータ信号線Ｄに送出される。但し、入出
力ユニットにおいてスタート信号をデータ信号線Ｄより
抽出する場合はスタート信号線Ｓを用いなくともよい。
さらに、各入・出力ユニットにおける駆動用（被制御
部やセンサ部の機器等の駆動）電源を端子13eから電源
線Ｐに供給する。この電源線は小容量（被制御機器やセ
ンサ機器等の駆動部の点数が少ない）の機器を制御・監
視する場合はデータ信号線から電源を取出すことができ
るが、容量が大きい場合の駆動用電源として設けられ
る。
部やセンサ部の機器等の駆動）電源を端子13eから電源
線Ｐに供給する。この電源線は小容量（被制御機器やセ
ンサ機器等の駆動部の点数が少ない）の機器を制御・監
視する場合はデータ信号線から電源を取出すことができ
るが、容量が大きい場合の駆動用電源として設けられ
る。
データ信号線Ｄは第１ユニット群および第２ユニット
群の各ユニットに対して直接接続されており、各ユニッ
トには図示しないが従来例（第10図）と同様にデータ信
号線Ｄから電源を生成する手段、クロック信号抽出手段
およびデータ信号抽出手段（出力ユニットの場合）を備
えている。
群の各ユニットに対して直接接続されており、各ユニッ
トには図示しないが従来例（第10図）と同様にデータ信
号線Ｄから電源を生成する手段、クロック信号抽出手段
およびデータ信号抽出手段（出力ユニットの場合）を備
えている。
さらに、スタート信号または起動信号により“1"出力
を順次シフトする動作を実行するシフトレジスタ（従来
例の信号分配手段）を備え、シフトレジスタの出力によ
り入力ユニットでは並列信号を１つずつ抽出してクロッ
ク信号として表れたVX/2のレベルを信号の“1"か“0"か
に応じて異なる電圧レベル（０ボルトおよびVX/2ボル
ト）に設定する。これと同時に対応する出力ユニットで
は同じタイミングで、データ信号線Ｄのクロック信号レ
ベルを識別（抽出）して、自己のシフトレジスタの“1"
出力により指定された出力端子に対応する“1"か“0"か
を発生する。
を順次シフトする動作を実行するシフトレジスタ（従来
例の信号分配手段）を備え、シフトレジスタの出力によ
り入力ユニットでは並列信号を１つずつ抽出してクロッ
ク信号として表れたVX/2のレベルを信号の“1"か“0"か
に応じて異なる電圧レベル（０ボルトおよびVX/2ボル
ト）に設定する。これと同時に対応する出力ユニットで
は同じタイミングで、データ信号線Ｄのクロック信号レ
ベルを識別（抽出）して、自己のシフトレジスタの“1"
出力により指定された出力端子に対応する“1"か“0"か
を発生する。
全体の作用の概要を説明すると、分配部13において、
予め１回の伝送周期で伝送されるデータ数（１データが
１クロックに対応）に対応した数値を設定手段133に設
定しておき、分配部13からのデータ信号出力と同時にス
タート信号（スタート信号線Ｓ上の１個の信号かまたは
データ信号線Ｄ上のクロック信号と異なる波形で表す）
が発生すると、最初に制御部10のI/Oユニット102からの
並列な制御信号が入力されている第１入力ユニット12に
おいて、複数入力の中の先頭の信号が選択され、データ
信号線Ｄ上に対応する電圧レベルとして現れる。
予め１回の伝送周期で伝送されるデータ数（１データが
１クロックに対応）に対応した数値を設定手段133に設
定しておき、分配部13からのデータ信号出力と同時にス
タート信号（スタート信号線Ｓ上の１個の信号かまたは
データ信号線Ｄ上のクロック信号と異なる波形で表す）
が発生すると、最初に制御部10のI/Oユニット102からの
並列な制御信号が入力されている第１入力ユニット12に
おいて、複数入力の中の先頭の信号が選択され、データ
信号線Ｄ上に対応する電圧レベルとして現れる。
このデータ信号線Ｄの信号は、同様にスタート信号に
より選択された第２出力ユニット14において抽出され
て、その“1",“0"に対応した出力を発生し、その出力
は保持されるとともに被制御部16に供給され、図示しな
い１つの被制御機器を駆動（“1"の場合）または停止
（“0"の場合）させる。このような動作が第１入力ユニ
ット12の他の複数の制御信号の個々について順次行わ
れ、これに対応して第２出力ユニット14の他の対応する
複数の出力端子に制御信号が出力され、保持される。従
って第１入力ユニット12の入力端子と第２出力ユニット
14の出力端子とは１対１で対応しており、個数も同数と
なる。
より選択された第２出力ユニット14において抽出され
て、その“1",“0"に対応した出力を発生し、その出力
は保持されるとともに被制御部16に供給され、図示しな
い１つの被制御機器を駆動（“1"の場合）または停止
（“0"の場合）させる。このような動作が第１入力ユニ
ット12の他の複数の制御信号の個々について順次行わ
れ、これに対応して第２出力ユニット14の他の対応する
複数の出力端子に制御信号が出力され、保持される。従
って第１入力ユニット12の入力端子と第２出力ユニット
14の出力端子とは１対１で対応しており、個数も同数と
なる。
第１入力ユニット12と第２出力ユニット14の間で制御
信号の伝送が終了すると、これらのユニットが１個であ
ると仮定すると、次にセンサ部17からの並列な監視信号
が入力された第２入力ユニット15が第２出力ユニット14
からのスタート信号または内蔵するスタート手段（第３
図について後述する）により駆動され、同時に制御部10
のI/Oユニット101に監視信号を出力する第１出力ユニッ
ト11が前段の第１入力ユニット12からのスタート信号ま
たは内蔵するスタート手段（第３図）により駆動され
る。監視信号の伝送も前記した制御信号の伝送方向が異
なるが、同様の原理で実行される。
信号の伝送が終了すると、これらのユニットが１個であ
ると仮定すると、次にセンサ部17からの並列な監視信号
が入力された第２入力ユニット15が第２出力ユニット14
からのスタート信号または内蔵するスタート手段（第３
図について後述する）により駆動され、同時に制御部10
のI/Oユニット101に監視信号を出力する第１出力ユニッ
ト11が前段の第１入力ユニット12からのスタート信号ま
たは内蔵するスタート手段（第３図）により駆動され
る。監視信号の伝送も前記した制御信号の伝送方向が異
なるが、同様の原理で実行される。
こうして、第２入力ユニット15へ入力した並列の監視
信号（センサ信号）が順次、データ信号線Ｄに出力さ
れ、これを第１出力ユニット11で検出して対応する出力
端子に順次出力され保持される。その出力はI/Oユニッ
ト101から制御部10に入力される。
信号（センサ信号）が順次、データ信号線Ｄに出力さ
れ、これを第１出力ユニット11で検出して対応する出力
端子に順次出力され保持される。その出力はI/Oユニッ
ト101から制御部10に入力される。
ユニット間での全部の信号伝送が終了すると、タイミ
ング発生手段132からの複数個のクロック信号がチェッ
ク手段134に供給される。チェック手段はその複数のク
ロック信号の個々についてデータ信号線の出力を識別し
て複数項目の状態チェックを行う。
ング発生手段132からの複数個のクロック信号がチェッ
ク手段134に供給される。チェック手段はその複数のク
ロック信号の個々についてデータ信号線の出力を識別し
て複数項目の状態チェックを行う。
また、第１図の終端ユニット19は、第２ユニット群の
終端に接続され、制御信号と監視信号と伝送が終了した
後のデータ信号線上のクロック信号を検出すると、予め
決められたチェック用の出力を発生し上記分配部13のチ
ェック手段134でこれを検出することによりチェックが
行われる。
終端に接続され、制御信号と監視信号と伝送が終了した
後のデータ信号線上のクロック信号を検出すると、予め
決められたチェック用の出力を発生し上記分配部13のチ
ェック手段134でこれを検出することによりチェックが
行われる。
なお、以上は終端ユニットが第２ユニット群側に使用
された例であるが、第１図左側の破線で示す終端ユニッ
ト18を第１ユニット群側に適用することもできる。その
場合、第２ユニット群側の終端ユニット19は使用しな
い。
された例であるが、第１図左側の破線で示す終端ユニッ
ト18を第１ユニット群側に適用することもできる。その
場合、第２ユニット群側の終端ユニット19は使用しな
い。
〔第２図の作用説明〕 第２図に示すスタート信号線方式の出力ユニットと入
力ユニットの基本構成は、第１図において点線で示すス
タート信号線S2によりスタート信号が順次伝送される方
式を用いるものであり、第２図の入力ユニット，出力ユ
ニットは第１図の第1,第２入力ユニットおよび第１、第
２出力ユニットに対応する。
力ユニットの基本構成は、第１図において点線で示すス
タート信号線S2によりスタート信号が順次伝送される方
式を用いるものであり、第２図の入力ユニット，出力ユ
ニットは第１図の第1,第２入力ユニットおよび第１、第
２出力ユニットに対応する。
この方式では、各出力ユニット，入力ユニットスター
ト信号線S,データ信号線Ｄおよびアース線Ｇの３本の信
号線により順番に接続され、先頭（最初に駆動される）
の入力ユニットと出力ユニットが分配部と接続される。
なお、電源線Ｐを設けた構成では４本の信号線となる。
ト信号線S,データ信号線Ｄおよびアース線Ｇの３本の信
号線により順番に接続され、先頭（最初に駆動される）
の入力ユニットと出力ユニットが分配部と接続される。
なお、電源線Ｐを設けた構成では４本の信号線となる。
入力ユニット21の駆動用電源生成手段215はデータ信
号線Ｄの信号（第１図の信号Ｄの波形参照）を平滑した
出力から駆動用電源（ほぼVXの電圧）Pdを生成して外部
の被駆動機器に供給される。また、安定化電源手段（CV
で表示）211はデータ信号線Ｄの信号を平滑した電源Pd
から各回路用の安定化電源（VXより低い電圧）を生成す
る。
号線Ｄの信号（第１図の信号Ｄの波形参照）を平滑した
出力から駆動用電源（ほぼVXの電圧）Pdを生成して外部
の被駆動機器に供給される。また、安定化電源手段（CV
で表示）211はデータ信号線Ｄの信号を平滑した電源Pd
から各回路用の安定化電源（VXより低い電圧）を生成す
る。
前記、駆動用電源Pdは、第１図について説明したよう
にデータ信号線Ｄから取り出すと多くの機器を駆動する
ための電力が不足するので、第１図，第２図に点線で示
すように電源線Ｐから供給すれば、大電流（多数出力機
器などを含む）のシステムを構成することができる。
にデータ信号線Ｄから取り出すと多くの機器を駆動する
ための電力が不足するので、第１図，第２図に点線で示
すように電源線Ｐから供給すれば、大電流（多数出力機
器などを含む）のシステムを構成することができる。
第２図の右端に接続する分配部または前段のユニット
から出力されたスタート信号がスタート信号線Ｓより入
力すると、シフトレジスタ213の入力端子に供給され、
信号抽出手段212でデータ信号線Ｄから抽出したクロッ
ク信号ckによりシフトレジスタの初段に入力する。
から出力されたスタート信号がスタート信号線Ｓより入
力すると、シフトレジスタ213の入力端子に供給され、
信号抽出手段212でデータ信号線Ｄから抽出したクロッ
ク信号ckによりシフトレジスタの初段に入力する。
これによりシフトレジスタ213の初段（図の右端）の
出力から“1"信号が発生し、アンド回路214に入力し、
この時の入力ユニット21の１番目の入力信号がアンド回
路214から出力されデータ信号線Ｄ上に現れる。次のク
ロックのタイミングでシフトレジスタ213はクロック信
号ckによりシフトして、シフトレジスタ213の２番目
（図の１番目の左側）から“1"が出力が発生し、その時
の入力信号の２番目の入力に応じた信号レベルがデータ
信号線Ｄに出力される。以下、同様にして入力された並
列信号が直列信号に変換されてデータ信号線Ｄ上の各ク
ロック信号のレベルの形で出力されると、シフトレジス
タ213の最後端から出力ユニット20へスタート信号を発
生する。
出力から“1"信号が発生し、アンド回路214に入力し、
この時の入力ユニット21の１番目の入力信号がアンド回
路214から出力されデータ信号線Ｄ上に現れる。次のク
ロックのタイミングでシフトレジスタ213はクロック信
号ckによりシフトして、シフトレジスタ213の２番目
（図の１番目の左側）から“1"が出力が発生し、その時
の入力信号の２番目の入力に応じた信号レベルがデータ
信号線Ｄに出力される。以下、同様にして入力された並
列信号が直列信号に変換されてデータ信号線Ｄ上の各ク
ロック信号のレベルの形で出力されると、シフトレジス
タ213の最後端から出力ユニット20へスタート信号を発
生する。
次に出力ユニット20は、上記入力ユニット21と同様の
駆動用電源生成手段206と安定化電源手段（CVで表示）2
01を備え、信号抽出手段202は、データ信号源Ｄからク
ロック信号ckを抽出するとともに、図示されない他の入
力ユニットから入力された制御信号または監視信号の信
号レベルを識別して、“1"または“0"のデータ信号dtを
抽出する。
駆動用電源生成手段206と安定化電源手段（CVで表示）2
01を備え、信号抽出手段202は、データ信号源Ｄからク
ロック信号ckを抽出するとともに、図示されない他の入
力ユニットから入力された制御信号または監視信号の信
号レベルを識別して、“1"または“0"のデータ信号dtを
抽出する。
出力ユニット20のシフトレジスタ203はスタート信号
Ｓを前段の入力ユニットから受け取ると同時に信号抽出
手段202からのクロック信号ckによりシフト動作を行
い、シフトレジスタ203の各出力端子から順次“1"出力
を発生する。
Ｓを前段の入力ユニットから受け取ると同時に信号抽出
手段202からのクロック信号ckによりシフト動作を行
い、シフトレジスタ203の各出力端子から順次“1"出力
を発生する。
こうして、各アンド回路204はシフトレジスタ203の一
方の入力により能動化されると同時にその時の信号抽出
手段202からのデータ信号（識別出力）の“1",“0"に対
応する出力をアンド回路204から発生する。アンド回路2
04の各出力は保持回路205に順次入力されて保持され、
直並列変換された結果を次の周期まで保持する。
方の入力により能動化されると同時にその時の信号抽出
手段202からのデータ信号（識別出力）の“1",“0"に対
応する出力をアンド回路204から発生する。アンド回路2
04の各出力は保持回路205に順次入力されて保持され、
直並列変換された結果を次の周期まで保持する。
〔第３図の作用説明〕 第３図に示すアドレスカウンタ方式の出力ユニットと
入力ユニットの基本構成は、第１図において、スタート
信号線Ｓを使用しないで、各ユニットに設けたカウンタ
によりそれぞれのアドレスが指定される方式である。そ
して、少なくともデータ信号線Ｄおよびアース線Ｇの２
本の信号線に対し任意の位置で接続された出力ユニット
と入力ユニットの構成が示され、スタート信号がデータ
信号線Ｄ上にクロック信号と異なる波形により分配部13
から出力される場合の構成を示す。
入力ユニットの基本構成は、第１図において、スタート
信号線Ｓを使用しないで、各ユニットに設けたカウンタ
によりそれぞれのアドレスが指定される方式である。そ
して、少なくともデータ信号線Ｄおよびアース線Ｇの２
本の信号線に対し任意の位置で接続された出力ユニット
と入力ユニットの構成が示され、スタート信号がデータ
信号線Ｄ上にクロック信号と異なる波形により分配部13
から出力される場合の構成を示す。
第３図の入力ユニット，出力ユニットはそれぞれ第１
図の第1,第２入力ユニットおよび第１、第２出力ユニッ
トに対応する。
図の第1,第２入力ユニットおよび第１、第２出力ユニッ
トに対応する。
出力ユニット30および入力ユニット31には、第２図の
構成と同様の駆動用電源生成手段307,317および回路用
の安定化電源手段301,311を備え、出力ユニット30の信
号抽出手段302は第２図の出力ユニット20の信号抽出手
段と同様にクロック信号ck,データ信号dtを抽出すると
ともに、通常のクロック信号と異なる波形（例えば、VX
のレベルが一定時間継続）により表されたスタート信号
を検出してスタート信号stを発生する。入力ユニット31
の信号抽出手段312はクロック信号ckと通常のクロック
信号と異なる信号波形を検出してスタート信号stを発生
する。
構成と同様の駆動用電源生成手段307,317および回路用
の安定化電源手段301,311を備え、出力ユニット30の信
号抽出手段302は第２図の出力ユニット20の信号抽出手
段と同様にクロック信号ck,データ信号dtを抽出すると
ともに、通常のクロック信号と異なる波形（例えば、VX
のレベルが一定時間継続）により表されたスタート信号
を検出してスタート信号stを発生する。入力ユニット31
の信号抽出手段312はクロック信号ckと通常のクロック
信号と異なる信号波形を検出してスタート信号stを発生
する。
第３図の周力ユニット30における作用を説明すると、
初めに信号抽出手段302がデータ信号線Ｄからスタート
信号stを検出すると、スタート信号stはカウンタ303に
供給され計数を開始する。これによりカウンタ303は信
号抽出手段302からのクロック信号ckの計数を開始す
る。カウンタ303が予め設定手段304に設定された計数値
に達すると、その出力端子から動作開始信号ｃを表す
“1"信号を発生し、シフトレジスタ305に“1"信号を供
給する。シフトレジスタ305はこの“1"信号をクロック
信号ckが発生する毎にシフト（図の場合右方向）して、
順次アンド回路306の１つを能動化し、その時のデータ
信号dtの“1",“0"に対応した出力をアンド回路から出
力して保持回路308にセットする。
初めに信号抽出手段302がデータ信号線Ｄからスタート
信号stを検出すると、スタート信号stはカウンタ303に
供給され計数を開始する。これによりカウンタ303は信
号抽出手段302からのクロック信号ckの計数を開始す
る。カウンタ303が予め設定手段304に設定された計数値
に達すると、その出力端子から動作開始信号ｃを表す
“1"信号を発生し、シフトレジスタ305に“1"信号を供
給する。シフトレジスタ305はこの“1"信号をクロック
信号ckが発生する毎にシフト（図の場合右方向）して、
順次アンド回路306の１つを能動化し、その時のデータ
信号dtの“1",“0"に対応した出力をアンド回路から出
力して保持回路308にセットする。
設定手段304に設定する値は当該出力ユニット30に割
当てられたアドレスを表し、若しこのユニットの先頭の
出力端子がｕ番目のクロックから動作を開始する場合、
設定手段304に数値ｕが設定され、出力端子がｋ個あれ
ば、ｕ番目のクロック信号からｕ＋ｋ−１番目のクロッ
ク信号に対して出力動作を行う。
当てられたアドレスを表し、若しこのユニットの先頭の
出力端子がｕ番目のクロックから動作を開始する場合、
設定手段304に数値ｕが設定され、出力端子がｋ個あれ
ば、ｕ番目のクロック信号からｕ＋ｋ−１番目のクロッ
ク信号に対して出力動作を行う。
入力ユニット31も、信号抽出手段312からのスタート
信号stによりカウンタ313が起動してクロック信号ckの
計数を開始し、その計数値が設定手段314に予め設定さ
れた設定値に達すると、シフトレジスタ315に動作開始
を表す信号ｃが出力され、以後シフト動作を行い制御信
号または監視信号をデータ信号線Ｄに入力する。設定手
段314にもこの入力ユニットに割当てられたアドレスが
設定され、入力端子の数ｌに対応する数の信号をデータ
信号線Ｄに入力する。
信号stによりカウンタ313が起動してクロック信号ckの
計数を開始し、その計数値が設定手段314に予め設定さ
れた設定値に達すると、シフトレジスタ315に動作開始
を表す信号ｃが出力され、以後シフト動作を行い制御信
号または監視信号をデータ信号線Ｄに入力する。設定手
段314にもこの入力ユニットに割当てられたアドレスが
設定され、入力端子の数ｌに対応する数の信号をデータ
信号線Ｄに入力する。
上記の第３図の説明は、入力ユニットと出力ユニット
がそれぞれ１対１で対応して設けられている例について
説明したが、このアドレスカウンタ方式による制御・監
視信号伝送方式では、１つの入力ユニットから発生する
制御信号または監視信号を他の複数の出力ユニットに伝
送することができる。すなわち、アドレスカウンタ方式
の場合、データ信号線からスタート信号を任意の位置の
ユニットが検出し、クロック信号を計数してユニットに
設定された数値に達すると入力または出力動作を開始す
るので、複数の出力ユニットに同じアドレスを設定する
ことができる。従って、１つの入力ユニットからのデー
タを複数の個所に同時に出力することができ、入力ユニ
ットと出力ユニットが１対ｎの他方向分岐伝送が可能と
なる。
がそれぞれ１対１で対応して設けられている例について
説明したが、このアドレスカウンタ方式による制御・監
視信号伝送方式では、１つの入力ユニットから発生する
制御信号または監視信号を他の複数の出力ユニットに伝
送することができる。すなわち、アドレスカウンタ方式
の場合、データ信号線からスタート信号を任意の位置の
ユニットが検出し、クロック信号を計数してユニットに
設定された数値に達すると入力または出力動作を開始す
るので、複数の出力ユニットに同じアドレスを設定する
ことができる。従って、１つの入力ユニットからのデー
タを複数の個所に同時に出力することができ、入力ユニ
ットと出力ユニットが１対ｎの他方向分岐伝送が可能と
なる。
また、第３図の構成により、出力ユニット，入力ユニ
ットの増設や取り外しを行う場合に設定手段の数値を設
定するだけで自由に変更することができる。
ットの増設や取り外しを行う場合に設定手段の数値を設
定するだけで自由に変更することができる。
［実施例］ 本発明の実施例の構成を第４図乃至第９図を用いて説
明する。
明する。
第４図は分配部の実施例構成図、第５図（ａ）及び第
５図（ｂ）はスタート信号線方式の出力ユニットおよび
入力ユニットの実例例構成図、第６図（ａ）及び第６図
（ｂ）はアドレスカウンタ方式の出力ユニットおよび入
力ユニットの実施例構成図、第７図は終端ユニットの実
施例構成図、第８図（ａ）及び第８図（ｂ）は実施例の
タイムチャート、第９図は終端ユニットのタイムチャー
トである。
５図（ｂ）はスタート信号線方式の出力ユニットおよび
入力ユニットの実例例構成図、第６図（ａ）及び第６図
（ｂ）はアドレスカウンタ方式の出力ユニットおよび入
力ユニットの実施例構成図、第７図は終端ユニットの実
施例構成図、第８図（ａ）及び第８図（ｂ）は実施例の
タイムチャート、第９図は終端ユニットのタイムチャー
トである。
第４図の構成および動作を第８図（ａ），第８図
（ｂ）を参照しながら説明する。
（ｂ）を参照しながら説明する。
第４図の電源回路40は外部からの入力電源24V（ボル
ト）から電子回路で構成する各部の電源を発生する。ま
た、データ信号線Ｄに供給される電源24V（第１図のVX
に対応）もその入力電源から供給される。
ト）から電子回路で構成する各部の電源を発生する。ま
た、データ信号線Ｄに供給される電源24V（第１図のVX
に対応）もその入力電源から供給される。
発振器（OSCで表示）44から発生したクロック信号
は、カウンタ43,シフトレジスタ45,フリップフロップ回
路46などに供給される。カウンタ43はスタート信号の時
のクロック信号から計数を開始する。信号伝送に必要な
クロック信号の数が設定器41に設定されており、カウン
タ43の計数値と一致すると一致回路42から出力が発生し
て、シフトレジスタ45に“1"信号を供給する。
は、カウンタ43,シフトレジスタ45,フリップフロップ回
路46などに供給される。カウンタ43はスタート信号の時
のクロック信号から計数を開始する。信号伝送に必要な
クロック信号の数が設定器41に設定されており、カウン
タ43の計数値と一致すると一致回路42から出力が発生し
て、シフトレジスタ45に“1"信号を供給する。
シフトレジスタ45は線路の状態（短絡など）をチェッ
クするためのタイミング信号を端子ｐ＋１〜ｐ＋４に順
次発生し、各エラーチェック回路471〜474においてチェ
ックを行う。各エラーチェック回路の機能は後述する終
端ユニット（第７図）に関連して説明する。シフトレジ
スタ45の最後の出力ｐ＋４のタイミングでカウンタ43は
クリアされ、次の周期の計数を開始する。（第８図
（ｂ）の参照） 発振器44の出力はノア回路486,オア回路487を経て増
幅器484,485に供給され、増幅器484には12Vが供給さ
れ、増幅器485には24Vが供給され、それぞれ駆動される
と12Vおよび24Vの出力を発生し、24Vの電源にクロック
信号が重畳された出力をデータ信号線Ｄに供給する。そ
の信号波形の一部が、第８図（ａ）のの「Ｄ線」とし
て示されている。
クするためのタイミング信号を端子ｐ＋１〜ｐ＋４に順
次発生し、各エラーチェック回路471〜474においてチェ
ックを行う。各エラーチェック回路の機能は後述する終
端ユニット（第７図）に関連して説明する。シフトレジ
スタ45の最後の出力ｐ＋４のタイミングでカウンタ43は
クリアされ、次の周期の計数を開始する。（第８図
（ｂ）の参照） 発振器44の出力はノア回路486,オア回路487を経て増
幅器484,485に供給され、増幅器484には12Vが供給さ
れ、増幅器485には24Vが供給され、それぞれ駆動される
と12Vおよび24Vの出力を発生し、24Vの電源にクロック
信号が重畳された出力をデータ信号線Ｄに供給する。そ
の信号波形の一部が、第８図（ａ）のの「Ｄ線」とし
て示されている。
また、ノア回路486,オア回路487はアドレスカウンタ
方式のユニットを使用する場合にスタート信号として、
24Vの波形が一定時間継続（クロック信号周期の1.5倍）
する波形を発生させるために設けられ、シフトレジスタ
45の出力ｐ＋4,p＋３が使用されている。（第８図
（ｂ）の参照） 第１ユニット群と第２ユニット群の両方または一方が
スタート信号線方式（データ信号線D,アース線Ｇおよび
スタート信号線Ｓ）の入・出力ユニットを使用する場合
に、スタート信号線にスタート信号を供給する構成が備
えられている。すなわち、フリップフロップ回路46がシ
フトレジスタ45の最終段の出力ｐ＋４が発生すると、ク
ロック信号の１周期間に渡って“1"出力を発生し、ドラ
イバ481,482からクロック信号の１周器継続する０レベ
ルのスタート信号を発生する。その波形は第８図（ａ）
のおよび第８図（ｂ）のの「Ｓ線」として示されて
いる。
方式のユニットを使用する場合にスタート信号として、
24Vの波形が一定時間継続（クロック信号周期の1.5倍）
する波形を発生させるために設けられ、シフトレジスタ
45の出力ｐ＋4,p＋３が使用されている。（第８図
（ｂ）の参照） 第１ユニット群と第２ユニット群の両方または一方が
スタート信号線方式（データ信号線D,アース線Ｇおよび
スタート信号線Ｓ）の入・出力ユニットを使用する場合
に、スタート信号線にスタート信号を供給する構成が備
えられている。すなわち、フリップフロップ回路46がシ
フトレジスタ45の最終段の出力ｐ＋４が発生すると、ク
ロック信号の１周期間に渡って“1"出力を発生し、ドラ
イバ481,482からクロック信号の１周器継続する０レベ
ルのスタート信号を発生する。その波形は第８図（ａ）
のおよび第８図（ｂ）のの「Ｓ線」として示されて
いる。
また、本実施例では、分配部から出力されるデータ信
号線Ｄに24Vが重畳されているので、各ユニットはこの
線から必要な電源を生成することができるが、電源容量
不足時に備えて、分配部から外部電源を各入・出力ユニ
ットおよび制御部，センサ部に供給するための電源線Ｐ
に24Vの電源を供給する構成を備えることもできる（必
須の線ではない）。
号線Ｄに24Vが重畳されているので、各ユニットはこの
線から必要な電源を生成することができるが、電源容量
不足時に備えて、分配部から外部電源を各入・出力ユニ
ットおよび制御部，センサ部に供給するための電源線Ｐ
に24Vの電源を供給する構成を備えることもできる（必
須の線ではない）。
次に第５図（ａ）および第５図（ｂ）に示すスタート
信号線方式の出力ユニットと入力ユニットの実施例構成
について説明すると、これらのユニットは第２図に示す
基本構成の原理により動作する。
信号線方式の出力ユニットと入力ユニットの実施例構成
について説明すると、これらのユニットは第２図に示す
基本構成の原理により動作する。
第５図（ａ）において、左側に設けられた分配部また
は前段のユニットと、スタート信号線S,データ信号線D,
アース線Ｇおよび電源線Ｐ（駆動用電源）が接続され、
右側の後続するユニットと同様の線により接続される。
そして、データ信号線Ｄからダイオードｄとコンデンサ
ｃとにより平滑された電源（ほぼ24V）を得、その電圧
は電源線Ｐと接続されるとともに駆動電源端子Pdに出力
される。また、この電圧24Vを入力としてCV（コンバー
タ53）において各電子回路（シフトレジスタ等）用の安
定化電源Vccを生成する。
は前段のユニットと、スタート信号線S,データ信号線D,
アース線Ｇおよび電源線Ｐ（駆動用電源）が接続され、
右側の後続するユニットと同様の線により接続される。
そして、データ信号線Ｄからダイオードｄとコンデンサ
ｃとにより平滑された電源（ほぼ24V）を得、その電圧
は電源線Ｐと接続されるとともに駆動電源端子Pdに出力
される。また、この電圧24Vを入力としてCV（コンバー
タ53）において各電子回路（シフトレジスタ等）用の安
定化電源Vccを生成する。
また、データ信号線Ｄのクロック信号成分（12Vか、
０に近いレベル）を比較器51において電圧16Vと比較す
ることにより抽出し、抽出されたクロック信号cpはシフ
トレジスタ54に入力される。そしてデータ信号線Ｄのク
ロック信号に重畳したデータ信号を比較器52において、
電圧8Vと比較することにより抽出し、8Vより低い0Vに近
い電圧の場合“1"（オン）信号として出力を発生し、そ
れ以上の時“0"（オフ）信号を出力する。
０に近いレベル）を比較器51において電圧16Vと比較す
ることにより抽出し、抽出されたクロック信号cpはシフ
トレジスタ54に入力される。そしてデータ信号線Ｄのク
ロック信号に重畳したデータ信号を比較器52において、
電圧8Vと比較することにより抽出し、8Vより低い0Vに近
い電圧の場合“1"（オン）信号として出力を発生し、そ
れ以上の時“0"（オフ）信号を出力する。
スタート信号線Ｓからのスタート信号は増幅器50を介
してシフトレジスタ54に入力し、最初の段Q1から“1"が
発生し、クロック信号cpによりシフトする。“1"の出力
は対応するフリップフロップ回路55に入力され、その時
比較器52で識別したデータ信号の“0",“1"に対応する
信号がフリップフロップ回路55に保持され、全部のフリ
ップフロップ回路にデータ信号線Ｄに現れた信号に対応
したデータが格納される。
してシフトレジスタ54に入力し、最初の段Q1から“1"が
発生し、クロック信号cpによりシフトする。“1"の出力
は対応するフリップフロップ回路55に入力され、その時
比較器52で識別したデータ信号の“0",“1"に対応する
信号がフリップフロップ回路55に保持され、全部のフリ
ップフロップ回路にデータ信号線Ｄに現れた信号に対応
したデータが格納される。
データ信号線Ｄに第８図（ａ）の（同図と同じ）
のような信号が入力された場合、複数のフリップフロッ
プ回路55の出力OUT0〜OUTnからは第８図（ａ）のに示
すような出力が発生する。
のような信号が入力された場合、複数のフリップフロッ
プ回路55の出力OUT0〜OUTnからは第８図（ａ）のに示
すような出力が発生する。
これらの出力は第１図を参照すると明らかなように被
制御部に接続する出力ユニットであればドライバ56を介
して被制御部の各機器を駆動し、制御部に接続する出力
ユニットであればドライバ56を介することなく制御部に
並列に供給される。
制御部に接続する出力ユニットであればドライバ56を介
して被制御部の各機器を駆動し、制御部に接続する出力
ユニットであればドライバ56を介することなく制御部に
並列に供給される。
また、シフトレジスタ54の最後段Qnに達すると、イン
バータ57から出力が発生し、後続するユニットにスター
ト信号（スタート信号線Ｓへ）を出力する。
バータ57から出力が発生し、後続するユニットにスター
ト信号（スタート信号線Ｓへ）を出力する。
次に第５図（ｂ）に示すスタート信号線方式の入力ユ
ニットの実施例構成について概説すると、第５図（ａ）
と同様の線P,S,D,G（電源線Ｐは必要により設ける）に
より隣接するユニットと接続され、データ信号線Ｄから
ダイオードｄとコンデンサｃとにより平滑された電源
（ほぼ24V）を得て、その電圧を電源線Ｐと接続すると
ともに駆動用電源Pdを外部（制御部やセンサ等）に出力
する。また、24VからCV（コンバータ）63においてVcc電
圧を発生する。
ニットの実施例構成について概説すると、第５図（ａ）
と同様の線P,S,D,G（電源線Ｐは必要により設ける）に
より隣接するユニットと接続され、データ信号線Ｄから
ダイオードｄとコンデンサｃとにより平滑された電源
（ほぼ24V）を得て、その電圧を電源線Ｐと接続すると
ともに駆動用電源Pdを外部（制御部やセンサ等）に出力
する。また、24VからCV（コンバータ）63においてVcc電
圧を発生する。
隣接ユニット（図の左側）からスタート信号が入力す
るとシフトレジスタ64に供給され、比較器61で抽出した
クロック信号でシフトレジスタ64がシフト駆動される。
シフトレジスタ64の各段の出力によりアンド回路65に入
力され各入力信号IN0〜INnの“1",“0"に対応した出力
がノア回路66,アンド回路67を介してドライバ62からデ
ータ信号線Ｄに出力される。この入力ユニットは第１図
を参照すると分かるように、制御部に接続する入力ユニ
ットなら制御信号が入力され、センサ部に接続する入力
ユニットなら監視信号（検知信号）が入力される。
るとシフトレジスタ64に供給され、比較器61で抽出した
クロック信号でシフトレジスタ64がシフト駆動される。
シフトレジスタ64の各段の出力によりアンド回路65に入
力され各入力信号IN0〜INnの“1",“0"に対応した出力
がノア回路66,アンド回路67を介してドライバ62からデ
ータ信号線Ｄに出力される。この入力ユニットは第１図
を参照すると分かるように、制御部に接続する入力ユニ
ットなら制御信号が入力され、センサ部に接続する入力
ユニットなら監視信号（検知信号）が入力される。
この時の信号波形の例を第８図（ａ）に示し、入力ユ
ニットへの入力端子IN0,IN1・・の信号入力がに示す
ような場合、データ信号線Ｄのクロック信号の12Vの区
間に入力信号の“0",“1"に対応してそのレベルを12V,0
Vにする。これにより同図に示すように“1"の信号は
斜線が付されたように0Vに変化し、“0"の場合12Vが維
持される。
ニットへの入力端子IN0,IN1・・の信号入力がに示す
ような場合、データ信号線Ｄのクロック信号の12Vの区
間に入力信号の“0",“1"に対応してそのレベルを12V,0
Vにする。これにより同図に示すように“1"の信号は
斜線が付されたように0Vに変化し、“0"の場合12Vが維
持される。
第６図（ａ）および第６図（ｂ）に示すアドレスカウ
ンタ方式の出力ユニットと入力ユニットの実施例構成に
ついて説明すると、これらのユニットは第３図に示す基
本構成の原理により動作する。
ンタ方式の出力ユニットと入力ユニットの実施例構成に
ついて説明すると、これらのユニットは第３図に示す基
本構成の原理により動作する。
第６図（ａ）の出力ユニットは、共通のデータ信号線
D,アース線Ｇと電源線Ｐ（必要なら設ける）に接続する
端子D,G,Pが設けられ、データ信号線Ｄからの24V電源の
発生,Vccの電圧発生，クロック信号の抽出，データ信号
の識別のための構成を第５図（ａ）と同様に備えてい
る。アドレスカウンタ方式の場合、どのユニットも設置
される位置とアドレスとの関係がないため、任意の位置
に設けることができる。
D,アース線Ｇと電源線Ｐ（必要なら設ける）に接続する
端子D,G,Pが設けられ、データ信号線Ｄからの24V電源の
発生,Vccの電圧発生，クロック信号の抽出，データ信号
の識別のための構成を第５図（ａ）と同様に備えてい
る。アドレスカウンタ方式の場合、どのユニットも設置
される位置とアドレスとの関係がないため、任意の位置
に設けることができる。
このアドレスカウンタ方式の出力ユニットも、スター
ト信号線方式のユニットと同様にデータ信号線Ｄからダ
イオードｄとコンデンサc1とにより平滑されたほぼ24V
の電源を得て電源線Ｐと接続されるとともに駆動電源端
子Pdに出力される構成および、CV（コンバータ）78にお
いて各電子回路（シフトレジスタ等）用の安定化電源Vc
cを生成する構成を備えている。また、クロック信号は
比較回路75で抽出され、データ信号は比較回路76で抽出
される。
ト信号線方式のユニットと同様にデータ信号線Ｄからダ
イオードｄとコンデンサc1とにより平滑されたほぼ24V
の電源を得て電源線Ｐと接続されるとともに駆動電源端
子Pdに出力される構成および、CV（コンバータ）78にお
いて各電子回路（シフトレジスタ等）用の安定化電源Vc
cを生成する構成を備えている。また、クロック信号は
比較回路75で抽出され、データ信号は比較回路76で抽出
される。
第４図の分配部から発生したデータ信号線Ｄ上のスタ
ート信号（クロック周期の1.5倍の長さの24V信号）が入
力されると、比較器75（16Vと入力電圧を比較）から検
出出力が発生し、その出力を抵抗Ｒとコンデンサc2の時
定数回路において時間を識別し、所定時間以上継続する
とシュミット回路74から出力が発生して、カウンタ72を
クリアする。すると、比較器75で検出するそれ以降のク
ロック信号の計数がカウンタ72において開始される。
ート信号（クロック周期の1.5倍の長さの24V信号）が入
力されると、比較器75（16Vと入力電圧を比較）から検
出出力が発生し、その出力を抵抗Ｒとコンデンサc2の時
定数回路において時間を識別し、所定時間以上継続する
とシュミット回路74から出力が発生して、カウンタ72を
クリアする。すると、比較器75で検出するそれ以降のク
ロック信号の計数がカウンタ72において開始される。
このカウンタ72のカウント動作を第８図（ａ）のに
示す。一方、この出力ユニットに対して予め割当てられ
たアドレスが設定回路70に設定されており、その設定値
とカウンタ72のカウント値が一致回路71で対比されカウ
ント値が設定値に達すると、一致回路71のOUT端子から
一致出力が発生してシフトレジスタ73に入力する。
示す。一方、この出力ユニットに対して予め割当てられ
たアドレスが設定回路70に設定されており、その設定値
とカウンタ72のカウント値が一致回路71で対比されカウ
ント値が設定値に達すると、一致回路71のOUT端子から
一致出力が発生してシフトレジスタ73に入力する。
これによりこの出力ユニットの出力動作が開始され
る。すなわち、シフトレジスタ73は“1"信号を以後のク
ロック信号によりシフトして、出力端子Q0,Q1,Q2・・の
順に出力し第５図（ａ）の出力ユニットと同様に対応す
るフリップフロップ回路77に比較器76で抽出したデータ
信号の“1"または“0"をラッチする。シフトレジスタの
最終段Qnに達するとこのユニットにおける出力動作を実
行する。
る。すなわち、シフトレジスタ73は“1"信号を以後のク
ロック信号によりシフトして、出力端子Q0,Q1,Q2・・の
順に出力し第５図（ａ）の出力ユニットと同様に対応す
るフリップフロップ回路77に比較器76で抽出したデータ
信号の“1"または“0"をラッチする。シフトレジスタの
最終段Qnに達するとこのユニットにおける出力動作を実
行する。
このアドレスカウンタ方式の出力ユニットは、複数の
出力ユニットのアドレスとして設定回路70に同一の数値
を設定することにより、データ信号線Ｄ上に表れた１つ
のデータ（１つの入力ユニットにより供給される）を複
数の出力ユニットに分岐出力することができる。これに
より、例えば１つの制御信号で複数個所の被制御部を制
御する等の構成を実現できる。その場合、入力ユニット
はアドレスカウンタ方式か、スタート信号線方式の何れ
でもよいことは明らかである。
出力ユニットのアドレスとして設定回路70に同一の数値
を設定することにより、データ信号線Ｄ上に表れた１つ
のデータ（１つの入力ユニットにより供給される）を複
数の出力ユニットに分岐出力することができる。これに
より、例えば１つの制御信号で複数個所の被制御部を制
御する等の構成を実現できる。その場合、入力ユニット
はアドレスカウンタ方式か、スタート信号線方式の何れ
でもよいことは明らかである。
第６図（ｂ）のアドレスカウンタ方式の入力ユニット
は、第６図（ａ）と同様の構成により特定波形のスター
ト信号を検出（他の各ユニットも一斉に検出）して、カ
ウンタ82が動作開始し、クロック信号を計数して設定回
路80に設定された当該ユニットの割当てアドレスに達す
ると、一致回路81からの出力によりシフトレジスタ83が
シフト動作を開始する。この入力ユニットはこれにより
各入力端子IN0〜INnに入力された信号の“0",“1"に対
応する信号を検出してデータ信号線Ｄのクロック信号位
置に対応したレベルを発生する動作を第５図（ｂ）の入
力ユニットと同様に実行する。
は、第６図（ａ）と同様の構成により特定波形のスター
ト信号を検出（他の各ユニットも一斉に検出）して、カ
ウンタ82が動作開始し、クロック信号を計数して設定回
路80に設定された当該ユニットの割当てアドレスに達す
ると、一致回路81からの出力によりシフトレジスタ83が
シフト動作を開始する。この入力ユニットはこれにより
各入力端子IN0〜INnに入力された信号の“0",“1"に対
応する信号を検出してデータ信号線Ｄのクロック信号位
置に対応したレベルを発生する動作を第５図（ｂ）の入
力ユニットと同様に実行する。
次に第７図に示す終端ユニットの実施例の構成を第９
図に示す終端ユニットのタイムチャートを参照しながら
説明する。
図に示す終端ユニットのタイムチャートを参照しながら
説明する。
この終端ユニットは、スタート信号線方式（スタート
信号線S,データ信号線D,アース線Ｇ）の構成を備えてい
る。このユニットは最終段に接続されるので、前段のユ
ニットからスタート信号が第９図のＳに示すように端子
Ｓに入力する。この時、データ信号線Ｄから比較器91に
よりクロック信号を検出すると、アンド回路A1から第９
図A1に示すようなパルス出力が発生して、フリップフロ
ップ回路93をセット状態にして、その出力端子Ｑから
“1"出力をアンド回路A2に供給する。このあと、アンド
回路A2にはクロック周期に従ったクロック信号が入力さ
れる。
信号線S,データ信号線D,アース線Ｇ）の構成を備えてい
る。このユニットは最終段に接続されるので、前段のユ
ニットからスタート信号が第９図のＳに示すように端子
Ｓに入力する。この時、データ信号線Ｄから比較器91に
よりクロック信号を検出すると、アンド回路A1から第９
図A1に示すようなパルス出力が発生して、フリップフロ
ップ回路93をセット状態にして、その出力端子Ｑから
“1"出力をアンド回路A2に供給する。このあと、アンド
回路A2にはクロック周期に従ったクロック信号が入力さ
れる。
この周期に従ったクロック信号が検出される間は、比
較器91からのクロック信号（“1"出力）によりアンド回
路A2から“1"出力が発生するが、抵抗Ｒとコンデンサc2
とで構成する時定数回路の時定数（τ＝c2R）より短い
時間しか“1"出力が発生しないので、シュミット回路94
を駆動する出力が発生しない。ところが、第４図の分配
部からＰ＋３のタイミングの時に、第９図のＤに示すよ
うに、クロック信号のレベル（12ボルト）が通常の２倍
以上の時間継続すると、シュミット回路94がオンとなり
出力d1が第９図に示すように発生して、ドライバ92を駆
動し、データ信号線Ｄに0Vの出力を発生する。その際フ
リップフロップ回路93をリセットする。
較器91からのクロック信号（“1"出力）によりアンド回
路A2から“1"出力が発生するが、抵抗Ｒとコンデンサc2
とで構成する時定数回路の時定数（τ＝c2R）より短い
時間しか“1"出力が発生しないので、シュミット回路94
を駆動する出力が発生しない。ところが、第４図の分配
部からＰ＋３のタイミングの時に、第９図のＤに示すよ
うに、クロック信号のレベル（12ボルト）が通常の２倍
以上の時間継続すると、シュミット回路94がオンとなり
出力d1が第９図に示すように発生して、ドライバ92を駆
動し、データ信号線Ｄに0Vの出力を発生する。その際フ
リップフロップ回路93をリセットする。
データ信号線Ｄに入力されたその0V（“1"を表す信
号）信号は分配部（第４図）のエラー３チェック回路47
3においてチェックされ、もしこれが検出されないと何
らかの障害が発生しているものと判断される。
号）信号は分配部（第４図）のエラー３チェック回路47
3においてチェックされ、もしこれが検出されないと何
らかの障害が発生しているものと判断される。
この終端ユニットはアドレスカウンタ方式の場合にも
簡単な回路の変更で使用することができる。すなわち、
第６図（ａ），第６図（ｂ）と同様にカウンタとアドレ
ス設定回路（信号伝送用に割当てたアドレスの後のアド
レスを設定），一致回路により終端のアドレスを検出し
て出力を発生し、その出力をアンド回路A1に供給する構
成とし、クロック信号によりフリップフロップ回路93を
セットすればよい。
簡単な回路の変更で使用することができる。すなわち、
第６図（ａ），第６図（ｂ）と同様にカウンタとアドレ
ス設定回路（信号伝送用に割当てたアドレスの後のアド
レスを設定），一致回路により終端のアドレスを検出し
て出力を発生し、その出力をアンド回路A1に供給する構
成とし、クロック信号によりフリップフロップ回路93を
セットすればよい。
前段からは、スタート信号線S,データ信号線D,アース
線Ｇおよび電源線Ｐ（予備電源用）が接続され，データ
信号線Ｄからダイオードｄとコンデンサc1とにより平滑
された電源（ほぼ24V）を得て、更にCV95から各電子回
路（シフトレジスタ等）用の電源Vccを生成する。
線Ｇおよび電源線Ｐ（予備電源用）が接続され，データ
信号線Ｄからダイオードｄとコンデンサc1とにより平滑
された電源（ほぼ24V）を得て、更にCV95から各電子回
路（シフトレジスタ等）用の電源Vccを生成する。
分配部（第４図参照）の実施例の説明において触れた
エラーチェック動作について以下に説明する。
エラーチェック動作について以下に説明する。
第４図および第８図（ｂ）のタイムチャートを用いて
説明すると、被制御部またはセンサ部の間の信号伝送の
ためにの最後のクロック（ｐ番目とする）の次の時点
（ｐ＋１）でシフトレジスタ45の出力端子ｐ＋１から出
力が発生し、このタイミングでエラー１チェック回路47
1によるENDチェックが行われる。
説明すると、被制御部またはセンサ部の間の信号伝送の
ためにの最後のクロック（ｐ番目とする）の次の時点
（ｐ＋１）でシフトレジスタ45の出力端子ｐ＋１から出
力が発生し、このタイミングでエラー１チェック回路47
1によるENDチェックが行われる。
すなわち、この時、制御部側の第１ユニット群（制御
部側）の最後に接続されたユニットのシフトレジスタの
終端からスタート信号が発生し、これを第４図の左端に
示すＲ端子に供給する。このスタート信号をクロック信
号ｐ＋１のタイミングでエラー１チェック回路471でチ
ェックする。
部側）の最後に接続されたユニットのシフトレジスタの
終端からスタート信号が発生し、これを第４図の左端に
示すＲ端子に供給する。このスタート信号をクロック信
号ｐ＋１のタイミングでエラー１チェック回路471でチ
ェックする。
但し、この機能は制御部側の第１ユニット群がスター
ト信号線方式の場合に構成することができる。
ト信号線方式の場合に構成することができる。
もし、“1"信号が検出されないと、全部のユニットに
データ信号が伝らわなかったことがわかる。その場合オ
ア回路475,ドライバ476を介してリレーX477を駆動し
て、その接点により監視ランプを点灯する。この場合、
エラー発生で通常点灯しているランプを消灯するように
してもよい。
データ信号が伝らわなかったことがわかる。その場合オ
ア回路475,ドライバ476を介してリレーX477を駆動し
て、その接点により監視ランプを点灯する。この場合、
エラー発生で通常点灯しているランプを消灯するように
してもよい。
次のクロック信号ｐ＋２のタイミングでは、データ信
号線のレベル（クロック信号のタイミング）が12V
（“0"信号）であるかのエラー２チェックを行う。すな
わちデータ信号線Ｄ上の信号レベルを比較器483におい
て12Vの電圧と比較して、12Vより低い信号レベルのとき
“1"出力を発生し、それ以外の時“0"を発生する。その
反転出力（ノット回路を介した）はエラー２チェック回
路472に供給され、“1"が入力されれば正常、“0"であ
ればエラー出力を発生する。
号線のレベル（クロック信号のタイミング）が12V
（“0"信号）であるかのエラー２チェックを行う。すな
わちデータ信号線Ｄ上の信号レベルを比較器483におい
て12Vの電圧と比較して、12Vより低い信号レベルのとき
“1"出力を発生し、それ以外の時“0"を発生する。その
反転出力（ノット回路を介した）はエラー２チェック回
路472に供給され、“1"が入力されれば正常、“0"であ
ればエラー出力を発生する。
このエラー２チェックは、全てのユニットへのデータ
信号の伝送が終了した時点において行われるので、デー
タ信号線Ｄ上には“1"信号（0Vの電圧）が現れないはず
であるが、何らかのエラー（データ信号線とアース線の
短絡や、アドレスの設定の誤りなど）が発生した時に
“1"信号が発生するとこのエラー２チェック回路472に
より検出することができる。
信号の伝送が終了した時点において行われるので、デー
タ信号線Ｄ上には“1"信号（0Vの電圧）が現れないはず
であるが、何らかのエラー（データ信号線とアース線の
短絡や、アドレスの設定の誤りなど）が発生した時に
“1"信号が発生するとこのエラー２チェック回路472に
より検出することができる。
次のクロック信号ｐ＋３のタイミングでは、エラー３
チェック回路473により、データ信号線Ｄの信号が“1"
であることを確認し、“0"ならエラー検出出力を発生す
る。すなわち、このタイミングでな分配部のシフトレジ
スタ45からのｐ＋３の出力により、第８図（ｂ）のに
示すように、クロック信号の前半の24Vが出力されない
で12Vが継続して出力される。これに対応して、第７図
に示す終端ユニットから、第９図のタイムチャートに示
すように既に説明した動作により0Vレベル（“1"）の信
号がデータ信号線Ｄに出力される。従って、この時のデ
ータ信号線上の信号を分配部の比較器483で検出し、エ
ラー３チェック回路473においてｐ＋４の立ち上がりエ
ッジでチェックする。もし、その信号が“0"なら断線，
短絡事故などで伝送ケーブルが終端まで届いていないと
いうエラーが検出される。
チェック回路473により、データ信号線Ｄの信号が“1"
であることを確認し、“0"ならエラー検出出力を発生す
る。すなわち、このタイミングでな分配部のシフトレジ
スタ45からのｐ＋３の出力により、第８図（ｂ）のに
示すように、クロック信号の前半の24Vが出力されない
で12Vが継続して出力される。これに対応して、第７図
に示す終端ユニットから、第９図のタイムチャートに示
すように既に説明した動作により0Vレベル（“1"）の信
号がデータ信号線Ｄに出力される。従って、この時のデ
ータ信号線上の信号を分配部の比較器483で検出し、エ
ラー３チェック回路473においてｐ＋４の立ち上がりエ
ッジでチェックする。もし、その信号が“0"なら断線，
短絡事故などで伝送ケーブルが終端まで届いていないと
いうエラーが検出される。
次のクロック信号ｐ＋４のタイミングでは、分配部の
シフトレジスタ45のｐ＋４の出力によりカウンタ43がリ
セットし、その立ち下がり時にスタート信号線方式のユ
ニットへ供給するスタート信号（スタート信号線Ｓ）を
フリップフロップ回路46から発生する。そのバッファ48
1,482から出力されたスタート信号をアンド回路480で検
出してエラー４チェック回路474でチェックして、もし
異常（発生していないとき）ならエラー出力を発生し、
他のエラー検出時と同様にリレーＸを駆動する。
シフトレジスタ45のｐ＋４の出力によりカウンタ43がリ
セットし、その立ち下がり時にスタート信号線方式のユ
ニットへ供給するスタート信号（スタート信号線Ｓ）を
フリップフロップ回路46から発生する。そのバッファ48
1,482から出力されたスタート信号をアンド回路480で検
出してエラー４チェック回路474でチェックして、もし
異常（発生していないとき）ならエラー出力を発生し、
他のエラー検出時と同様にリレーＸを駆動する。
［発明の効果］ 本発明によれば、分配部に入力ユニットと出力ユニッ
トを接続し、分配部から電源に重畳したクロック信号を
共通のデータ信号線に出力することにより制御部と被制
御部およびセンサ部間の双方向高速な信号伝送を、簡易
な構成で実現することができる。
トを接続し、分配部から電源に重畳したクロック信号を
共通のデータ信号線に出力することにより制御部と被制
御部およびセンサ部間の双方向高速な信号伝送を、簡易
な構成で実現することができる。
本発明のアドレスカウンタ式のユニットを用いる構成
によれば、少ない線路により構成することができ配線の
コストが安価となり、ユニットの接続配置が簡単にな
る。そして、各ユニットに対するアドレスの割り付けを
任意に行うことができるのでユニットの追加，削除が必
要な位置で自由に行える。また、この方式によれば、一
つの入力ユニットに対応する出力ユニットを第１ユニッ
ト群および第２ユニット群の全体にわたり複数個設ける
ことにより、同一のデータ信号を任意の複数位置に分岐
伝送することが可能となる。
によれば、少ない線路により構成することができ配線の
コストが安価となり、ユニットの接続配置が簡単にな
る。そして、各ユニットに対するアドレスの割り付けを
任意に行うことができるのでユニットの追加，削除が必
要な位置で自由に行える。また、この方式によれば、一
つの入力ユニットに対応する出力ユニットを第１ユニッ
ト群および第２ユニット群の全体にわたり複数個設ける
ことにより、同一のデータ信号を任意の複数位置に分岐
伝送することが可能となる。
さらに、信号伝送の実行中に常時エラーのチェックを
行うことができ、エラーが発生すると直ちに検出するこ
とができ信頼性を向上することができる。
行うことができ、エラーが発生すると直ちに検出するこ
とができ信頼性を向上することができる。
第１図は本発明の基本構成図、第２図はスタート信号線
方式の出力ユニットと入力ユニットの基本構成図、第３
図はアドレスカウンタ方式の出力ユニットと入力ユニッ
トの基本構成図、第４図は分配部の実施例構成図、第５
図（ａ）及び第５図（ｂ）はスタート信号線方式の出力
ユニットおよび入力ユニットの実施例構成図、第６図
（ａ）及び第６図（ｂ）はアドレスカウンタ方式の出力
ユニットおよび入力ユニットの実施例構成図、第７図は
終端ユニットの実施例構成図、第８図（ａ）及び第８図
（ｂ）は実施例のタイムチャート、第９図は終端ユニッ
トのタイムチャート、第10図は従来例の構成図である。 第１図中、 10:制御部 11:第１出力ユニット 12:第１入力ユニット 13:分配部 14:第２出力ユニット 15:第２入力ユニット 16:被制御部 17:センサ部 18,19:終端ユニット D:データ信号線 G:アース線 S:スタート信号線 P:電源線
方式の出力ユニットと入力ユニットの基本構成図、第３
図はアドレスカウンタ方式の出力ユニットと入力ユニッ
トの基本構成図、第４図は分配部の実施例構成図、第５
図（ａ）及び第５図（ｂ）はスタート信号線方式の出力
ユニットおよび入力ユニットの実施例構成図、第６図
（ａ）及び第６図（ｂ）はアドレスカウンタ方式の出力
ユニットおよび入力ユニットの実施例構成図、第７図は
終端ユニットの実施例構成図、第８図（ａ）及び第８図
（ｂ）は実施例のタイムチャート、第９図は終端ユニッ
トのタイムチャート、第10図は従来例の構成図である。 第１図中、 10:制御部 11:第１出力ユニット 12:第１入力ユニット 13:分配部 14:第２出力ユニット 15:第２入力ユニット 16:被制御部 17:センサ部 18,19:終端ユニット D:データ信号線 G:アース線 S:スタート信号線 P:電源線
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04Q 9/00 - 9/16
Claims (14)
- 【請求項１】共通のデータ信号線を介し、制御部からの
制御信号を被制御部に伝送し且つ該被制御部を監視する
センサ部からの監視信号を前記制御部に伝送する制御・
監視信号伝送方式において、 タイミング信号を発生するためのタイミング発生手段，
予め定められた一定のレベルの電源電圧を発生するため
の電源手段及び前記電源電圧を，前記タイミング信号の
制御下で，前記電源電圧とは異なる電圧レベルを有する
直列のパルス状電圧信号に変換してデータ信号線に出力
する変換手段を含む分配部と， 制御部及び分配部に少なくともデータ信号線を介して接
続された第１のユニット群であって，データ信号線に接
続されて，前記タイミング信号の制御下でデータ信号線
上の前記直列のパルス状電圧信号のレベルを制御部から
並列に入力される制御データ信号で変調する少なくとも
１つの第１の入力ユニットと，制御部及び分配部に少な
くとも前記データ信号線を介して接続されて，前記タイ
ミング信号の制御下でデータ信号線から前記センサ部の
状態に対応する直列の監視信号を抽出して前記制御部に
並列に出力する少なくとも１つの第１の出力ユニットと
を含む第１のユニット群と， 分配部に接続された第２のユニット群であって，前記被
制御部及びデータ信号線に接続され，前記タイミング信
号の制御下で，データ信号線を介し前記第１の入力ユニ
ットから供給される前記直列のパルス状電圧信号のレベ
ルを復調し前記制御データ信号を抽出して被制御部に供
給する少なくとも１つの第２の出力ユニットと，センサ
部及びデータ信号線に接続されて前記タイミング信号の
制御下でデータ信号線上の前記直列のパルス状電圧信号
のレベルをセンサ部から並列に入力される監視データで
変調し前記第１の出力ユニットに伝送するための少なく
とも１つの第２の入力ユニットとを有する第２のユニッ
ト群を備えることを特徴とする制御・監視信号伝送方
式。 - 【請求項２】請求項（１）において， 前記第１及び第２のユニット群の前記出力ユニット及び
入力ユニットの各々は、該各ユニットを構成する回路を
電気的に駆動するための一定レベルの電源電圧を，前記
直列のパルス状電圧信号から発生するための第１の電源
発生手段を備えることを特徴とする制御・監視信号伝送
方式。 - 【請求項３】請求項（１）において， 前記第２のユニット群の前記各出力ユニット及び入力ユ
ニットは，前記被制御部及びセンサ部をそれぞれ電気的
に駆動するための電源電圧を，前記直列のパルス状電圧
信号から発生するための第２の電源発生手段を備えるこ
とを特徴とする制御・監視信号伝送方式。 - 【請求項４】請求項（２）において， 前記第２のユニット群の前記各出力ユニット及び入力ユ
ニットは，前記被制御部及びセンサ部をそれぞれ電気的
に駆動するための電源電圧を，前記直列のパルス状電圧
信号から発生するための第２の電源発生手段を備えるこ
とを特徴とする制御・監視信号伝送方式。 - 【請求項５】請求項（１）において， 前記被制御部及びセンサ部は，電力線を介し前記分配部
の前記電源手段から供給される電源により駆動されるこ
とを特徴とする制御・監視信号伝送方式。 - 【請求項６】請求項（１）において， 前記制御データ信号及び監視信号は，それぞれ２進信号
により２つの識別可能なレベルに変調されることを特徴
とする制御・監視信号伝送方式。 - 【請求項７】請求項（１）において， 前記第１のユニット群の前記第１の入力ユニット及び前
記第２のユニット群の前記第２の出力ユニットは,1対１
の対応で関係付けられ，それぞれｍ個（ｍ≧１）ずつ設
けられ，それぞれの群内で前記データ信号線に予め定め
られたシーケンスで接続され，他方前記第１のユニット
群の前記第１の出力ユニット及び前記第２のユニット群
の前記第２の入力ユニットは,1対１の対応で関係付けら
れ，それぞれｎ個（ｎ≧１）ずつ設けられ，それぞれの
群内で前記データ信号線に予め定められたシーケンスで
接続され，各対応付けられた入力ユニット及び出力ユニ
ットが前記タイミング信号の制御下で逐次作動されて関
連する被制御部に対する制御データ及びセンサ部からの
監視信号の伝送を行うことを特徴とする制御・監視信号
伝送方式。 - 【請求項８】請求項（７）において， 前記第１及び第２のユニット群の内の１つのユニット群
内で予め定められたシーケンスで接続されたユニットの
最終段に後続して終端ユニットを設け，該終端ユニット
は，当該終端ユニットが設けられた群に所属する全ての
ユニットの動作の完了時に予め定められた波形の信号を
発生する手段を備え， 分配部は予め定められた波形の信号に応答してデータ信
号線の線路状態をチェックするためのチェック回路を備
えることを特徴とする制御・監視信号伝送方式。 - 【請求項９】請求項（７）において， 分配部のタイミング発生手段は第１のスタート信号を発
生するための第１のスタート信号発生手段を備え，前記
出力ユニット及び入力ユニットの各々は，第２のスター
ト信号を発生する第２のスタート信号発生手段を備え，
第１のスタート信号に応答して前記第１及び第２のユニ
ット群の最初に対応付けられた入力ユニット及び出力ユ
ニット対が起動されて転送動作を行い， 前記最初に対応付けられた入力ユニット及び出力ユニッ
ト対の動作完了後，前記第２のスタート信号発生手段が
第２のスタート信号を発生して次に続く前記第１及び第
２のユニット群に対応付けられた入力ユニット及び出力
ユニット対の転送動作を起動することを特徴とする制御
・監視信号伝送方式。 - 【請求項１０】請求項（９）において， 前記入力ユニット及び出力ユニットが，前記第２のスタ
ート信号を伝送するためのスタート信号線を介して互い
に接続され，前記第１のスタート信号はデータ信号線を
介し識別可能な波形で前記最初に対応付けられた入力ユ
ニット及び出力ユニット対に送られることを特徴とする
制御・監視信号伝送方式。 - 【請求項１１】請求項（９）において， 前記分配部，前記入力ユニット及び出力ユニットは前記
スタート信号を伝送するスタート信号線を介して互いに
接続することを特徴とする制御・監視信号伝送方式。 - 【請求項１２】請求項（１）において， 前記第１及び第２のユニット群の入力ユニット及び出力
ユニットは任意の位置で共通のデータ信号線に接続さ
れ， 前記分配部は，識別可能な波形でデータ信号線を介して
それぞれ前記入力ユニット及び出力ユニットに供給され
るべきスタート信号を発生するスタート信号発生手段を
備え， 前記入力ユニット及び出力ユニットの各々は，前記変調
されたパルス状電圧信号からクロック信号を抽出するた
めの手段，前記スタート信号に応答して前記クロック信
号を計数する計数手段及び当該ユニットに割当てられた
アドレスを保持するアドレス設定手段を備え， 前記計数手段の計数値が前記アドレス設定手段に設定さ
れた値に達すると当該ユニットが入力または出力動作を
開始することにより，前記第１及び第２のユニット群の
同一のアドレスが設定された出力ユニットと入力ユニッ
ト間の転送動作が起動されることを特徴とする制御・監
視信号伝送方式。 - 【請求項１３】請求項（１）において， 第１のユニット群の出力ユニット及び入力ユニットは予
め定められた逐次順序で共通のデータ信号線に接続さ
れ，他方第２のユニット群の出力ユニット及び入力ユニ
ットは任意の順序でデータ信号線に接続され， 前記分配部は，前記第２のユニット群の入力ユニット及
び出力ユニットに対して識別可能な波形でデータ信号線
を介しスタート信号を供給し，前記第１のユニット群の
出力ユニット及び入力ユニットに対してスタート信号線
を介してスタート信号を供給して第１のユニット群の出
力ユニット及び入力ユニットの動作を予め定められた逐
次順序で順次動作させ， 第２のユニット群の出力ユニット及び入力ユニットの各
々は変調されたパルス状電圧信号からクロック信号を抽
出する手段，スタート信号に応答してクロック信号を計
数する計数手段，及び当該ユニットに割当てられたアド
レスを保持するアドレス設定手段を備え， 前記計数手段が前記アドレスを表す値に達すると当該ユ
ニットが出力または入力動作を開始することを特徴とす
る制御・監視信号伝送方式。 - 【請求項１４】請求項（１）において， 前記第２のユニット群の前記出力ユニット及び入力ユニ
ットは予め定められた逐次順序で前記共通のデータ信号
線に接続され，前記第１のユニット群の出力ユニット及
び入力ユニットは任意の順序でデータ信号線に接続さ
れ， 前記分配部は前記第１のユニット群の出力ユニット及び
入力ユニットに対して識別可能な波形でデータ信号線を
介しスタート信号を供給し，前記第２のユニット群の出
力ユニット及び入力ユニットに対してスタート信号線を
介してスタート信号を供給して第２のユニット群の出力
ユニット及び入力ユニットの動作を予め定められた逐次
順序で順次動作させ， 第１のユニット群の出力ユニット及び入力ユニットの各
々は変調されたパルス状電圧信号からクロック信号を抽
出する手段，スタート信号に応答してクロック信号を計
数する計数手段，及び当該ユニットに割当てられたアド
レスを保持するアドレス設定手段を備え， 前記計数手段が前記アドレスを表す値に達すると当該ユ
ニットが出力または入力動作を開始することを特徴とす
る制御・監視信号伝送方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140826A JP2760382B2 (ja) | 1989-06-02 | 1989-06-02 | 制御・監視信号伝送方式 |
| DE4017533A DE4017533A1 (de) | 1989-06-02 | 1990-05-31 | Steuer/ueberwachungssignal-uebertragungssystem |
| FR9006856A FR2647998B1 (fr) | 1989-06-02 | 1990-06-01 | Systeme de transmission de signaux de commande/surveillance |
| US07/532,433 US5223826A (en) | 1988-08-26 | 1990-06-01 | Control/supervisory signal transmission system |
| KR1019900008080A KR0146042B1 (ko) | 1989-06-02 | 1990-06-01 | 제어/감시 신호전송 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140826A JP2760382B2 (ja) | 1989-06-02 | 1989-06-02 | 制御・監視信号伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036997A JPH036997A (ja) | 1991-01-14 |
| JP2760382B2 true JP2760382B2 (ja) | 1998-05-28 |
Family
ID=15277621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1140826A Expired - Lifetime JP2760382B2 (ja) | 1988-08-26 | 1989-06-02 | 制御・監視信号伝送方式 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2760382B2 (ja) |
| KR (1) | KR0146042B1 (ja) |
| DE (1) | DE4017533A1 (ja) |
| FR (1) | FR2647998B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4225466C2 (de) * | 1992-08-01 | 1995-08-31 | Franz J Gebert | Verfahren zur Verkehrsdatenerfassung sowie Einrichtung zur Übertragung von Geschwindigkeits-Wechselzeicheninformationen |
| JPH07264682A (ja) * | 1994-03-18 | 1995-10-13 | Advantest Corp | メカトロニクス機器におけるデータ転送回路及びデータ転送制御方法 |
| JP2002016621A (ja) * | 2000-06-30 | 2002-01-18 | Haamorinku:Kk | 制御・監視信号伝送システム |
| JP3795392B2 (ja) * | 2001-12-28 | 2006-07-12 | 株式会社 エニイワイヤ | 制御・監視信号伝送システム |
| JP4322071B2 (ja) | 2003-09-04 | 2009-08-26 | 株式会社 エニイワイヤ | 制御・監視信号伝送システム |
| DE102006022283A1 (de) | 2006-05-11 | 2007-11-15 | Micronas Gmbh | Monolithische Sensoranordnung bzw. Verfahren zum Ansteuern einer monolithischen Sensoranordnung |
| US7825816B2 (en) | 2007-08-20 | 2010-11-02 | Capital Formation Inc | Sensing device arrangement for fuel storage tanks |
| JP4738458B2 (ja) | 2008-08-25 | 2011-08-03 | 株式会社 エニイワイヤ | 制御・監視信号伝送システム |
| JP4879312B2 (ja) * | 2009-11-25 | 2012-02-22 | 株式会社 エニイワイヤ | リモート配線チェックシステムおよびそのシステムに使用する接続コネクタ |
| EP3306864B1 (en) | 2015-05-26 | 2019-09-25 | Hitachi Automotive Systems, Ltd. | Communication device and communication system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5334080A (en) * | 1976-09-10 | 1978-03-30 | Matsushita Electric Works Ltd | Time sharing multiplex transmission system |
| US4156232A (en) * | 1977-08-01 | 1979-05-22 | Aeroflash Signal Corporation | Single wire light control system |
| US4156112A (en) * | 1977-12-07 | 1979-05-22 | Control Junctions, Inc. | Control system using time division multiplexing |
| JPS59230348A (ja) * | 1983-06-13 | 1984-12-24 | Nissan Motor Co Ltd | ネットワ−クシステム |
| DE3545293A1 (de) * | 1985-12-20 | 1987-07-02 | Telefunken Electronic Gmbh | Schaltungsanordnung zur seriellen datenuebertragung |
| JP2637992B2 (ja) * | 1987-09-14 | 1997-08-06 | 黒田精工株式会社 | 直並列変換形遠隔制御方式 |
| JP2723232B2 (ja) * | 1987-09-30 | 1998-03-09 | 黒田精工株式会社 | 並列のセンサ信号の直列伝送方式 |
-
1989
- 1989-06-02 JP JP1140826A patent/JP2760382B2/ja not_active Expired - Lifetime
-
1990
- 1990-05-31 DE DE4017533A patent/DE4017533A1/de active Granted
- 1990-06-01 FR FR9006856A patent/FR2647998B1/fr not_active Expired - Lifetime
- 1990-06-01 KR KR1019900008080A patent/KR0146042B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| FR2647998B1 (fr) | 1995-05-12 |
| DE4017533A1 (de) | 1990-12-06 |
| FR2647998A1 (fr) | 1990-12-07 |
| KR910002165A (ko) | 1991-01-31 |
| JPH036997A (ja) | 1991-01-14 |
| KR0146042B1 (ko) | 1998-08-17 |
| DE4017533C2 (ja) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5223826A (en) | Control/supervisory signal transmission system | |
| US5764647A (en) | Data link module for time division multiplexing control systems | |
| JP4445682B2 (ja) | 制御・監視信号伝送システム | |
| US6567476B2 (en) | Data synchronisation process, and transmission and reception interfaces | |
| US5347515A (en) | Method and apparatus for global polling having contention-based address identification | |
| JP3458026B2 (ja) | 制御・監視システム | |
| JP2760382B2 (ja) | 制御・監視信号伝送方式 | |
| US4176401A (en) | Digital communications system | |
| JP4445661B2 (ja) | 制御・監視信号伝送システム | |
| JP2003152748A (ja) | 制御・監視信号伝送システム | |
| JP3410521B2 (ja) | 異常監視方式 | |
| JPH03504664A (ja) | プロセツサユニツトのアドレツシング方法 | |
| CN119603270A (zh) | 一种带分支二总线拓扑识别自动编址系统及方法 | |
| JPH06112960A (ja) | 電源制御装置 | |
| SU1562922A2 (ru) | Устройство дл вывода информации на телеграфный аппарат | |
| JPS5987591A (ja) | 二線伝送式表示装置 | |
| JP3277390B2 (ja) | データの送受信方法及びそのシステム | |
| JPH09270782A (ja) | データ通信方法及び制御データ通信装置 | |
| JPH04223733A (ja) | シリアル通信システム | |
| JPS5927557B2 (ja) | 多重伝送負荷制御装置の端末器入力回路 | |
| JPH04188922A (ja) | 光結合装置およびこれを利用した情報機器 | |
| JPH07307750A (ja) | 端末器の局番自動設定方式 | |
| JPS5940742A (ja) | 遠隔監視制御システム | |
| JPH05284159A (ja) | 情報機器、これに使用される光結合装置およびその制御方法 | |
| JPS60172859A (ja) | 時分割多重伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 12 |