JP2759905B2 - 相補性ｍｏｓ技術による回路装置 - Google Patents
相補性ｍｏｓ技術による回路装置Info
- Publication number
- JP2759905B2 JP2759905B2 JP1243254A JP24325489A JP2759905B2 JP 2759905 B2 JP2759905 B2 JP 2759905B2 JP 1243254 A JP1243254 A JP 1243254A JP 24325489 A JP24325489 A JP 24325489A JP 2759905 B2 JP2759905 B2 JP 2759905B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- output
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は請求項１の前文による相補性MOS技術によ
る回路装置に関するものである。
る回路装置に関するものである。
バンドギャップまたはバンド間隔回路は公知であり、
たとえば図書“半導体回路技術”、ウー．ティーツェ
（U.Tietze）およびツェーハー．シェンク（Ch.Schen
k）著、第７版、スプリンガー出版、ベルリン、ハイデ
ルベルグ、ニューヨーク、1985年、第534頁以降に記載
されている。
たとえば図書“半導体回路技術”、ウー．ティーツェ
（U.Tietze）およびツェーハー．シェンク（Ch.Schen
k）著、第７版、スプリンガー出版、ベルリン、ハイデ
ルベルグ、ニューヨーク、1985年、第534頁以降に記載
されている。
上記刊行物に、このようなバンドギャップ回路によ
り、そのなかに使用されている部品の温度係数に関係な
く温度に無関係な参照電圧を供給する参照電圧が発生さ
れ得ることが記載されている。このような回路の原理
は、バイポーラトランジスタのベース−エミッタ間ダイ
オード電圧の負の温度係数を、他のベース−エミッタ間
電圧を有する第２のトランジスタおよびエミッタ抵抗が
利用されることによって、相応の正の温度係数を有する
電圧の加算により補償することにある。
り、そのなかに使用されている部品の温度係数に関係な
く温度に無関係な参照電圧を供給する参照電圧が発生さ
れ得ることが記載されている。このような回路の原理
は、バイポーラトランジスタのベース−エミッタ間ダイ
オード電圧の負の温度係数を、他のベース−エミッタ間
電圧を有する第２のトランジスタおよびエミッタ抵抗が
利用されることによって、相応の正の温度係数を有する
電圧の加算により補償することにある。
刊行物IEEE ISSC、第SC−20巻、第６号、1985年12
月、第1151〜1157頁から請求項１の前文による相補性CM
OS技術によるバンドギャップ回路は公知である。バイポ
ーラトランジスタの相異なるベース−エミッタ間電圧は
たとえばエミッタ領域の相異なる面積比により発生され
る。この回路は、たとえばn-伝導性基板または相応の伝
導性のエピタキシャル層の上に実現され得るように、ｐ
凹部CMOS技術に関する。ｎチャネル電界効果トランジス
タは、ソースおよびドレインに対するp+帯域が基板のな
かに埋め込まれることによって発生される。ｐチャネル
電界効果トランジスタを製造するためには、ソースおよ
びドレイン端子に対するn+帯域が埋め込まれるp-伝導性
凹部が必要である。バイポーラトランジスタはこの技術
で、n-伝導性基板の上に１つのp-伝導性凹部が、またこ
の凹部のなかに再びn+伝導性端子帯域が埋め込まれるこ
とによって発生される。こうしてn+帯域がエミッタを、
p-凹部がベースを、また基板がコレクタを成す１つの基
板npnトランジスタが生ずる。コレクタまたは基板は、
ｐ凹部と基板との間の寄生的なダイオードを確実に阻止
するため、正の動作電圧に接続されなければならない。
月、第1151〜1157頁から請求項１の前文による相補性CM
OS技術によるバンドギャップ回路は公知である。バイポ
ーラトランジスタの相異なるベース−エミッタ間電圧は
たとえばエミッタ領域の相異なる面積比により発生され
る。この回路は、たとえばn-伝導性基板または相応の伝
導性のエピタキシャル層の上に実現され得るように、ｐ
凹部CMOS技術に関する。ｎチャネル電界効果トランジス
タは、ソースおよびドレインに対するp+帯域が基板のな
かに埋め込まれることによって発生される。ｐチャネル
電界効果トランジスタを製造するためには、ソースおよ
びドレイン端子に対するn+帯域が埋め込まれるp-伝導性
凹部が必要である。バイポーラトランジスタはこの技術
で、n-伝導性基板の上に１つのp-伝導性凹部が、またこ
の凹部のなかに再びn+伝導性端子帯域が埋め込まれるこ
とによって発生される。こうしてn+帯域がエミッタを、
p-凹部がベースを、また基板がコレクタを成す１つの基
板npnトランジスタが生ずる。コレクタまたは基板は、
ｐ凹部と基板との間の寄生的なダイオードを確実に阻止
するため、正の動作電圧に接続されなければならない。
前記の刊行物から公知のCMOSバンドギャップ回路はバ
ンドギャップ電圧に対する基準点として両npnトランジ
スタのベース端子を有する。通常この基準点は基準電
位、すなわち接地電位におかれる。バンドギャップ電圧
の出力端子は、いずれもバイポーラトランジスタのエミ
ッタ回路内に配置されているMOSトランジスタのドレイ
ン端子と抵抗との接続点に接続されている。いずれの場
合も公知のCMOS回路に対しては基準電位に対して正の供
給電圧および負の供給電圧が必要である。
ンドギャップ電圧に対する基準点として両npnトランジ
スタのベース端子を有する。通常この基準点は基準電
位、すなわち接地電位におかれる。バンドギャップ電圧
の出力端子は、いずれもバイポーラトランジスタのエミ
ッタ回路内に配置されているMOSトランジスタのドレイ
ン端子と抵抗との接続点に接続されている。いずれの場
合も公知のCMOS回路に対しては基準電位に対して正の供
給電圧および負の供給電圧が必要である。
他方において、単に単極性の供給電圧ですませられる
が、その代わりにバイポーラトランジスタをあきらめな
ければならないバンドギャップ回路が知られている。し
かし、この回路はバイポーラ−バンドギャップ回路の温
度安定性を得られない。
が、その代わりにバイポーラトランジスタをあきらめな
ければならないバンドギャップ回路が知られている。し
かし、この回路はバイポーラ−バンドギャップ回路の温
度安定性を得られない。
本発明の課題は、単に単極性の供給電圧ですませるこ
とができ、かつバイポーラ−バンドギャップ回路の温度
安定性を得ることができるCMOS電圧参照回路を提供する
ことである。
とができ、かつバイポーラ−バンドギャップ回路の温度
安定性を得ることができるCMOS電圧参照回路を提供する
ことである。
この課題は、冒頭に記載した種類の回路装置におい
て、本発明によれば、請求項の特徴部分に記載の手段に
よって解決される。
て、本発明によれば、請求項の特徴部分に記載の手段に
よって解決される。
本発明の有利な実施例は請求項２以下にあげられてい
る。
る。
本発明による回路装置は、低くかつ基準電位に関して
単極性の電圧で作動することができ、また半導体材料の
バンドギャップ電圧よりも高い参照電圧を実現すること
ができるという利点を有する。
単極性の電圧で作動することができ、また半導体材料の
バンドギャップ電圧よりも高い参照電圧を実現すること
ができるという利点を有する。
以下、図面に示されている実施例により本発明を一層
詳細に説明する。
詳細に説明する。
図面に示されているように、バンドギャップ回路は相
異なるベース−エミッタ間電圧を有する２つのバイポー
ラトランジスタT1およびT2を含んでいる。両コレクタ端
子は、基準電圧にくらべて正の電位を導く端子VDDに接
続されている。トランジスタT1のエミッタ回路内には抵
抗R3が、またそれに対して直列に電界効果トランジスタ
M1の出力回路が配置されており、そのソースは端子VSS
に接続されている。端子VSSは基準電位、すなわち接地
点に接続されている。トランジスタT2の出力回路内には
２つの抵抗R1およびR2ならびに他の電界効果トランジス
タM2の直列回路が配置されている。M2のソース端子は同
じく端子VSSに接続されている。T1のエミッタと抵抗R3
との接続点および両抵抗R1およびR2の間の接続点は演算
増幅器OP1の入力端に接続されており、その出力はトラ
ンジスタM1および２を制御する。端子VG1に一致するト
ランジスタM2のドレイン端子から、端子VG2に一致する
バイポーラトランジスタT1およびT2のベース端子を基準
にしてバンドギャップ電圧UGが取り出される。
異なるベース−エミッタ間電圧を有する２つのバイポー
ラトランジスタT1およびT2を含んでいる。両コレクタ端
子は、基準電圧にくらべて正の電位を導く端子VDDに接
続されている。トランジスタT1のエミッタ回路内には抵
抗R3が、またそれに対して直列に電界効果トランジスタ
M1の出力回路が配置されており、そのソースは端子VSS
に接続されている。端子VSSは基準電位、すなわち接地
点に接続されている。トランジスタT2の出力回路内には
２つの抵抗R1およびR2ならびに他の電界効果トランジス
タM2の直列回路が配置されている。M2のソース端子は同
じく端子VSSに接続されている。T1のエミッタと抵抗R3
との接続点および両抵抗R1およびR2の間の接続点は演算
増幅器OP1の入力端に接続されており、その出力はトラ
ンジスタM1および２を制御する。端子VG1に一致するト
ランジスタM2のドレイン端子から、端子VG2に一致する
バイポーラトランジスタT1およびT2のベース端子を基準
にしてバンドギャップ電圧UGが取り出される。
さて本発明によれば、バンドギャップ回路VG1の出力
は基準点VG2に帰還結合されている。加えて端子VG1は第
２の演算増幅器OP2の一方の入力端に接続されており、
その他方の入力端は抵抗R4およびR5から成る分圧器の分
圧点に接続されている。分圧器は端子VG2と端子VSS、す
なわち接地点との間に接続されている。演算増幅器OP2
の出力端は端子VG2に、すなわちバイポーラトランジス
タT1およびT2のベース端子に帰還結合されている。
は基準点VG2に帰還結合されている。加えて端子VG1は第
２の演算増幅器OP2の一方の入力端に接続されており、
その他方の入力端は抵抗R4およびR5から成る分圧器の分
圧点に接続されている。分圧器は端子VG2と端子VSS、す
なわち接地点との間に接続されている。演算増幅器OP2
の出力端は端子VG2に、すなわちバイポーラトランジス
タT1およびT2のベース端子に帰還結合されている。
同時に第２の演算増幅器OP2の出力端は端子VRに接続
されており、この端子VRから、端子VSSに接続されてい
る基準電圧を基準にして温度に関係しない参照電圧URが
取り出され得る。温度に関係しない参照電圧URとバンド
ギャップ電圧UGとの間の関係は抵抗R4およびR5から成る
分圧器により作られる。こうして温度に関係しない参照
電圧URはバンドギャップ電圧UGと両抵抗R4およびR5の和
との積から計算される。
されており、この端子VRから、端子VSSに接続されてい
る基準電圧を基準にして温度に関係しない参照電圧URが
取り出され得る。温度に関係しない参照電圧URとバンド
ギャップ電圧UGとの間の関係は抵抗R4およびR5から成る
分圧器により作られる。こうして温度に関係しない参照
電圧URはバンドギャップ電圧UGと両抵抗R4およびR5の和
との積から計算される。
図面による本発明の実施例は、第２の演算増幅器OP2
の出力端子VRと相対的に正の供給電位を有する端子VDD
との間に接続されている始動回路IAを含んでいる。この
始動回路IAは電流源と呼ばれ、たとえば電流源トランジ
スタまたは抵抗により実現され得る。始動回路IAは、参
照電圧URがバンドギャップ回路の動作電圧として使用さ
れ、従って両バイポーラトランジスタT1およびT2から成
る本来の参照電圧源が安定化された出力参照電圧で動作
することを可能にする。こうして端子VDDにおける入力
電圧変動の十分な抑制が行われる。始動回路IAは、端子
VDDへの電圧の印加の際に温度に関係しない参照電圧UR
から導き出される動作電圧が先ず確立されなければなら
ないので、必要である。図面の実施例による回路は、１
つの別個の端子VRを省略することを可能にし、従って本
発明によるCMOS参照電圧回路は外部に対しては両接続端
子VDDおよびVSSのみを有する。
の出力端子VRと相対的に正の供給電位を有する端子VDD
との間に接続されている始動回路IAを含んでいる。この
始動回路IAは電流源と呼ばれ、たとえば電流源トランジ
スタまたは抵抗により実現され得る。始動回路IAは、参
照電圧URがバンドギャップ回路の動作電圧として使用さ
れ、従って両バイポーラトランジスタT1およびT2から成
る本来の参照電圧源が安定化された出力参照電圧で動作
することを可能にする。こうして端子VDDにおける入力
電圧変動の十分な抑制が行われる。始動回路IAは、端子
VDDへの電圧の印加の際に温度に関係しない参照電圧UR
から導き出される動作電圧が先ず確立されなければなら
ないので、必要である。図面の実施例による回路は、１
つの別個の端子VRを省略することを可能にし、従って本
発明によるCMOS参照電圧回路は外部に対しては両接続端
子VDDおよびVSSのみを有する。
図面は本発明の１つの実施例の回路図である。 IA……始動回路 M1、M2……電界効果トランジスタ OP1、OP2……演算増幅器 T1、T2……バイポーラトランジスタ UG……バンドギャップ電圧 UR……参照電圧 VDD、VSS……供給電圧端子 VG1……バンドギャップ回路の出力端 VG2……基準点 VR……参照電圧端子
Claims (5)
- 【請求項１】バンドギャップ回路により温度に無関係な
参照電圧を発生するための相補性MOS技術による回路装
置であって、第１のベース−エミッタ間しきい電圧を有
する第１のバイポーラトランジスタ（T1）の出力回路
と、第１の抵抗（R3）と、第１の電界効果トランジスタ
（M1）の出力回路との直列回路が供給電圧源の端子（VD
D、VSS）の間に接続されており、またそれに対して並列
に第２のベース−エミッタ間しきい電圧を有する第２の
バイポーラトランジスタ（T2）の出力回路と、２つの直
列接続された抵抗（R1、R2）と、第２の電界効果トラン
ジスタ（M2）の出力回路との直列回路が設けられてお
り、またバイポーラトランジスタ（T1、T2）のベース端
子が互いに接続されており、また第１のバイポーラトラ
ンジスタ（T1）と第１の抵抗（R3）との間の接続点と、
２つの直列接続された抵抗（R1、R2）の間の接続点とが
第１の演算増幅器（OP1）の入力端（−、＋）に接続さ
れており、その出力が両電界効果トランジスタ（M1、M
2）を制御するようになった回路装置において、第２の
電界効果トランジスタ（M2）のドレイン端子におけるバ
ンドギャップ回路の出力端（VG1）がバイポーラトラン
ジスタ（T1、T2）のベース端子に帰還結合されているこ
とを特徴とする相補性MOS技術による回路装置。 - 【請求項２】帰還結合回路のなかで第２の演算増幅器
（OP2）が入力測（−、＋）で一方ではバンドギャップ
回路（VG1）の出力端に、また他方ではバイポーラトラ
ンジスタ（T1、T1）のベース端子と相対的に負の供給電
位を有する端子（VSS）との間に接続されている抵抗分
圧器（R4、R5）の分圧点に接続されており、また出力測
（VR）ではバイポーラトランジスタ（T1、T2）のベース
端子（VG2）と接続されていることを特徴とする請求項
１記載の回路装置。 - 【請求項３】第２の演算増幅器（OP2）の出力端子（V
R）と相対的に正の供給電位を有する端子（VDD）との間
に始動回路（IA）が接続されていることを特徴とする請
求項１または２記載の回路装置。 - 【請求項４】始動回路（IA）が電流源から成っているこ
とを特徴とする請求項３記載の回路装置。 - 【請求項５】始動回路（IA）が抵抗から成っていること
を特徴とする請求項３記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP88115839.8 | 1988-09-26 | ||
| EP88115839A EP0360887B1 (de) | 1988-09-26 | 1988-09-26 | CMOS-Spannungsreferenz |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02121012A JPH02121012A (ja) | 1990-05-08 |
| JP2759905B2 true JP2759905B2 (ja) | 1998-05-28 |
Family
ID=8199372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1243254A Expired - Lifetime JP2759905B2 (ja) | 1988-09-26 | 1989-09-18 | 相補性ｍｏｓ技術による回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4931718A (ja) |
| EP (1) | EP0360887B1 (ja) |
| JP (1) | JP2759905B2 (ja) |
| AT (1) | ATE93634T1 (ja) |
| DE (1) | DE3883536D1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0782404B2 (ja) * | 1989-07-11 | 1995-09-06 | 日本電気株式会社 | 基準電圧発生回路 |
| US5027053A (en) * | 1990-08-29 | 1991-06-25 | Micron Technology, Inc. | Low power VCC /2 generator |
| JPH06175742A (ja) * | 1992-12-09 | 1994-06-24 | Nec Corp | 基準電圧発生回路 |
| US5545978A (en) * | 1994-06-27 | 1996-08-13 | International Business Machines Corporation | Bandgap reference generator having regulation and kick-start circuits |
| US5889394A (en) * | 1997-06-02 | 1999-03-30 | Motorola Inc. | Temperature independent current reference |
| US5894215A (en) * | 1997-10-30 | 1999-04-13 | Xerox Corporation | Shunt voltage regulator utilizing a floating reference voltage |
| US6150872A (en) * | 1998-08-28 | 2000-11-21 | Lucent Technologies Inc. | CMOS bandgap voltage reference |
| US6411158B1 (en) * | 1999-09-03 | 2002-06-25 | Conexant Systems, Inc. | Bandgap reference voltage with low noise sensitivity |
| FR2802316B1 (fr) * | 1999-12-08 | 2003-10-24 | Mhs | Controle de source de courant basse consommation par double alimentation basse regulee en tension |
| US6724176B1 (en) * | 2002-10-29 | 2004-04-20 | National Semiconductor Corporation | Low power, low noise band-gap circuit using second order curvature correction |
| US6844772B2 (en) * | 2002-12-11 | 2005-01-18 | Texas Instruments Incorporated | Threshold voltage extraction circuit |
| US6815941B2 (en) * | 2003-02-05 | 2004-11-09 | United Memories, Inc. | Bandgap reference circuit |
| KR100588339B1 (ko) * | 2004-01-07 | 2006-06-09 | 삼성전자주식회사 | 오토 튜닝 기능을 갖는 전압-전류 변환회로를 구비한전류원 회로 |
| US7728574B2 (en) * | 2006-02-17 | 2010-06-01 | Micron Technology, Inc. | Reference circuit with start-up control, generator, device, system and method including same |
| EP1884856B1 (en) * | 2006-07-26 | 2016-04-06 | ams AG | Voltage/current converter circuit and method for providing a ramp current |
| EP1885061B1 (en) * | 2006-07-26 | 2012-02-29 | austriamicrosystems AG | Amplifier arrangement and method for amplification |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4317054A (en) * | 1980-02-07 | 1982-02-23 | Mostek Corporation | Bandgap voltage reference employing sub-surface current using a standard CMOS process |
| US4399399A (en) * | 1981-12-21 | 1983-08-16 | Motorola, Inc. | Precision current source |
| US4602207A (en) * | 1984-03-26 | 1986-07-22 | At&T Bell Laboratories | Temperature and power supply stable current source |
| US4590418A (en) * | 1984-11-05 | 1986-05-20 | General Motors Corporation | Circuit for generating a temperature stabilized reference voltage |
| US4590419A (en) * | 1984-11-05 | 1986-05-20 | General Motors Corporation | Circuit for generating a temperature-stabilized reference voltage |
| US4622512A (en) * | 1985-02-11 | 1986-11-11 | Analog Devices, Inc. | Band-gap reference circuit for use with CMOS IC chips |
| US4588941A (en) * | 1985-02-11 | 1986-05-13 | At&T Bell Laboratories | Cascode CMOS bandgap reference |
| US4626770A (en) * | 1985-07-31 | 1986-12-02 | Motorola, Inc. | NPN band gap voltage reference |
| EP0217225B1 (de) * | 1985-09-30 | 1991-08-28 | Siemens Aktiengesellschaft | Trimmbare Schaltungsanordnung zur Erzeugung einer temperaturunabhängigen Referenzspannung |
| GB8630980D0 (en) * | 1986-12-29 | 1987-02-04 | Motorola Inc | Bandgap reference circuit |
| US4857823A (en) * | 1988-09-22 | 1989-08-15 | Ncr Corporation | Bandgap voltage reference including a process and temperature insensitive start-up circuit and power-down capability |
-
1988
- 1988-09-26 AT AT88115839T patent/ATE93634T1/de not_active IP Right Cessation
- 1988-09-26 EP EP88115839A patent/EP0360887B1/de not_active Expired - Lifetime
- 1988-09-26 DE DE88115839T patent/DE3883536D1/de not_active Expired - Lifetime
-
1989
- 1989-09-18 JP JP1243254A patent/JP2759905B2/ja not_active Expired - Lifetime
- 1989-09-26 US US07/412,894 patent/US4931718A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02121012A (ja) | 1990-05-08 |
| ATE93634T1 (de) | 1993-09-15 |
| EP0360887B1 (de) | 1993-08-25 |
| DE3883536D1 (de) | 1993-09-30 |
| EP0360887A1 (de) | 1990-04-04 |
| US4931718A (en) | 1990-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2759905B2 (ja) | 相補性ｍｏｓ技術による回路装置 | |
| JP4179776B2 (ja) | 電圧発生回路および電圧発生方法 | |
| US4399399A (en) | Precision current source | |
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| US5229711A (en) | Reference voltage generating circuit | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| US4906863A (en) | Wide range power supply BiCMOS band-gap reference voltage circuit | |
| JPH01143510A (ja) | 二端子温度補償式電流源回路 | |
| JPH05173659A (ja) | バンドギャップ参照回路装置 | |
| US5049806A (en) | Band-gap type voltage generating circuit for an ECL circuit | |
| US5334929A (en) | Circuit for providing a current proportional to absolute temperature | |
| GB2159305A (en) | Band gap voltage reference circuit | |
| JPH11134048A (ja) | 基準回路および方法 | |
| TWI716323B (zh) | 電壓產生器 | |
| KR19990007418A (ko) | 정전류 회로 | |
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| JPS5894019A (ja) | 基準電圧発生回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
| US4855625A (en) | Operational amplifier having low DC current input circuit | |
| JPH0760352B2 (ja) | 温度補償された電流源およびこれを用いた電圧調整器 | |
| JP2721286B2 (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JPH0588767A (ja) | バンドギヤツプリフアレンス回路 | |
| JP2772069B2 (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 12 |