[go: up one dir, main page]

JP2755219B2 - 発振回路 - Google Patents

発振回路

Info

Publication number
JP2755219B2
JP2755219B2 JP7193550A JP19355095A JP2755219B2 JP 2755219 B2 JP2755219 B2 JP 2755219B2 JP 7193550 A JP7193550 A JP 7193550A JP 19355095 A JP19355095 A JP 19355095A JP 2755219 B2 JP2755219 B2 JP 2755219B2
Authority
JP
Japan
Prior art keywords
transistor
current
collector
transistors
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7193550A
Other languages
English (en)
Other versions
JPH0946188A (ja
Inventor
雅美 次田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7193550A priority Critical patent/JP2755219B2/ja
Publication of JPH0946188A publication Critical patent/JPH0946188A/ja
Application granted granted Critical
Publication of JP2755219B2 publication Critical patent/JP2755219B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は発振回路に間する。
【0002】
【従来の技術】デューティ比の異なる三角波を発生させ
る従来の発振回路を示す図4を参照すると、この回路
は、高電位源にコレクタを共通にしてダーリントン接続
されたnpn型トランジスタQ5,Q6と、これらトラ
ンジスタQ5,Q6の各々のエミッタに接続された定電
流源I3,I4と、トランジスタQ5のコレクタ・ベー
ス間に接続された抵抗R2と、コレクタが抵抗R1を介
して高電位源に、ベースがトランジスタQ6のエミッタ
に各々接続されたnpn型トランジスタQ3と、コレク
タがトランジスタQ5のベースに、エミッタがトランジ
スタQ3のエミッタと定電流源I2とに各々接続された
npn型トランジスタQ4と、コレクタが高電位源に、
ベースがトランジスタQ3のベースとトランジスタQ6
のエミッタとに各々接続されたnpn型トランジスタQ
1と、エミッタが各々抵抗R3,R4を介して高電位源
に、ベースが共通に接続されたpnp型トランジスタQ
8,Q9と、トランジスタQ8のコレクタにコレクタが
接続されたnpn型トランジスタQ2と、トランジスタ
Q1,Q2のコレクタ間に接続されたコンデンサCと、
コレクタがトランジスタQ1,Q2のエミッタにエミッ
タが抵抗R5を介して低電位源に接続されたnpn型ト
ランジスタQ11と、エミッタが定電流源I5にコレク
タが高電位源に、ベースがトランジスタQ2のコレクタ
に各々接続されたnpn型トランジスタQ7と、トラン
ジスタQ9のベースをエミッタに、トランジスタQ9の
コレクタをベースに、低電位源をコレクタに各々接続し
たpnp型トランジスタQ10と、エミッタが抵抗R6
を介して低電位源に、ベースがトランジスタQ11のベ
ースに、コレクタがトランジスタQ9のコレクタに各々
接続されたnpn型トランジスタQ12と、コレクタが
定電流源I1を介して高電位源に、エミッタが抵抗R7
を介して低電位源に、ベースがトランジスタQ11,Q
12のベースに各々接続されたnpn型トランジスタQ
15と、コレクタが高電位源にベースがトランジスタQ
15のコレクタに、エミッタがトランジスタQ15のベ
ースに各々接続されたnpn型トランジスタQ14とを
備えている。
【0003】ここで、差動増幅手段としてトランジスタ
Q1,Q2,Q11等があり、トランジスタQ1,Q2
を交互に導通・非導通とする正帰還手段としてトランジ
スタQ7,Q4,Q3等があり、トランジスタQのコ
レクタ電流はトランジスタQ8,Q9,Q10、抵抗R
3,R4等からなるカレントミラーから供給されてい
る。
【0004】尚、以下の説明において、定電流源の定電
流値、抵抗の抵抗値、コンデンサの容量値は、各々に共
通したアルファベット、算用数字を用いる。
【0005】次に、この発振器の発振動作を説明する。
トランジスタQ1,Q2からなる差動回路は、スイッチ
(SW)として動作する。最初にトランジスタQ1が導
通状態になり、トランジスタQ2が非導通状態になると
仮定すると、電流源I7すなわちトランジスタQ8のコ
レクタ電流により、コンデンサCに充電を始め、コンデ
ンサCの充電が終わるにつれてトランジスタQ7のベー
ス電位があがり、同時にトランジスタQ2とトランジス
タQ4のベース電位も上昇する。今、トランジスタQ1
が導通状態としているため、トランジスタQ3のベース
電位はトランジスタQ4のベース電位より高くなってい
る。トランジスタQ4のベース電位がトランジスタQ3
のベース電位よりあがると、逆にトランジスタQ1が非
導通状態となり、トランジスタQ2が導通状態になる。
電流源I6すなわちQ11のコレクタ電流値がI6>I
7になるように構成された電流I6によりコンデンサC
は放電を始め、放電を終わるとトランジスタQ7のベー
ス電位が下がりトランジスタQ2のベース電位が下が
る。トランジスタQ2とQ4のベース電位が、トランジ
スタQ1,Q3のベース電位より落ちると、トランジス
タQ2が非導通状態となり、トランジスタQ1が導通状
態になる。以上の動作を繰り返すことによりこの回路は
発振する。
【0006】この発振動作において、トランジスタQ2
のベース電位から三角波出力が得られる。トランジスタ
Q1,Q2がバランスしているときは、まずトランジス
タQ2のベース電位が上がり、トランジスタQ1が非導
通状態となり、発振が始まる。
【0007】トランジスタQ1のベース電圧の振幅を考
えると、トランジスタQ2が非導通状態の時、トランジ
スタQ4も非導通状態となっているため、抵抗R2には
電流が流れず、トランジスタQ5のベース電位は電源電
圧VCCとなる。トランジスタQ2が導通状態の時はト
ランジスタQ5のベース電位は〔VCC−R2×I2〕
となるため、トランジスタQ1のベース電圧の振幅は
〔R2×I2〕に制限される。
【0008】その一例としてデューティ比2:1の三角
波を発生させるための電流I6とI7の構成について説
明する。電流I1を入力とするカレントミラーを構成す
るトランジスタQ11,Q12,Q14,Q15におい
て、出力電流がI6すなわちトランジスタQ11のコレ
クタ電流とトランジスタQ12のコレクタ電流の比が
3:1になるように、トランジスタQ11,Q12の面
積比、及び抵抗R5,R6の抵抗値を設定する。トラン
ジスタQ12のコレクタ電流から、トランジスタQ8,
Q9,Q10、抵抗R3,R4からなるカレントミラー
を用いて、トランジスタQ8の出力電流I7を得てい
る。
【0009】図4のトランジスタQ1,Q2,Q8,Q
11、コンデンサCから構成される回路を簡略化した等
価回路を図5に示す。図5において、電流I7は図4の
トランジスタQ8,Q9,Q10、抵抗R3,R4から
なるカレントミラーの出力電流すなわちトランジスタQ
8のコレクタ電流である。図5の電流I6は図4のトラ
ンジスタQ11,Q14,Q15、抵抗R5,R7から
なるカレントミラーの出力電流すなわちトランジスタQ
11のコレクタ電流である。これらはカレントミラーを
用いて、電流I7とI6の電流比1:3を得る回路であ
る。図5のSWは、図4のトランジスタQ2に相当し、
トランジスタQ1とQ2により差動スイッチを構成す
る。
【0010】図5を用いてこの回路の動作を説明する。
この回路はコンデンサCに対し、SW:導通の時、I7
−I6=−0.5×I1の電流が、SW:非導通の時、
I7=0.25×I1の電流が流れる。電流比2:1の
符号が逆の電流がコンデンサCに流れるため、電流比1
で充電し、電流比2で放電し、コンデンサCに現れる電
圧は、デューティ比2:1の三角波になる。
【0011】この回路のSWはトランジスタで構成され
ており、そのSWのトランジスタのコレクタ電流とエミ
ッタ電流とは、ベース電流分だけエミッタ電流が多くな
るため、その電流の比をκとして考える。トランジスタ
の電流増幅率hfeをβとすると、κは次式とする。
【0012】κ=β/(β+1) 従来では、デューティ比を変えるために、電流比I6,
I7を設定する。
【0013】図5において、I6=3・I1/4,I7
=I1/4とすると、出力波形は図6の波形に示すよう
に、T1=4・C・VX/I1,T2=4・C・VX/
(3κ−1)I1となる。ここで、VXは波形Wの最大
振幅値。
【0014】この時の発振周波数fは、次式となる。
【0015】f=1/(T1+T2)=I1・(3κ−
1)/6・C・VX・2K もし、スイッチSW部のβの影響が無い場合の発振周波
数forgは、次式となる。
【0016】forg=I1/6・C・VX その周波数差ferrは、次式となる。
【0017】 ferr=frog−f=I1/6・C・VX・2・β この式から、発振周波数がβによって影響されるのがわ
かる。βは温度特性を持っているため、発振周波数が雰
囲気温度によって著しく変動する。さらに、図4の回路
の自己発熱による温度上昇によっても変動することにな
る。通常雰囲気温度変化が50℃,自己発熱による温度
上昇が50℃程度を見積る必要があり、合わせて100
℃の変動に対して、発振周波数の安定した実用的な三角
波発振出力が、このような温度特性では得られないとい
う問題があった。
【0018】特に、車両搭載機器や、衛星通信機器等に
は不適当であるという問題があった。
【0019】このような問題を解決するため、恒温槽内
に入れて使用することが考えられるが、これではコンパ
クトに構成できず、消費電力も著しく増加することにな
る。
【0020】また、熱抵抗を小さくして放熱を良好にし
ても、雰囲気温度変化まで低減することはできない。
【0021】
【発明が解決しようとする課題】以上のような諸問題点
等に鑑み、本発明は次の課題を掲げる。(1)雰囲気温
度変化に対して、発振周波数の高度安定化をはかるこ
と。(2)小型に収納できること。(3)消費電力の増
加を極力抑えること。(4)回路構成を複雑にしないこ
と。(5)発振周波数の安定化により、用途の拡大をは
かること。(6)発振周波数の変動原因となるトランジ
スタの電流増幅率βに起因するものを、低減すること。
【0022】
【課題を解決するための手段】本発明の構成は、差動対
を構成する第1のトランジスタ及び第2のトランジスタ
と、 前記第1のトランジスタ及び第2のトランジスタ
の各コレクタ間に接続したコンデンサと、 前記第1の
トランジスタ及び第2のトランジスタの各エミッタの共
通接点にコレクタを接続した第3のトランジスタと、ベ
ースを前記第3のトランジスタのベースと共通接続した
第4のトランジスタとを備える第1のカレントミラー回
路と、前記第2のトランジスタのコレクタにコレクタを
接続した第5のトランジスタと、前記第4のトランジス
タのコレクタにコレクタを接続しベースを前記第5のベ
ースと共通接続した第6トランジスタと、前記第5のト
ランジスタと前記第6のベースの共通接点にエミッタを
接続しベースを前記第6のトランジスタのコレクタに接
続した第7のトランジスタとを備える第2のカレントミ
ラー回路と、前記第4のトランジスタのベース及びコレ
クタにエミッタ及びコレクタをそれぞれ接続した第8の
トランジスタとを設けたことを特徴とする。
【0023】
【0024】
【0025】
【0026】本発明によれば、差動増幅回路を構成する
一対のトランジスタの温度特性に起因する発振周波数の
変動を補償するように、温度補償手段が設けられている
ため、発振周波数が安定する。
【0027】特に一対のトランジスタの電流増幅率の温
度特性を相殺するように、温度補償手段を構成するトラ
ンジスタを追加しているので、一桁程度温度変動の小さ
い発振周波数が得られる。
【0028】
【発明の実施の形態】本発明の第1の実施の形態の発振
回路を示す図1の回路図を参照すると、この実施の形態
は、コレクタをトランジスタQ12のコレクタに、エミ
ッタをトランジスタQ11,Q12,Q15のベース
に、ベースをトランジスタQ14のベースに各々接続し
たnpn型トランジスタQ13からなる温度補償手段を
備えていること以外図4の回路図と共通しているため、
共通した部分は共通のアルファベット、算用数字で示す
に留め、説明を省く。
【0029】この実施の形態は、デューティ比2:1の
三角波を発生するときの構成例である。
【0030】この実施の形態の電流値;I6とI7の構
成について説明する。電流I1を入力とするカレントミ
ラーのトランジスタQ11,Q12,Q13,Q14,
Q15は、出力電流がI6すなわちトランジスタQ11
のコレクタ電流とトランジスタQ12のコレクタ電流と
の比が3:1になるように、トランジスタQ11,Q1
2の面積比、抵抗R5,R6の抵抗値を設定する。電流
補正用に追加したトランジスタQ13と共にトランジス
タQ12のコレクタ電流から、トランジスタQ8,Q
9,Q10、抵抗R3,R4のカレントミラーを用いて
トランジスタQ8の出力電流としてコレクタ電流I7を
得ている。
【0031】図1のトランジスタQ1,Q2,Q8,Q
11、コンデンサCから構成される回路を簡略化した等
価回路を図2に示す。図2において、I7は、図1のト
ランジスタQ8,Q9,Q10、抵抗R3,R4からな
るカレントミラーの出力電流すなわちトランジスタQ8
のコレクタ電流である。トランジスタQ8のカレントミ
ラーは、トランジスタQ12とQ13のコレクタから電
流を供給される。図2のI6は、図1のトランジスタQ
11,Q14,Q15,抵抗R5,R7からなるカレン
トミラーの出力電流すなわちトランジスタQ11のコレ
クタ電流である。これらはカレントミラーを用いて、I
7とI6の電流比1:3を得る回路である。図2のスイ
ッチSWは、図1のトランジスタQ2に相当し、トラン
ジスタQ1とQ2により差動スイッチを構成する。
【0032】この実施の形態の基本動作は、図4の動作
説明と共通しているため、相違した部分のみを数式を用
いて説明する。
【0033】次に、I6,I7について数式を用いて具
体的に説明する。まず、トランジスタQ9のカレントミ
ラーの入力電流を考える。入力I1からカレントミラー
により、トランジスタQ12に、IQ12=I1/4の
電流を発生させる。この電流に、βの補正項として、ト
ランジスタQ13を追加すると、以下のようになる。
【0034】 I7=1/4・I1+n・I1(1−κ)/4 ただし、κ=β/(β+1)とする。
【0035】この補正項n・I1(1−κ)/4のn
は、トランジスタQ14,Q13の面積比を変えること
によって、任意の値を選ぶ。トランジスタQ14,Q1
3に流れる電流I8,I9の合計は、トランジスタQ1
5,Q12,Q11のベース電流分なので、I8+I9
=2・I1(1−κ)となる。この電流を分割して、上
記補正項の電流を得る。
【0036】次に図2を用いて説明する。この等価回路
は、コンデンサに対し、スイッチSW:導通の時I7−
I6の電流が、スイッチSW:非導通の時I7の電流が
流れる。電流比〔I7−I6〕:I7の電流がコンデン
サCに流れるので、コンデンサCに現れる電圧はデュー
ティ比2:1の三角波になる。
【0037】この実施の形態では、スイッチSWに流れ
込む電流にβの温度特性を持たせるため、電流を以下の
ように設定する。
【0038】図1のI6,I7を、I6=3・I1/
4、I7=1/4・I1+n・I1(1−κ)/4とす
る。図6の出力波形のT1,T2は次式となる。
【0039】 T1=4・C・VX/I1(1+n−nκ) T2=4・C・VX/I1((3+n)κ−1−n) このときの発振周波数fは、次式となる。
【0040】f=I1(1+n−nκ)((3+n)κ
−1−n)/6・C・VX・2・K ここで、βの影響を考慮しないとき(κ=1)との周波
数差ferrは、n=1とするとferr=I1・2/
6・C・VX・β(β+1)となる。
【0041】ここで、ferrのβの項に注目すると、
分母がβの2乗になっているので、βの温度特性による
周波数の変動は、従来の4/(β+1)程度に小さく抑
えられる。仮にβ=30とすると、周波数変動は従来よ
りも一桁小さくなる。
【0042】以上数式を用いて説明した通り、トランジ
スタQ1,Q2で構成される差動型のスイッチSWと、
その差動スイッチSWによって電流を充放電されるコン
デンサCと、その電流を供給する第1、第2の電流源を
有し、前記コンデンサCを充放電させることで三角波を
発生させる発振回路において、前記差動スイッチSWの
hfeの影響を、発振デューティ比に応じて補償するよ
うに前記第1の電流源に前記差動スイッチSWに用いら
れているトランジスタと同一導電型のトランジスタQ1
3を用いて補償電流を加える構成としたことで、発振デ
ューティ比を変化させたときに、前記差動スイッチをh
feの影響を抑えることができる。
【0043】この実施の形態は、個別の素子をプリント
配線基板に組み込むことにより、構成することも可能で
あるが、一つの半導体基板内に構成することが、高密度
に集積する上で望ましい。
【0044】また、この実施の形態の出力波形は、トラ
ンジスタQ2のコレクタあるいはトランジスタQ1のコ
レクタから、高入力インピーダンスのバッファを介し
て、得ることが望ましい。
【0045】この実施の形態の電源VCCは、雰囲気温
度による電圧変動の小さい安定化電源から供給されるこ
とが望ましい。
【0046】この実施の形態によれば、トランジスタを
一個分追加するだけで済むから、回路構成を複雑にする
ことがなく、しかも発振周波数の温度変動を一桁程度改
善できるという効果が得られ、多方面の用途が考えられ
るようになった。
【0047】上述した第1の実施の形態では、トランジ
スタQ1,Q2,Q3,Q4,Q5,Q6,Q7,Q1
1,Q12,Q13,Q14,Q15がnpn型のバイ
ポーラ・トランジスタで、トランジスタQ8,Q9,Q
10がpnp型のバイポーラ・トランジスタで各々構成
したが、この逆の導電型のバイポーラ・トランジスタで
構成することも可能である。
【0048】このような構成の第2の実施の形態を示す
図3を参照すると、この実施の形態は、トランジスタQ
8,Q9,Q10がnpn型で、その他のトランジスタ
がpnp型で構成され、これにともない配線接続関係が
変更されているが、各部の作用・効果は上述した第1の
実施例と共通するため、共通したアルファベット,算用
数字で図示するに留め、説明を省略する。
【0049】第1,第2の実施の形態のトランジスタQ
1,Q2,Q13が、いずれも共通した導電型のバイポ
ーラ・トランジスタとなっているため、これらを各々一
枚の半導体基板に集積した場合の特性上のばらつきが小
さいという利点もある。
【0050】尚、第1,第2の実施の形態の正帰還手段
は、図1,図3に図示されたものに限定されるものでは
なく、要するにトランジスタQ1,Q2を交互に導通・
非導通する作用を有する回路であれば、いかなるもので
もよい。
【0051】
【発明の効果】以上説明した通り、本発明によれば、差
動増幅回路の一対のトランジスタの温度特性を補償する
ように、温度補償手段を設けたことにより、雰囲気温度
変化による発振周波数の変動を小さく抑え、もって発振
回路の安定化をはかることができ、上記各課題がことご
とく達成される。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の発振回路を示す回
路図である。
【図2】第1の実施の形態の等価回路図である。
【図3】本発明の第2の実施の形態の回路図である。
【図4】従来の発振回路の回路図である。
【図5】従来の発振回路の等価回路図である。
【図6】従来の発振回路の発振波形を示す波形図であ
る。
【符号の説明】
Q1乃至Q15 バイポーラ・トランジスタ R1乃至R7 抵抗 VCC 高電位源 I1乃至I5 低電流源 I6乃至I9 電流値 C コンデンサ T1,T2 時間 VX 三角波の波高値 W 三角波

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 差動対を構成する第1のトランジスタ及
    び第2のトランジスタと、 前記第1のトランジスタ及び第2のトランジスタの各コ
    レクタ間に接続したコンデンサと、 前記第1のトランジスタ及び第2のトランジスタの各エ
    ミッタの共通接点にコレクタを接続した第3のトランジ
    スタと、ベースを前記第3のトランジスタのベースと共
    通接続した第4のトランジスタとを備える第1のカレン
    トミラー回路と、 前記第2のトランジスタのコレクタにコレクタを接続し
    た第5のトランジスタと、前記第4のトランジスタのコ
    レクタにコレクタを接続しベースを前記第5のベースと
    共通接続した第6トランジスタと、前記第5のトランジ
    スタと前記第6のベースの共通接点にエミッタを接続し
    ベースを前記第6のトランジスタのコレクタに接続した
    第7のトランジスタとを備える第2のカレントミラー回
    路と、 前記第4のトランジスタのベース及びコレクタにエミッ
    タ及びコレクタをそれぞれ接続した第8のトランジスタ
    を設けたことを特徴とする発振回路。
JP7193550A 1995-07-28 1995-07-28 発振回路 Expired - Fee Related JP2755219B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7193550A JP2755219B2 (ja) 1995-07-28 1995-07-28 発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7193550A JP2755219B2 (ja) 1995-07-28 1995-07-28 発振回路

Publications (2)

Publication Number Publication Date
JPH0946188A JPH0946188A (ja) 1997-02-14
JP2755219B2 true JP2755219B2 (ja) 1998-05-20

Family

ID=16309928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7193550A Expired - Fee Related JP2755219B2 (ja) 1995-07-28 1995-07-28 発振回路

Country Status (1)

Country Link
JP (1) JP2755219B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834984A (en) * 1997-03-26 1998-11-10 Nec Corporation Current controlled oscillator

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2051511A (en) * 1979-06-18 1981-01-14 Ibm Stabilized oscillators

Also Published As

Publication number Publication date
JPH0946188A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
US4468628A (en) Differential amplifier with high common-mode rejection
JPH04315207A (ja) 電源回路
US6664856B2 (en) Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit
JP2755219B2 (ja) 発振回路
JPH1124769A (ja) 定電流回路
EP0654894B1 (en) Integrated oscillator circuits
US5030927A (en) Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value
US5155429A (en) Threshold voltage generating circuit
JPH0519321B2 (ja)
JPH0794971A (ja) 差動増幅器
US5834984A (en) Current controlled oscillator
JPH1093389A (ja) フィルタ回路
US4596960A (en) Current mirror circuit
JP3406468B2 (ja) 定電圧発生回路
JP2600648B2 (ja) 差動増幅回路
JPH0964692A (ja) 可変リアクタンス回路
JPH09162666A (ja) リミッタ回路
JPH11136105A (ja) 電圧比較回路
JPH06260925A (ja) レベルシフト回路
JPH0644690B2 (ja) 発振回路
JPH0377412A (ja) 半導体集積回路
JPH0974317A (ja) ミキサ回路
JPH08179843A (ja) 定電流発生回路
JPH04273711A (ja) トランジスタ回路
JPS6141161B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980203

LAPS Cancellation because of no payment of annual fees