JP2740174B2 - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JP2740174B2 JP2740174B2 JP62316935A JP31693587A JP2740174B2 JP 2740174 B2 JP2740174 B2 JP 2740174B2 JP 62316935 A JP62316935 A JP 62316935A JP 31693587 A JP31693587 A JP 31693587A JP 2740174 B2 JP2740174 B2 JP 2740174B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- signal
- smoothing capacitor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
(技術分野)
本発明は、一対のスイッチング素子を有し、一方のス
イッチング素子と同電位の発振回路から電位の異なる他
方のスイッチング素子へトランス等の絶縁素子を介さず
に信号伝達を行うようにしたインバータ装置に関するも
のである。
(背景技術)
第11図は従来のインバータ装置の回路図であり、第12
図はその動作波形図である。直流電源Vの両端には、ス
イッチング素子SW1,SW2の直列回路が接続されている。
スイッチング素子SW1,SW2は例えば電力用のMOSトランジ
スタやダイオードを逆並列接続された電力用のバイポー
ラトランジスタにて構成される。各スイッチング素子SW
1,SW2は、ドライバ回路1,2の出力信号V1,V2によりそれ
ぞれオン・オフ駆動される。一方のスイッチング素子SW
2の両端には、インダクタンスL0を介して、負荷Zとコ
ンデンサC0との並列回路が接続されている。負荷Zとし
ては、例えば放電灯が用いられる。負荷Zが放電灯であ
るときに、インダクタンスL0、コンデンサC0の共振回路
を用いるのは、放射ノイズ等の関係から負荷電流の波形
を正弦波状にするためである。各スイッチング素子SW1,
SW2の電流I1,I2は、第12図(m),(l)に示すよう
に、負方向から始まり、正方向で遮断している。これ
は、インダクタンスL0、コンデンサC0による共振回路の
共振周波数よりも、スイッチング素子SW1,SW2のドライ
ブ周波数を高く設定しているためである。このように設
定すると、例えばスイッチング素子SW1がオフしたとき
に、負荷回路による共振電流は、スイッチング素子SW2
をまず負方向に流れることになり、続いてスイッチング
素子SW2の正方向に流れる。スイッチング素子SW2がオフ
する時にも同様に、負荷回路による共振電流はスイッチ
ング素子SW1をまず負方向に流れ、続いてスイッチング
素子SW1の正方向に流れる。このとき、各スイッチング
素子SW1,SW2の素子電圧V5,V3は、夫々がオフする時に高
電圧へ移行する。
直流電源Vの両端に接続された抵抗R1,コンデンサC1
の直列回路は発振回路5及びドライバ回路2を含む下側
回路の電源回路であり、スイッチング素子SW1の両端に
接続された抵抗R2,コンデンサC2の直列回路はドライバ
回路1を含む上側回路の電源回路である。コンデンサ
C3,C4はスイッチング素子SW1,SW2の容量成分である。
コンデンサC1にて給電される発振回路5は、2つのド
ライブ信号VA,VBを出力している。ドライブ信号VAはド
ライバ回路2に入力され、ドライブ信号VBは信号伝達回
路を介して、ドライバ回路1に入力される。信号伝達回
路は、トランジスタTr1,Tr2,Tr3,Tr4、ダイオードD1、
抵抗R3よりなり、トランス等の絶縁素子を用いないで信
号伝達を行っている。トランジスタTr1,Tr2はカレント
ミラー回路3を構成し、トランジスタTr3,Tr4はカレン
トミラー回路4を構成している。発振回路5から出力さ
れるドライブ信号VBは、カレントミラー回路3の一方の
トランジスタTr1に入力され、カレントミラー回路3の
他方のトランジスタTr2の出力は、カレントミラー回路
4の一方のトランジスタTr3に入力されている。カレン
トミラー回路4の他方のトランジスタTr4は抵抗R3を直
列に接続されて、コンデンサC2の両端に接続されてい
る。各トランジスタTr1〜Tr4の電流増幅率hfeが十分に
大きいものとすると、ドライブ信号VBによってトランジ
スタTr1に流れる入力電流IB′とほぼ同じ電流が信号伝
達電流IBとしてトランジスタTr2,Tr3に流れ、また、ト
ランジスタTr3に流れる信号伝達電流IBとほぼ同じ電流
がトランジスタTr4に出力電流I4となって流れる。ドラ
イブ信号VBが高レベルのときには、トランジスタTr1,Tr
2が導通して、信号伝達電流IBが流れ、トランジスタT
r3,Tr4も導通する。トランジスタTr4が導通すると、抵
抗R3に出力電流I4が流れ、抵抗R3の両端に電圧降下が生
じて、ドライバ回路1の入力信号V4が高レベルとなる。
ドライブ信号VBが低レベルのときには、ドライバ回路1
の入力信号V4は低レベルとなる。なお、各カレントミラ
ー回路3,4のトランジスタTr1〜Tr4は高速動作を行うた
めに、不飽和領域で動作している。
ダイオードD1はトランジスタTr2がオフしたときに、
トランジスタTr2のコレクタ・エミッタ間の浮遊容量成
分Csに充電された蓄積電荷を放出するバイパス経路を形
成して、トランジスタTr3のベース・エミッタ間逆電圧
を低減するために設けられている。
この従来例では、トランスや、フォトカプラ等の絶縁
素子を用いないで、発振回路5とは異電位側のドライバ
回路1に、ドライブ信号VBに同期した入力信号V4を伝達
することができ、制御回路のIC化に適した構成となって
いる。しかしながら、この従来例にあっては、ドライブ
信号VBが低レベルであるときに、素子電圧V3が上昇する
と、コンデンサC2及びカレントミラー回路4における一
方のトランジスタTr3を介して、トランジスタTr2の容量
成分Csへの充電電流が流れて、これが信号伝達電流IBの
ような作用をなし、誤動作を生じることがあった。
以下、第12図を参照しながら、この動作について説明
する。まず、時刻t0でドライブ信号VB(第12図(b))
が低レベルになると、カレントミラー回路3,4の電流
IB′,IB,I4(同図(c),(d),(e))が流れなく
なり、ドライバ回路1の入力信号V4(同図(f)が低レ
ベル、ドライバ回路1の出力信号V1(同図(h))が低
レベルとなり、スイッチング素子SW1はオフする。この
とき、素子電圧V3,V5、電流I2,I1(同図(i),
(j),(l),(m))はスイッチング素子SW1,SW2
の容量成分C3,C4によって傾斜的に変化し、その電流は
時刻t1以降は、負荷回路の共振作用によって負方向の電
流I2(同図(l))となって流れ、時刻t2以降は、ドラ
イブ信号VA(同図(a))が高レベルとなることにより
スイッチング素子SW2がオンして、やがて正方向に流れ
る。素子電圧V3の低下に伴い、カレントミラー回路3の
トランジスタTr2の浮遊容量Csの充電電圧V6(同図
(k))も同期して低下し、この容量成分Csからの電荷
の放電は、ダイオードD1及びコンデンサC2を介して行わ
れる。時刻t3において、ドライブ信号VAが低レベルとな
ると、ドライバ回路2の出力信号V2(同図(g))が低
レベルとなり、スイッチング素子SW2がオフし、負荷回
路の共振作用によって素子電圧V3は上昇して行く。この
とき、容量成分Csがカレントミラー回路4を通じて充電
され、その充電電圧V6も上昇していく。ここで、カレン
トミラー回路4から容量成分Csへの充電電流は、ドライ
ブ信号VBによる信号伝達電流IBと同じ経路に流れること
になるので、出力電流I4が流れて、ドライバ回路1への
入力信号V4のレベルが上昇し、時刻t4でドライバ回路1
の出力信号V1が高レベルとなる。故にスイッチング素子
SW1はオンとなるが、この時点では素子電圧V3,V5は変化
している途中であるため、容量成分C3,C4の急速な充放
電が行われる。この電流は波高値の高いもので、スイッ
チング損失となり、時にはスイッチング素子SW1,SW2の
破壊や雑音の発生原因となったりする。時刻t5以降はド
ライブ信号VBが高レベルとなるので、スイッチング素子
SW1はオンし続け、電流I1(第12図(m))が正方向に
流れる。時刻t6でドライブ信号VBが低レベルとなり、再
びスイッチング素子SW1がオフして、以下、この繰り返
しで負荷回路に高周波電力を供給するものである。
以上の説明から分かるように、この従来例にあって
は、ドライブ信号VBが低レベルであっても、素子電圧V3
の上昇によって容量成分Csへの充電電流が流れて、これ
が恰も信号伝達電流IBのように作用するために、スイッ
チング素子SW1がオンしてしまうという問題があり、信
頼性の改善が望まれていた。
(発明の目的)
本発明は上述のような点に鑑みてなされたものであ
り、その目的とするところは、信号伝達回路の容量成分
への充電電流が恰も信号伝達電流のように作用すること
を防止して、信頼性を向上せしめたインバータ装置を提
供することにある。
(発明の開示)
本発明に係るインバータ装置の構成を、第1図実施例
について説明すると、直流電源Vと、直流電源の両端に
接続された第1及び第2のスイッチング素子SW1,SW2の
直列回路と、負極側が前記第1及び第2のスイッチング
素子SW1,SW2の接続点に接続された第1の平滑コンデン
サC2と、前記第1の平滑コンデンサC2の両端に接続さ
れ、前記直流電源Vの正極側に接続される前記第1のス
イッチング素子SW1をオンオフする第1のドライバ回路
1と、負極側が前記第2のスイッチング素子SW2と同電
位に接続された第2の平滑コンデンサC1と、前記第2の
平滑コンデンサC1の両端に接続され、前記第1のスイッ
チング素子SW1と同時にオンしないように前記第2のス
イッチング素子SW2をオンオフする第2のドライバ回路
2と、前記第2の平滑コンデンサC1の両端に接続され、
前記第1及び前記第2のドライバ回路1,2にドライブ信
号を出力する発振回路5と、前記第1あるいは第2のス
イッチング素子SW1,SW2の少なくとも一方の両端に接続
され共振回路を含んでなる負荷回路と、前記発振回路5
から前記第1のドライバ回路1の信号入力端子にドライ
ブ信号を伝達する信号伝達回路とを備え、
前記信号伝達回路は、前記発振回路5の出力を受けて
オンオフされる第3のスイッチング素子(Tr2)と、前
記第3のスイッチング素子の出力信号を受けて連動動作
し、前記第1の平滑コンデンサC2の正極側及び前記第1
のドライバ回路の信号入力端子間に介挿される第4のス
イッチング素子(Tr4)とを備えてなるインバータ装置
において、
前記第3のスイッチング素子(Tr2)のオフ時に、前
記第1のスイッチング素子SW1のオフ状態を維持できる
レベル以下に前記共振回路と前記第1の平滑コンデンサ
C2と前記信号伝達回路とを含んでなる閉回路中に流れる
電流を制限できるインピーダンス素子を前記信号伝達回
路内に設けたことを特徴とするものである。
本発明にあっては、このように構成したので、スイッ
チング素子の両端電圧の変化時に不必要なスイッチング
素子電流が流れることを防止して、信頼性を向上せしめ
ることができるものである。
以下、本発明の実施例について説明する。なお、実施
例回路において、従来例回路と同一の機能を有する部分
には同一の符号を付して重複する説明は省略する。
実施例1
第1図は本発明の一実施例の回路図であり、第2図は
その動作波形図である。本実施例にあっては、第11図従
来例において、信号伝達回路の容量成分Csに充電される
電流が第1のスイッチング素子SW1に伝達されないよう
にバイパスするインピーダンス素子として、コンデンサ
C5を設けると共に、容量成分Csに充電される電流が信号
伝達電流IBの経路に流れにくいようにするためのインピ
ーダンス素子として、抵抗Raを設けたものである。
以下、その動作について第2図を参照しながら説明す
る。時刻t0において、ドライブ信号VB(第2図(b))
が低レベルになると、電流IB′,IB,I4(同図(c),
(d),(e))が流れなくなり、ドライバ回路1への
入力信号V4(同図(g))が低レベルとなり、ドライバ
回路1の出力信号V1(同図(i))が低レベルとなっ
て、スイッチング素子SW1がオフする。スイッチング素
子SW1,SW2の容量成分C3,C4によって素子電圧V3(同図
(j))は傾斜的に減少する。また、容量成分Csの蓄積
電荷は、抵抗Raが存在するためにダイオードD1を通る経
路では放電しにくいので、コンデンサC5を通じて放電す
る。これにより容量成分Csの充電電圧V6(同図(k))
が低下していく。負荷回路に流れていた電流はLC成分の
共振作用によって流れ続けようとし、時刻t1以降はスイ
ッチング素子SW2を負方向に流れる。時刻t2以降はドラ
イバ信号VA(同図(a))が高レベルとなり、ドライバ
回路2の出力信号V2(同図(h))が高レベルとなっ
て、スイッチング素子SW2がオンされて、やがて電流I2
(同図(l))が正方向に流れる。時刻t3でドライブ信
号VAが低レベルになると、素子電圧V3及び充電電圧V6は
傾斜的に増加していく。負荷回路に流れていた電流は共
振作用により流れ続けようとし、時刻t4以降はスイッチ
ング素子SW1を負方向に流れ、このときまでは、充電電
圧V6,素子電圧V3は増加中である。容量成分Csの充電電
圧V6が上昇するのに要する充電電流は、抵抗Raが存在す
るためにトランジスタTr3,Tr4を通ることなく、バイパ
ス用のコンデンサC5の電流IC5(同図(f))として流
れる。このため、信号伝達電流IBには、容量成分Csの充
電による不必要な信号は加算されず、ドライバ回路1の
出力信号V1が高レベルとなることはない。このように、
本実施例では、抵抗Raを挿入することによって、容量成
分Csの充電電流がカレントミラー回路4に流れないよう
にすると共に、前記充電電流をコンデンサC5を介してバ
イパスさせることにより、前記充電電流によってスイッ
チング素子SW1がオンしないようにしたものである。
時刻t5以降はドライブ信号VBが高レベルとなり、電流
IB′,IB,I4が流れて、ドライバ回路1の入力信号V4が高
レベルとなり、その出力信号V1も高レベルとなって、ス
イッチング素子SW1がオンされて、やがて電流I1(同図
(m))が正方向に流れる。時刻t6で再びドライブ信号
VBが低レベルとなり、以下、この繰り返しで負荷Zに電
力を供給するものである。
なお、抵抗Raの代わりにチョークコイルなどのインピ
ーダンス素子を用いても良く、また、バイパス用のイン
ピーダンス素子(コンデンサC5)に比べて、カレントミ
ラー回路4のインピーダンスが非常に高い場合には、抵
抗Raを省略しても良い。
実施例2
第3図(a)は本発明の第2実施例の要部回路図であ
る。本実施例にあっては、ダイオードD1の接続位置を変
更し、ダイオードD1の接合容量Cjをバイパス用のインピ
ーダンスとして利用したものである。また、第3図
(b)は本実施例の一変形例の要部回路図であり、コン
デンサC5をダイオードD1と並列に接続し、バイパス用の
インピーダンスを更に小さくしたものである。
実施例3
第4図は本発明の第3実施例の要部回路図である。本
実施例にあっては、容量成分Csへの充電電流を直流電源
Vに接続された充電用の抵抗Rbを介して供給するように
したものである。なお、抵抗Rbに代えて、コンデンサや
チョークコイルを用いても良い。
実施例4
第5図は本発明の第4実施例の回路図である。本実施
例にあっては、カレントミラー回路3におけるトランジ
スタTr2の容量成分Csと並列に、電圧変動抑制用のコン
デンサC8を接続したものである。第6図は本実施例の動
作波形図である。時刻t0〜t1で素子電圧V3(第6図
(h))が低下しても、容量成分Cs及びコンデンサC8の
充電電圧V6(同図(i))はほとんど低下しない。した
がって、時刻t2〜t3で素子電圧V3が上昇して行っても、
容量成分Cs及びコンデンサC8の充電電圧V6は元々高いの
で、ほとんど充電電流が流れず、ドライバ回路1の入力
信号V4に不必要な信号が発生することはなくなるもので
ある。
実施例5
第7図は本発明の第5実施例の回路図である。本実施
例にあっては、カレントミラー回路3と4の間の信号伝
達経路に、逆流阻止用のダイオードD2を挿入したもので
あり、これによって、容量成分Cs及びコンデンサC8の蓄
積電荷が、素子電圧V3の低下時においても、減少しにく
いようにしたものである。第8図は本実施例の動作波形
図である。時刻t0〜t1で素子電圧V3(同図(h))が低
下しても、容量成分Cs及びコンデンサC8の充電電圧V
6(第8図(i))はほとんど低下しない。また、容量
成分CsとダイオードD2により充電電圧V6が安定する場合
には、コンデンサC8は特に用いなくても良い。したがっ
て、時刻t2〜t3で素子電圧V3が上昇しても、容量成分の
充電電圧V6は元々高いので、ほとんど充電電流が流れ
ず、実施例4と同様の効果がある。
実施例6
第9図は本発明の第6実施例の要部回路図である。本
実施例にあっては、容量成分Csの蓄積電荷の減少を防止
するためのインピーダンス素子として、第7図のコンデ
ンサC8に代えて抵抗Rbを用いたものである。この抵抗Rb
は、容量成分Csを直流電源Vにより充電し続けるための
インピーダンス素子として作用し、このため、素子電圧
V3が減少しても充電電圧V6はほとんど減少しない。した
がって、その後、素子電圧V3が上昇しても、容量成分Cs
への充電電流はほとんど流れない。なお、容量成分Csを
充電し続けるためのインピーダンス素子は、抵抗Rbに限
らず、コンデンサでも良いし、チョークコイルでも良
い。また、容量成分CsとダイオードD2によって充電電圧
V6が安定する場合は、抵抗Rbが無くても良いことは言う
までもない。
上記各実施例においては、信号伝達回路として不飽和
領域で動作するカレントミラー回路3,4を用いた構成と
なっているが、第10図に示すようなトランジスタTr2,Tr
4による飽和型のスイッチング回路を用いる場合にも、
本発明を適用することができる。第10図に示す信号伝達
回路にあっては、トランジスタTr4は抵抗R7,R3を直列に
接続されて、コンデンサC2(図示せず)の両端に接続さ
れている。トランジスタTr4のベース・エミッタ間に
は、抵抗R6が接続されている。トランジスタTr4のベー
スは抵抗R5を介して、トランジスタTr2のコレクタに接
続されている。ドライブ信号VBが高レベルのときには、
抵抗R4を介してトランジスタTr2にベース電流が流れ
て、トランジスタTr2がオンする。このとき、抵抗R6を
介して電流が流れ、抵抗R6に生じる電圧により、トラン
ジスタTr4がオンし、抵抗R7,R3に電流が流れ、抵抗R7,R
3の接続点に信号V4が生じて、ドライバ回路1(図示せ
ず)に高レベルの信号が入力される。ドライブ信号VBが
低レベルのときには、ドライバ回路1に低レベルの信号
が入力される。このような信号伝達回路においても、ト
ランジスタTr2がオフしたときに、そのコレクタ・エミ
ッタ間の容量成分Csへの充電電流による誤動作が生じる
ので、本発明を適用する意義がある。
なお、フルブリッジ構成のインバータ装置、つまり、
第3及び第4のスイッチング素子の直列回路を直流電源
Vと並列に接続し、負荷回路を第1及び第2のスイッチ
ング素子の接続点と第3及び第4のスイッチング素子の
接続点との間に接続し、互いに対角方向のスイッチング
素子を同時にオン・オフし、負荷回路に交番する電流を
供給するようにしたインバータ装置においても、本発明
を適用することができる。
(発明の効果)
本発明は上述のように、直流電源と、直流電源の両端
に接続された第1及び第2のスイッチング素子の直列回
路と、負極側が前記第1及び第2のスイッチング素子の
接続点に接続された第1の平滑コンデンサと、前記第1
の平滑コンデンサの両端に接続され、前記直流電源の正
極側に接続される前記第1のスイッチング素子をオンオ
フする第1のドライバ回路と、負極側が前記第2のスイ
ッチング素子と同電位に接続された第2の平滑コンデン
サと、前記第2の平滑コンデンサの両端に接続され、前
記第1のスイッチング素子と同時にオンしないように前
記第2のスイッチング素子をオンオフする第2のドライ
バ回路と、前記第2の平滑コンデンサの両端に接続さ
れ、前記第1及び前記第2のドライバ回路にドライブ信
号を出力する発振回路と、前記第1あるいは第2のスイ
ッチング素子の少なくとも一方の両端に接続され共振回
路を含んでなる負荷回路と、前記発振回路から前記第1
のドライバ回路の信号入力端子にドライブ信号を伝達す
る信号伝達回路とを備え、前記信号伝達回路は、前記発
振回路の出力を受けてオンオフされる第3のスイッチン
グ素子と、前記第3のスイッチング素子の出力信号を受
けて連動動作し、前記第1の平滑コンデンサの正極側及
び前記第1のドライバ回路の信号入力端子間に介挿され
る第4のスイッチング素子とを備えてなるインバータ装
置において、前記第3のスイッチング素子のオフ時に、
前記第1のスイッチング素子のオフ状態を維持できるレ
ベル以下に前記共振回路と前記第1の平滑コンデンサと
前記信号伝達回路とを含んでなる閉回路中に流れる電流
を制限できるインピーダンス素子を前記信号伝達回路内
に設けたので、スイッチング素子の両端電圧の変化時に
不必要なスイッチング素子電流が流れることを防止で
き、信頼性の向上を図れるという効果がある。Description: TECHNICAL FIELD The present invention has a pair of switching elements, and does not pass through an insulating element such as a transformer from an oscillation circuit having the same potential as one switching element to another switching element having a different potential. And an inverter device for transmitting a signal to the inverter device. (Background Art) FIG. 11 is a circuit diagram of a conventional inverter device, and FIG.
The figure is the operation waveform diagram. A series circuit of switching elements SW 1 and SW 2 is connected to both ends of the DC power supply V.
The switching elements SW 1 and SW 2 are composed of, for example, power MOS transistors or power bipolar transistors in which diodes are connected in anti-parallel. Each switching element SW
1 and SW 2 are turned on / off by output signals V 1 and V 2 of the driver circuits 1 and 2 , respectively. One switching element SW
The second ends, via an inductance L 0, a parallel circuit of the load Z and the capacitor C 0 is connected. As the load Z, for example, a discharge lamp is used. When the load Z is a discharge lamp, the resonance circuit including the inductance L 0 and the capacitor C 0 is used in order to make the waveform of the load current into a sine wave from the relation of radiation noise and the like. Each switching element SW 1 ,
As shown in FIGS. 12 (m) and (l), the currents I 1 and I 2 of SW 2 start in the negative direction and are cut off in the positive direction. This is because the drive frequency of the switching elements SW 1 and SW 2 is set higher than the resonance frequency of the resonance circuit formed by the inductance L 0 and the capacitor C 0 . When set in this way, for example, when the switching element SW 1 is turned off, the resonant current by the load circuit, the switching element SW 2
It will flow initially in the negative direction, followed by flow in the positive direction of the switching element SW 2. Similarly, when the switching element SW 2 is turned off, the resonant current by the load circuit flows in the first negative switching elements SW 1, followed by flow in the positive direction of the switching elements SW 1. In this case, the device voltage V 5, V 3 of the switching elements SW 1, SW 2, respectively goes high voltage when off. Resistor R 1 and capacitor C 1 connected to both ends of DC power supply V
The series circuit is a power supply circuit of the lower circuit including the oscillation circuit 5 and the driver circuit 2, resistors R 2 are connected to both ends of the switching elements SW 1, the upper circuit a series circuit of a capacitor C 2, including a driver circuit 1 Power supply circuit. Capacitor
C 3 and C 4 are capacitance components of the switching elements SW 1 and SW 2 . Oscillator 5 powered by the capacitor C 1, the two drive signals V A, and outputs the V B. The drive signal V A is input to the driver circuit 2, a drive signal V B via the signal transmission circuit, is inputted to the driver circuit 1. The signal transmission circuit includes transistors Tr 1 , Tr 2 , Tr 3 , Tr 4 , a diode D 1 ,
It consists resistor R 3, and performs signal transmission without using an insulating element of transformer or the like. The transistors Tr 1 and Tr 2 constitute a current mirror circuit 3, and the transistors Tr 3 and Tr 4 constitute a current mirror circuit 4. Drive signal V B output from the oscillation circuit 5 is inputted to one of the transistor Tr 1 of the current mirror circuit 3, the other output of the transistor Tr 2 of the current mirror circuit 3, one of the transistors Tr of the current mirror circuit 4 3 is entered. Other transistor Tr 4 of the current mirror circuit 4 is connected to resistor R 3 in series, it is connected across the capacitor C 2. When the current amplification factor hfe of each transistor Tr 1 to Tr 4 is made sufficiently large, the transistor Tr 2 almost the same current as the input current I B 'to flow by the drive signal V B to the transistor Tr 1 as the signal transmission current I B, it flows in Tr 3, also almost the same current as the signal transmission current I B flowing through the transistor Tr 3 flows as the output current I 4 to the transistor Tr 4. When the drive signal V B is high, the transistors Tr 1, Tr
2 becomes conductive, the signal transmission current I B flows through the transistor T
r 3 and Tr 4 also conduct. When the transistor Tr 4 is conductive, resistor R 3 output current I 4 flows in the voltage across drop occurs in the resistor R 3, the input signal V 4 of the driver circuit 1 becomes a high level.
When the drive signal V B is low, the driver circuit 1
Input signal V 4 of a low level. The transistors Tr 1 to Tr 4 of the current mirror circuits 3 and 4 in order to perform high-speed operation, operating in an unsaturated region. Diode D 1 when the transistor Tr 2 is turned off,
To form a bypass path for releasing charged accumulated charges in the stray capacitance component Cs between the collector and emitter of the transistor Tr 2, it is provided to reduce the base-emitter reverse voltage of the transistor Tr 3. In this conventional example, without using a transformer and an insulating element such as a photocoupler, the oscillation circuit 5 to the driver circuit 1 of different potential side, it is possible to transmit the input signal V 4 in synchronization with the drive signal V B The configuration is suitable for the control circuit being integrated into an IC. However, in this conventional example, when the drive signal V B is low, when the element voltage V 3 increases, through one of the transistor Tr 3 of the capacitor C 2 and the current mirror circuit 4, the transistor Tr and charge current to the second capacitive component Cs flows, which without the effects such as signal transduction current I B, there may occur a malfunction. Hereinafter, this operation will be described with reference to FIG. First, the drive signal V B at time t 0 (Fig. 12 (b))
Becomes low, the current of the current mirror circuits 3 and 4
I B ′, I B , I 4 (FIGS. (C), (d), (e)) stop flowing, and the input signal V 4 (FIG. (F) of the driver circuit 1) is at a low level. output signals V 1 (FIG. (h)) becomes low level, the switching element SW 1 is turned off. in this case, the device voltage V 3, V 5, current I 2, I 1 (FIG. (i),
(J), (l) and (m)) are switching elements SW 1 and SW 2
The current changes in a gradient manner due to the capacitance components C 3 and C 4 , and after time t 1 , the current flows as a negative current I 2 ((l) in the figure) due to the resonance action of the load circuit, and at time t 1 2 and later, and the switching element SW 2 is turned on by the drive signal V a (FIG. (a)) becomes high level, eventually it flows in the forward direction. With the reduction of the element voltage V 3, also decreases in synchronism charging voltage V 6 of the stray capacitance Cs of the transistor Tr 2 of the current mirror circuit 3 (FIG. (K)), the discharge of charge from the capacitance component Cs is takes place via the diode D 1 and capacitor C 2. At time t 3, when the drive signal V A becomes low level, the output signal V 2 (FIG. (G)) of the driver circuit 2 becomes low level, the switching element SW 2 is turned off, element by resonance of the load circuit voltage V 3 is going to rise. In this case, the capacitance component Cs is charged through the current mirror circuit 4, rises also its charge voltage V 6. Here, the charging current from the current mirror circuit 4 to the capacitive component Cs, it means that flows through the same path as the signal transmission current I B due to the drive signal V B, and the flow output current I 4, to the driver circuit 1 level of the input signal V 4 increases, the driver at time t 4 circuit 1
Output signal V 1 is a high level. Hence the switching element
SW 1 is turned on, since the device voltage V 3, V 5 is the point in the middle of changing, rapid charging and discharging of the capacitance component C 3, C 4 is performed. This current has a high peak value and causes switching loss, sometimes causing destruction of the switching elements SW 1 and SW 2 and generation of noise. Because after time t 5 the drive signal V B becomes high level, the switching element
SW 1 keeps on, and current I 1 (FIG. 12 (m)) flows in the positive direction. Drive signal V B goes low at time t 6, turns off the switching element SW 1 again, the following is for supplying radio frequency power to a load circuit in this repetition. As understood from the above description, in the conventional example, even drive signal V B is a low level, the device voltage V 3
And the charging current to the capacitive component Cs flow by increasing, for this to act as if it were a signal transmission current I B, there is a problem that the switching element SW 1 is thus turned on, improved reliability is desired I was (Objects of the Invention) The present invention has been made in view of the above points, and an object of the present invention is to make it possible for a charging current to a capacitance component of a signal transmission circuit to act like a signal transmission current. It is an object of the present invention to provide an inverter device with improved reliability by preventing the above. (Disclosure of the Invention) The configuration of the inverter device according to the present invention will be described with reference to the embodiment of FIG. 1. A DC power supply V and first and second switching elements SW 1 and SW 2 connected to both ends of the DC power supply. of a series circuit, the first and the smoothing capacitor C 2 to the negative electrode side is connected to said first and second connecting point of the switching elements SW 1, SW 2, is connected to the first ends of the smoothing capacitor C 2 A first driver circuit 1 for turning on and off the first switching element SW1 connected to the positive side of the DC power supply V, and a second driver circuit having the negative side connected to the same potential as the second switching element SW2. the smoothing capacitor C 1, is connected to the second ends of the smoothing capacitor C 1, the first switching element SW 1 at the same time as the so as not to turn on the second of the second driver for turning on and off the switching element SW 2 Circuit 2 and the second Connected across the smoothing capacitor C 1
An oscillation circuit for outputting a drive signal to the first and second driver circuits; and a resonance circuit connected to at least one end of at least one of the first and second switching elements. And the oscillation circuit 5
And a signal transmission circuit that transmits a drive signal to a signal input terminal of the first driver circuit 1, wherein the signal transmission circuit is turned on and off by receiving an output of the oscillation circuit 5. and 2), the third interlocking operation by receiving an output signal of the switching element, the positive electrode side and the first of said first smoothing capacitor C 2
And a fourth switching element (Tr 4 ) interposed between signal input terminals of the driver circuit of ( 1 ), wherein the third switching element (Tr 2 ) is turned off when the first switching element (Tr 2 ) is turned off. wherein said resonant circuit below the level that can maintain the oFF state of the SW 1 first smoothing capacitor
It is characterized in the provision of the impedance element which can limit the current through the C 2 to closed circuit comprising a signal transmitting circuit to the signal transmission circuit. According to the present invention, with such a configuration, it is possible to prevent an unnecessary switching element current from flowing when the voltage between both ends of the switching element changes, thereby improving reliability. Hereinafter, examples of the present invention will be described. In the circuit of the embodiment, portions having the same functions as those of the circuit of the conventional example are denoted by the same reference numerals, and redundant description will be omitted. Embodiment 1 FIG. 1 is a circuit diagram of one embodiment of the present invention, and FIG. 2 is an operation waveform diagram thereof. In the present embodiment, in the conventional example of FIG. 11, a capacitor is used as an impedance element that bypasses the current charged in the capacitance component Cs of the signal transmission circuit so as not to be transmitted to the first switching element SW1.
Provided with a C 5, in which provided as an impedance element so that the current to be charged in the capacitance component Cs does not easily flow in the path of the signal transfer current I B, a resistor Ra. Hereinafter, the operation will be described with reference to FIG. At time t 0 , the drive signal V B (FIG. 2 (b))
Becomes low, the currents I B ′, I B , I 4 (FIG.
(D) and (e)) cease to flow, the input signal V 4 ((g) in the figure) to the driver circuit 1 becomes low, and the output signal V 1 ((i) in the figure) of the driver circuit 1 becomes low. level so that the switching element SW 1 is turned off. The element voltage V 3 ((j) in the figure) decreases gradually due to the capacitance components C 3 and C 4 of the switching elements SW 1 and SW 2 . Also, the accumulated charge of the capacitance component Cs, in the path through the diode D 1 to the resistor Ra is present because hardly discharges, discharges through capacitor C 5. As a result, the charging voltage V 6 of the capacitance component Cs ((k) in the figure)
Decreases. Current flowing in the load circuit and tries to continue to flow by the resonance of the LC components, after time t 1 flows through the switching element SW 2 in the negative direction. Time t 2 after the driver signal V A (FIG. (A)) becomes high level, the output signal V 2 (FIG. (H)) of the driver circuit 2 becomes the high level, the switching element SW 2 is turned on Eventually the current I 2
((L) in the figure) flows in the forward direction. When at time t 3 drive signal V A becomes low, the element voltage V 3 and the charging voltage V 6 increases inclined manner. Current flowing in the load circuit and will continue to flow through the resonance effect, the time t 4 after flowing through the switching element SW 1 in the negative direction, up to this time, the charging voltage V 6, the device voltage V 3 is being increased . The charging current required to charge the voltage V 6 of capacitor component Cs is increased, without for resistance Ra is present through transistor Tr 3, Tr 4, the current I C5 of the capacitor C 5 of the bypass (FIG ( f)) flows as Therefore, the signal transfer current I B, unnecessary signal due to the charging of the capacitance component Cs is not added, there is no possibility that the output signal V 1 of the driver circuit 1 becomes a high level. in this way,
In this embodiment, by inserting the resistor Ra, the charging current of the capacitive component Cs is thereby prevented from flowing in the current mirror circuit 4, by bypassing the charge current through the capacitor C 5, the charging current the one in which the switching element SW 1 was prevented from being turned on. The time t 5 after the drive signal V B becomes a high level, current
I B ', I B, and I 4 flows, the input signal V 4 of the driver circuit 1 becomes a high level, the output signal V 1 also becomes high level, the switching element SW 1 is turned on, eventually the current I 1 ((m) in the figure) flows in the forward direction. Again drive signal at a time t 6
V B goes low, below, and supplies power to the load Z in this repetition. Note that an impedance element such as a choke coil may be used instead of the resistance Ra. If the impedance of the current mirror circuit 4 is very high as compared with the impedance element for bypass (capacitor C 5 ), the resistance may be reduced. Ra may be omitted. Embodiment 2 FIG. 3 (a) is a main part circuit diagram of a second embodiment of the present invention. In the present embodiment, by changing the connection position of the diode D 1, it is obtained by utilizing a junction capacitance Cj of the diode D 1 as the impedance of the bypass. Further, FIG. 3 (b) is an essential part circuit diagram of a variation of this embodiment, connected in parallel to capacitor C 5 and the diode D 1, it is obtained by further reducing the impedance of the bypass. Embodiment 3 FIG. 4 is a main part circuit diagram of a third embodiment of the present invention. In the present embodiment, the charging current to the capacitance component Cs is supplied via the charging resistor Rb connected to the DC power supply V. Note that a capacitor or a choke coil may be used instead of the resistor Rb. Embodiment 4 FIG. 5 is a circuit diagram of a fourth embodiment of the present invention. In the present embodiment, in parallel with the capacitance component Cs of the transistor Tr 2 in the current mirror circuit 3 is obtained by connecting a capacitor C 8 for voltage fluctuation suppression. FIG. 6 is an operation waveform diagram of the present embodiment. Be the device voltage V 3 at time t 0 ~t 1 (FIG. 6 (h)) is decreased, the charging voltage V 6 (FIG. (I)) of the capacitance component Cs and the capacitor C 8 is hardly lowered. Accordingly, even the device voltage V 3 at time t 2 ~t 3 is performed increases,
Since the charge voltage V 6 originally high capacitance component Cs and the capacitor C 8, those little charging current flows, unwanted signals no longer be generated in the input signal V 4 of the driver circuit 1. Embodiment 5 FIG. 7 is a circuit diagram of a fifth embodiment of the present invention. In the present embodiment, the signal transmission path between the current mirror circuit 3 and 4, is obtained by inserting the diode D 2 for preventing reverse flow, thereby, the charge accumulated in the capacitive component Cs and the capacitor C 8 , even when lowering of the element voltage V 3, it is obtained as hardly reduced. FIG. 8 is an operation waveform diagram of the present embodiment. Time t 0 ~t be 1 in the device voltage V 3 (Fig. (H)) is decreased, the charging voltage V of the capacitive component Cs and the capacitor C 8
6 (Fig. 8 (i)) shows little decrease. Further, when the charging voltage V 6 by the capacity component Cs and a diode D 2 is stabilized, the capacitor C 8 is not necessarily used in particular. Therefore, even if the rise of the element voltage V 3 at time t 2 ~t 3, the charging voltage V 6 originally high capacitance component, not little charging current flows, the same effect as in Example 4. Embodiment 6 FIG. 9 is a main part circuit diagram of a sixth embodiment of the present invention. In the present embodiment, as the impedance element to prevent the decrease in the accumulated charge of the capacitor component Cs, those using resistance Rb in place of the capacitor C 8 of Figure 7. This resistance Rb
Acts as an impedance element for keeping the capacitance component Cs charged by the DC power supply V.
V 3 does not decrease most, the charge voltage V 6 decreases. Therefore, thereafter, even if the rise of the element voltage V 3, the capacitance component Cs
Almost no charging current flows. The impedance element for continuously charging the capacitance component Cs is not limited to the resistor Rb, but may be a capacitor or a choke coil. The charging voltage by the capacitance component Cs and a diode D 2
When V 6 is stabilized, it goes without saying that the resistor Rb need not be provided. In each of the above-described embodiments, the current mirror circuits 3 and 4 operating in the unsaturated region are used as the signal transmission circuits, but the transistors Tr 2 and Tr 2 shown in FIG. 10 are used.
Even when using a saturation type switching circuit by 4 ,
The present invention can be applied. In the signal transmission circuit shown in FIG. 10, the transistor Tr 4 is connected to resistor R 7, R 3 in series, is connected across the capacitor C 2 (not shown). Between the base and emitter of the transistor Tr 4, the resistance R 6 is connected. The base of the transistor Tr 4 is connected through a resistor R 5, is connected to the collector of the transistor Tr 2. When the drive signal V B is high,
And a base current flows to the transistor Tr 2 via the resistor R 4, the transistor Tr 2 is turned on. At this time, current flows through the resistor R 6, the voltage generated in the resistor R 6, transistor Tr 4 is turned on, current flows through the resistor R 7, R 3, resistors R 7, R
3 signal V 4 occurs in the connection point, a high level signal is input to the driver circuit 1 (not shown). Drive signal V B is at the low level, the low level signal is input to the driver circuit 1. In such a signal transmission circuit, when the transistor Tr 2 is turned off, because the erroneous operation due to the charging current to the capacitance component Cs between the collector and the emitter occurs, it is meaningful to apply the present invention. In addition, the inverter device of the full bridge configuration, that is,
The series circuit of the third and fourth switching elements is connected in parallel with the DC power supply V, and the load circuit is connected between the connection point of the first and second switching elements and the connection point of the third and fourth switching elements. The present invention can also be applied to an inverter device which is connected to a power supply circuit and turns on and off switching elements in diagonal directions simultaneously to supply an alternating current to a load circuit. (Effects of the Invention) As described above, the present invention provides a DC power supply, a series circuit of first and second switching elements connected to both ends of the DC power supply, and a negative electrode of the first and second switching elements. A first smoothing capacitor connected to a connection point;
A first driver circuit connected to both ends of the smoothing capacitor for turning on and off the first switching element connected to the positive side of the DC power supply, and a negative side connected to the same potential as the second switching element. A second smoothing capacitor; a second driver circuit connected to both ends of the second smoothing capacitor, for turning on and off the second switching element so as not to be turned on simultaneously with the first switching element; An oscillation circuit connected to both ends of the smoothing capacitor for outputting a drive signal to the first and second driver circuits, and a resonance circuit connected to at least one end of the first or second switching element. A load circuit comprising:
A signal transmission circuit for transmitting a drive signal to a signal input terminal of the driver circuit, wherein the signal transmission circuit is turned on / off by receiving an output of the oscillation circuit, and the third switching element An interlocking operation in response to the output signal of the first and the second switching element interposed between the positive electrode side of the first smoothing capacitor and a signal input terminal of the first driver circuit. When the third switching element is off,
An impedance element capable of limiting a current flowing through a closed circuit including the resonance circuit, the first smoothing capacitor, and the signal transmission circuit to a level equal to or lower than a level at which the first switching element can maintain an off state. Since the switching element is provided in the circuit, it is possible to prevent an unnecessary switching element current from flowing when the voltage between both ends of the switching element changes, and it is possible to improve reliability.
【図面の簡単な説明】
第1図は本発明の一実施例の回路図、第2図は同上の動
作波形図、第3図(a)は本発明の第2実施例の要部回
路図、同図(b)は同上の一変形例の要部回路図、第4
図は本発明の第3実施例の要部回路図、第5図は本発明
の第4実施例の回路図、第6図は同上の動作波形図、第
7図は本発明の第5実施例の回路図、第8図は同上の動
作波形図、第9図は本発明の第6実施例の要部回路図、
第10図は本発明に用いる他の信号伝達回路の回路図、第
11図は従来例の回路図、第12図は同上の動作波形図であ
る。
Vは直流電源、SW1,SW2はスイッチング素子、3,4はカレ
ントミラー回路、5は発振回路、VA,VBはドライブ信
号、Ra,Rbは抵抗、Csは容量成分、C5,C8はコンデンサで
ある。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram of one embodiment of the present invention, FIG. 2 is an operation waveform diagram of the embodiment, and FIG. 3 (a) is a main part circuit diagram of a second embodiment of the present invention. FIG. 4B is a circuit diagram of a main part of a modification of the above embodiment, and FIG.
FIG. 5 is a circuit diagram of a main part of a third embodiment of the present invention, FIG. 5 is a circuit diagram of a fourth embodiment of the present invention, FIG. 6 is an operation waveform diagram of the same, and FIG. FIG. 8 is an operation waveform diagram of the same, FIG. 9 is a main part circuit diagram of a sixth embodiment of the present invention,
FIG. 10 is a circuit diagram of another signal transmission circuit used in the present invention, and FIG.
FIG. 11 is a circuit diagram of a conventional example, and FIG. 12 is an operation waveform diagram of the same. V is a DC power supply, SW 1 and SW 2 are switching elements, 3 and 4 are current mirror circuits, 5 is an oscillation circuit, V A and V B are drive signals, Ra and Rb are resistors, Cs is a capacitance component, C 5 , C 8 is a capacitor.
Claims (1)
グ素子の直列回路と、 負極側が前記第1及び第2のスイッチング素子の接続点
に接続された第1の平滑コンデンサと、 前記第1の平滑コンデンサの両端に接続され、前記直流
電源の正極側に接続される前記第1のスイッチング素子
をオンオフする第1のドライバ回路と、 負極側が前記第2のスイッチング素子と同電位に接続さ
れた第2の平滑コンデンサと、 前記第2の平滑コンデンサの両端に接続され、前記第1
のスイッチング素子と同時にオンしないように前記第2
のスイッチング素子をオンオフする第2のドライバ回路
と、 前記第2の平滑コンデンサの両端に接続され、前記第1
及び前記第2のドライバ回路にドライブ信号を出力する
発振回路と、 前記第1あるいは第2のスイッチング素子の少なくとも
一方の両端に接続され共振回路を含んでなる負荷回路
と、 前記発振回路から前記第1のドライバ回路の信号入力端
子にドライブ信号を伝達する信号伝達回路とを備え、 前記信号伝達回路は、前記発振回路の出力を受けてオン
オフされる第3のスイッチング素子と、前記第3のスイ
ッチング素子の出力信号を受けて連動動作し、前記第1
の平滑コンデンサの正極側及び前記第1のドライバ回路
の信号入力端子間に介挿される第4のスイッチング素子
とを備えてなるインバータ装置において、 前記第3のスイッチング素子のオフ時に、前記第1のス
イッチング素子のオフ状態を維持できるレベル以下に前
記共振回路と前記第1の平滑コンデンサと前記信号伝達
回路とを含んでなる閉回路中に流れる電流を制限できる
インピーダンス素子を前記信号伝達回路内に設けたこと
を特徴とするインバータ装置。 2.前記インピーダンス素子は、第3のスイッチング素
子の信号出力端と第4のスイッチング素子の信号入力端
との間に介挿される抵抗を含むことを特徴とする特許請
求の範囲第1項記載のインバータ装置。 3.前記インピーダンス素子は、前記第1の平滑コンデ
ンサの正極側と第3のスイッチング素子の信号出力端と
の間に介挿されるコンデンサを含むことを特徴とする特
許請求の範囲第1項記載のインバータ装置。 4.前記インピーダンス素子は、第3のスイッチング素
子の信号出力端と直流電源の正極側との間に介挿される
抵抗を含むことを特徴とする特許請求の範囲第1項記載
のインバータ装置。 5.前記インピーダンス素子は、第3のスイッチング素
子の信号出力端と直流電源の負極側との間に介挿される
コンデンサを含むことを特徴とする特許請求の範囲第1
項記載のインバータ装置。 6.前記インピーダンス素子は、第3のスイッチング素
子の信号出力端にカソードを接続され、第4のスイッチ
ング素子の信号入力端にアノードを接続されたダイオー
ドを含むことを特徴とする特許請求の範囲第1項記載の
インバータ装置。(57) [Claims] A DC power supply; a series circuit of first and second switching elements connected to both ends of the DC power supply; a first smoothing capacitor having a negative electrode side connected to a connection point of the first and second switching elements; A first driver circuit connected to both ends of the first smoothing capacitor for turning on and off the first switching element connected to a positive electrode side of the DC power supply; and a negative electrode side having the same potential as the second switching element. A second smoothing capacitor connected to both ends of the second smoothing capacitor;
The second switching element so as not to turn on at the same time as the switching element.
A second driver circuit for turning on and off the switching element, and a first driver circuit connected to both ends of the second smoothing capacitor,
An oscillation circuit that outputs a drive signal to the second driver circuit; a load circuit that is connected to at least one of both ends of the first or second switching element and includes a resonance circuit; A signal transmission circuit for transmitting a drive signal to a signal input terminal of the first driver circuit, wherein the signal transmission circuit is turned on / off by receiving an output of the oscillation circuit, and the third switching element is turned on / off. In response to the output signal of the element, it operates in conjunction with the first
And a fourth switching element interposed between the positive side of the smoothing capacitor and the signal input terminal of the first driver circuit, wherein the third switching element is turned off when the third switching element is turned off. An impedance element capable of limiting a current flowing in a closed circuit including the resonance circuit, the first smoothing capacitor, and the signal transmission circuit to a level that can maintain an OFF state of a switching element or less is provided in the signal transmission circuit. An inverter device, characterized in that: 2. 2. The inverter device according to claim 1, wherein the impedance element includes a resistor inserted between a signal output terminal of a third switching element and a signal input terminal of a fourth switching element. . 3. 2. The inverter device according to claim 1, wherein the impedance element includes a capacitor interposed between a positive electrode side of the first smoothing capacitor and a signal output terminal of a third switching element. . 4. 2. The inverter device according to claim 1, wherein the impedance element includes a resistor inserted between a signal output terminal of a third switching element and a positive electrode of the DC power supply. 5. 2. The device according to claim 1, wherein the impedance element includes a capacitor interposed between a signal output terminal of a third switching element and a negative electrode of the DC power supply.
The inverter device according to the item. 6. 2. The impedance element according to claim 1, wherein the impedance element includes a diode having a cathode connected to a signal output terminal of a third switching element and an anode connected to a signal input terminal of a fourth switching element. The inverter device as described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62316935A JP2740174B2 (en) | 1987-12-15 | 1987-12-15 | Inverter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62316935A JP2740174B2 (en) | 1987-12-15 | 1987-12-15 | Inverter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01160375A JPH01160375A (en) | 1989-06-23 |
JP2740174B2 true JP2740174B2 (en) | 1998-04-15 |
Family
ID=18082573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62316935A Expired - Lifetime JP2740174B2 (en) | 1987-12-15 | 1987-12-15 | Inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2740174B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7399827B2 (en) * | 2020-09-04 | 2023-12-18 | 株式会社東芝 | Electronic circuits and power converters |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51108237A (en) * | 1975-03-19 | 1976-09-25 | Hitachi Ltd | |
JPS6172089U (en) * | 1984-10-15 | 1986-05-16 |
-
1987
- 1987-12-15 JP JP62316935A patent/JP2740174B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01160375A (en) | 1989-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900006538B1 (en) | Transformerless driving circuit for field effect transistor | |
US4071812A (en) | AC Inverter with constant power output | |
US5313109A (en) | Circuit for the fast turn off of a field effect transistor | |
US5404095A (en) | Mode power supply including self-inductance in the drive circuit | |
JP2740174B2 (en) | Inverter device | |
US4638240A (en) | Base drive circuit for high-power switching transistor | |
US6377107B1 (en) | Fast turn-off circuit arrangement | |
JP2731526B2 (en) | Inverter device | |
JP2774112B2 (en) | Inverter device | |
JP2854587B2 (en) | Inverter device | |
JP3461540B2 (en) | Memory cell | |
JP2688411B2 (en) | Inverter device | |
JPS6236982A (en) | Apparatus adapted to generate output current by input frequency | |
JP3178314B2 (en) | Power converter | |
JP3417858B2 (en) | Power supply with current limiter function | |
JPH0713435Y2 (en) | Inverter device | |
JP2634807B2 (en) | Inverter device | |
JP2774110B2 (en) | Inverter device | |
JP3285161B2 (en) | Inverter device | |
JPS61273183A (en) | Inverter | |
JP2794064B2 (en) | Switching circuit with self-holding function and self-turn-off function and self-oscillation type series inverter circuit | |
JPH1014236A (en) | Self-excited switching power supply | |
JPH0713436Y2 (en) | Inverter device | |
EP0249055A2 (en) | Power amplifiers for driving inductive loads | |
JPS622863A (en) | Turning off circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |