JP2738772B2 - 面実装型電子部品 - Google Patents
面実装型電子部品Info
- Publication number
- JP2738772B2 JP2738772B2 JP2090994A JP9099490A JP2738772B2 JP 2738772 B2 JP2738772 B2 JP 2738772B2 JP 2090994 A JP2090994 A JP 2090994A JP 9099490 A JP9099490 A JP 9099490A JP 2738772 B2 JP2738772 B2 JP 2738772B2
- Authority
- JP
- Japan
- Prior art keywords
- lead terminals
- mold portion
- exposed
- mold
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体チップ等の部分を熱硬化性合成樹脂
製のモールド部で封止して成る電子部品のうち、面実装
に適するように構成したいわゆる面実装型の電子部品に
関するものである。
製のモールド部で封止して成る電子部品のうち、面実装
に適するように構成したいわゆる面実装型の電子部品に
関するものである。
従来、この種の面実装型の電子部品においては、その
複数本のリード端子を、半導体チップ等で封止する合成
樹脂製のモールド部における少なくとも一側面から、当
該一側面の長手方向に沿って適宜間隔で突出し、該各リ
ード端子を、前記モールド部の底面と略同一平面状に沿
うように屈曲して、この各リード端子を、プリント基板
におけるプリント配線に半田付けするように構成してい
ることは、殊更、文献を提示するまでもなく周知の通り
である。
複数本のリード端子を、半導体チップ等で封止する合成
樹脂製のモールド部における少なくとも一側面から、当
該一側面の長手方向に沿って適宜間隔で突出し、該各リ
ード端子を、前記モールド部の底面と略同一平面状に沿
うように屈曲して、この各リード端子を、プリント基板
におけるプリント配線に半田付けするように構成してい
ることは、殊更、文献を提示するまでもなく周知の通り
である。
しかし、この電子部品において、そのモールド部を小
型化するためには、当該モールド部の側面から突出する
各リード端子の相互間における間隔を狭くすれば良い
が、その各リード端子は、モールド部の側面から突出し
ているから、各リード端子のプリント基板に対する半田
付けが確実にできているか否かの確認は容易にできる反
面、この各リード端子の相互間における間隔を狭くする
と、プリント基板に対する半田付けに際して、隣接する
リード端子の間において半田のブリッジ現象が発生する
ばかりか、前記各リード端子が、電子部品の取扱い中に
おいて外力を受けて少し変形するだけでも、隣接のリー
ド端子に接触すると言う問題が発生する。
型化するためには、当該モールド部の側面から突出する
各リード端子の相互間における間隔を狭くすれば良い
が、その各リード端子は、モールド部の側面から突出し
ているから、各リード端子のプリント基板に対する半田
付けが確実にできているか否かの確認は容易にできる反
面、この各リード端子の相互間における間隔を狭くする
と、プリント基板に対する半田付けに際して、隣接する
リード端子の間において半田のブリッジ現象が発生する
ばかりか、前記各リード端子が、電子部品の取扱い中に
おいて外力を受けて少し変形するだけでも、隣接のリー
ド端子に接触すると言う問題が発生する。
従って、前記各リード端子の相互間における間隔を狭
くすることには、一定の限界が存在するから、このこと
が、面実装型電子部品の小型化を妨げているのであっ
た。
くすることには、一定の限界が存在するから、このこと
が、面実装型電子部品の小型化を妨げているのであっ
た。
本発明は、各リード端子のプリント基板に対する半田
付けが確実・強固にでき、且つ、この半田付けの確認が
容易にできる状態のもとで、各リード端子の相互間の間
隔を、前記のような半田のブリッジ現象や各リード端子
の接触を招来することなく、狭くできるようにした面実
装型の電子部品を提供することを目的とするものであ
る。
付けが確実・強固にでき、且つ、この半田付けの確認が
容易にできる状態のもとで、各リード端子の相互間の間
隔を、前記のような半田のブリッジ現象や各リード端子
の接触を招来することなく、狭くできるようにした面実
装型の電子部品を提供することを目的とするものであ
る。
この目的を達成するため本発明は、 「複数本のリード端子を、合成樹脂製のモールド部にお
ける少なくとも一側面に、当該一側面の長手方向に沿っ
て適宜間隔で配設して成る面実装型の電子部品におい
て、 前記各リード端子のうち一つおきに位置する各リード
端子を、前記モールド部の側面より突出して、この突出
端を、前記モールド部の底面と略同一平面状に沿うよう
に屈曲する一方、他の各リード端子を、前記モールド部
内に、当該他の各リード端子の下面が前記モールド部の
底面に同一平面状に露出し、当該他の各リード端子の先
端面がモールド部の側面に同一平面状に露出するように
露出するように埋設し、更に、前記モールド部の側面の
うち前記他の各リード端子に該当する部分に、当該他の
各リード端子の上面の一部を露出するようにした凹み部
を設ける。」 と言う構成にした。
ける少なくとも一側面に、当該一側面の長手方向に沿っ
て適宜間隔で配設して成る面実装型の電子部品におい
て、 前記各リード端子のうち一つおきに位置する各リード
端子を、前記モールド部の側面より突出して、この突出
端を、前記モールド部の底面と略同一平面状に沿うよう
に屈曲する一方、他の各リード端子を、前記モールド部
内に、当該他の各リード端子の下面が前記モールド部の
底面に同一平面状に露出し、当該他の各リード端子の先
端面がモールド部の側面に同一平面状に露出するように
露出するように埋設し、更に、前記モールド部の側面の
うち前記他の各リード端子に該当する部分に、当該他の
各リード端子の上面の一部を露出するようにした凹み部
を設ける。」 と言う構成にした。
このように、モールド部の少なくとも一つの側面にお
ける各リード端子のうち一つおきに位置する各リード端
子を、前記モールド部の側面より突出して、この突出端
を、前記モールド部の底面と略同一平面状に沿うように
屈曲する一方、他の各リード端子を、前記モールド部内
に、当該他の各リード端子の下面が前記モールド部の底
面に同一平面状に露出し、当該他の各リード端子の先端
面がモールド部の側面に同一平面状に露出するように露
出するように埋設すると言う構成にしたことにより、前
記モールド部における少なくとも一つの側面に位置する
各リード端子は、このうち一つおきの各リード端子のみ
がモールド部の側面により突出した部位において一列に
並び、一方、他の各リード端子は、モールド部の側面か
ら突出していないと言う形態になるから、モールド部の
一つの側面における各リード端子の相互間の間隔を狭く
した場合において、各リード端子の間に半田のブリッジ
現象が発生すること、及び、各リード端子の僅かな変形
によってリード端子の接触が発生することを確実に回避
できるのである。
ける各リード端子のうち一つおきに位置する各リード端
子を、前記モールド部の側面より突出して、この突出端
を、前記モールド部の底面と略同一平面状に沿うように
屈曲する一方、他の各リード端子を、前記モールド部内
に、当該他の各リード端子の下面が前記モールド部の底
面に同一平面状に露出し、当該他の各リード端子の先端
面がモールド部の側面に同一平面状に露出するように露
出するように埋設すると言う構成にしたことにより、前
記モールド部における少なくとも一つの側面に位置する
各リード端子は、このうち一つおきの各リード端子のみ
がモールド部の側面により突出した部位において一列に
並び、一方、他の各リード端子は、モールド部の側面か
ら突出していないと言う形態になるから、モールド部の
一つの側面における各リード端子の相互間の間隔を狭く
した場合において、各リード端子の間に半田のブリッジ
現象が発生すること、及び、各リード端子の僅かな変形
によってリード端子の接触が発生することを確実に回避
できるのである。
また、前記のように、モールド部における側面から突
出していない他の各リード端子は、その上面の一部がモ
ールド部の側面に設けた凹み部にて露出していることに
より、この他の各リード端子を、プリント基板等に対し
て確実・強固に半田付けすることができると共に、この
半田付け良否の確認が容易にできるのである。
出していない他の各リード端子は、その上面の一部がモ
ールド部の側面に設けた凹み部にて露出していることに
より、この他の各リード端子を、プリント基板等に対し
て確実・強固に半田付けすることができると共に、この
半田付け良否の確認が容易にできるのである。
従って、本発明によると、各リード端子のプリント基
板に対する半田付けが確実・強固にでき、且つ、この半
田付けの確認が容易にできる状態のもとで、各リード端
子の相互間の間隔を、各リード端子の相互間における半
田のブリッジ現象や各リード端子の接触を招来すること
なく、大幅に狭することができる効果を有する。
板に対する半田付けが確実・強固にでき、且つ、この半
田付けの確認が容易にできる状態のもとで、各リード端
子の相互間の間隔を、各リード端子の相互間における半
田のブリッジ現象や各リード端子の接触を招来すること
なく、大幅に狭することができる効果を有する。
以下、本発明の実施例を図面について説明すると、図
において符号１は、面実装型の集積回路（IC）を示し、
該集積回路１は、アイランド２に搭載した半導体チップ
３を封止する熱硬化性合成樹脂製のモールド部４と、前
記半導体チップ３に対する複数本のリード端子5,6,7,8,
9,10,11,12,13,14,15,16,17,18とから成り、前記各リー
ド端子5,6,7,8,9,10,11,12,13,14,15,16,17,18の半分の
各リード端子5,6,7,8,9,10,11は、前記モールド部４に
おける左右両側面4a,4bのうち右側面4aに、残りの半分
の各リード端子12,13,14,15,16,17,18は、前記モールド
部４における左側面4bに、当該左右両側面4a,4bの長手
方向に沿って適宜間隔Ｐで配設されている。
において符号１は、面実装型の集積回路（IC）を示し、
該集積回路１は、アイランド２に搭載した半導体チップ
３を封止する熱硬化性合成樹脂製のモールド部４と、前
記半導体チップ３に対する複数本のリード端子5,6,7,8,
9,10,11,12,13,14,15,16,17,18とから成り、前記各リー
ド端子5,6,7,8,9,10,11,12,13,14,15,16,17,18の半分の
各リード端子5,6,7,8,9,10,11は、前記モールド部４に
おける左右両側面4a,4bのうち右側面4aに、残りの半分
の各リード端子12,13,14,15,16,17,18は、前記モールド
部４における左側面4bに、当該左右両側面4a,4bの長手
方向に沿って適宜間隔Ｐで配設されている。
そして、前記モールド部４の右側面4aにおける各リー
ド端子5,6,7,8,9,10,11のうち一つおきの各リード端子
5,7,9,11を、右側面4aから突出して、この突出端を前記
モールド部４における底面4cと略同一平面状に屈曲する
一方、前記一つおきの各リード端子5,7,9,11の間に位置
する他の各リード端子6,8,10を、前記モールド部４内
に、当該他の各リード端子6,8,10の下面がモールド４部
４における底面4cに同一平面状に露出し、当該他の各リ
ード端子6,8,10の先端面がモールド部４の右側面4aに同
一平面状に露出するように露出するように埋設する。
ド端子5,6,7,8,9,10,11のうち一つおきの各リード端子
5,7,9,11を、右側面4aから突出して、この突出端を前記
モールド部４における底面4cと略同一平面状に屈曲する
一方、前記一つおきの各リード端子5,7,9,11の間に位置
する他の各リード端子6,8,10を、前記モールド部４内
に、当該他の各リード端子6,8,10の下面がモールド４部
４における底面4cに同一平面状に露出し、当該他の各リ
ード端子6,8,10の先端面がモールド部４の右側面4aに同
一平面状に露出するように露出するように埋設する。
更に、前記モールド部４の左側面4bにおける各リード
端子12,13,14,15,16,17,18のうち一つおきの各リード端
子12,14,16,18を、左側面4bから突出して、この突出端
を前記モールド部４における底面4cと略同一平面状に屈
曲する一方、前記一つおきの各リード端子12,14,16,18
の間に位置する他の各リード端子13,15,17を、前記モー
ルド部４内に、当該他の各リード端子13,15,17の下面が
モールド部４における底面4cに同一平面状に露出し、当
該他の各リード端子13,15,17の先端面がモールド部４の
左側面4bに同一平面状に露出するように露出するように
埋設する。
端子12,13,14,15,16,17,18のうち一つおきの各リード端
子12,14,16,18を、左側面4bから突出して、この突出端
を前記モールド部４における底面4cと略同一平面状に屈
曲する一方、前記一つおきの各リード端子12,14,16,18
の間に位置する他の各リード端子13,15,17を、前記モー
ルド部４内に、当該他の各リード端子13,15,17の下面が
モールド部４における底面4cに同一平面状に露出し、当
該他の各リード端子13,15,17の先端面がモールド部４の
左側面4bに同一平面状に露出するように露出するように
埋設する。
また、前記モールド部４における左右両側面4a,4bの
うち、前記他の各リード端子6,8,10、13,15,17に該当す
る部分に、当該各リード端子6,8,10,13,15,17の上面を
一部だけ露出するようにした凹み部19,20を設ける。
うち、前記他の各リード端子6,8,10、13,15,17に該当す
る部分に、当該各リード端子6,8,10,13,15,17の上面を
一部だけ露出するようにした凹み部19,20を設ける。
このように構成すると、モールド部４における右側面
4aにおける各リード端子5,6,7,8,9,10,11は、このうち
一つおきの各リード端子5,7,9,11がモールド部４の右側
面4aにより突出した部位において一列に並ぶ一方、当該
一つおきの各リード端子5,7,9,11の間に位置する他の各
リード端子6,8,10は、モールド部４の右側面4aから突出
していないと言う形態になる。
4aにおける各リード端子5,6,7,8,9,10,11は、このうち
一つおきの各リード端子5,7,9,11がモールド部４の右側
面4aにより突出した部位において一列に並ぶ一方、当該
一つおきの各リード端子5,7,9,11の間に位置する他の各
リード端子6,8,10は、モールド部４の右側面4aから突出
していないと言う形態になる。
また、モールド部４における左側面4bにおける各リー
ド端子12,13,14,15,16,17,18も、このうち一つおきの各
リード端子12,14,16,18がモールド部４の左側面4bによ
り突出した部位において一列に並ぶ一方、当該一つおき
の各リード端子12,14,16,18の間に位置する他の各リー
ド端子13,15,17は、モールド部４の左側面4bから突出し
ていないと言う形態になる。
ド端子12,13,14,15,16,17,18も、このうち一つおきの各
リード端子12,14,16,18がモールド部４の左側面4bによ
り突出した部位において一列に並ぶ一方、当該一つおき
の各リード端子12,14,16,18の間に位置する他の各リー
ド端子13,15,17は、モールド部４の左側面4bから突出し
ていないと言う形態になる。
すなわち、各リード端子5,6,7,8,9,10,11,12,13,14,1
5,16,17,18は、その一つおきにモールド部４における左
右両側面4a,4bから突出した形態になっているから、各
リード端子の相互間の間隔Ｐを狭くした場合において、
各リード端子の間に半田のブリッジ現象が発生するこ
と、及び、各リード端子の僅かな変形によってリード端
子の接触が発生することを確実に回避できるのである。
5,16,17,18は、その一つおきにモールド部４における左
右両側面4a,4bから突出した形態になっているから、各
リード端子の相互間の間隔Ｐを狭くした場合において、
各リード端子の間に半田のブリッジ現象が発生するこ
と、及び、各リード端子の僅かな変形によってリード端
子の接触が発生することを確実に回避できるのである。
更にまた、各リード端子のうちモールド部４における
左右両側面4a,4bから突出していない各リード端子6,8,1
0,13,15,17は、その上面の一部がモールド部４における
左右両側面4a,4bに設けた凹み部19,20にて露出している
から、この各リード端子6,8,10,13,15,17を、プリント
基板等に対して確実に、且つ、強固に半田付けすること
ができると共に、この半田付けの良否の確認が容易にで
きるのである。
左右両側面4a,4bから突出していない各リード端子6,8,1
0,13,15,17は、その上面の一部がモールド部４における
左右両側面4a,4bに設けた凹み部19,20にて露出している
から、この各リード端子6,8,10,13,15,17を、プリント
基板等に対して確実に、且つ、強固に半田付けすること
ができると共に、この半田付けの良否の確認が容易にで
きるのである。
なお、前記実施例は、多数本のリード端子を、モール
ド部における左右両側面に配設した場合を示したが、本
発明は、これに限らず、多数本のリード端子を、モール
ド部の一側面のみに配設するとか、或いは、モールド部
における四つの側面の全部に配設したクワッドタイプの
場合にも適用することができ、また、前記集積回路以外
の他の電子部品に対しても適用できることは言うまでも
ない。
ド部における左右両側面に配設した場合を示したが、本
発明は、これに限らず、多数本のリード端子を、モール
ド部の一側面のみに配設するとか、或いは、モールド部
における四つの側面の全部に配設したクワッドタイプの
場合にも適用することができ、また、前記集積回路以外
の他の電子部品に対しても適用できることは言うまでも
ない。
図面は本発明の実施例を示し、第１図は平面図、第２図
は第１図のII−II視断面図、第３図は第１図のIII−III
視断面図、第４図は斜視図である。 １……集積回路、２……アイランド、３……半導体チッ
プ、４……モールド部、4a……モールド部の右側面、4b
……モールドの左側、 4c……モールドの底面、5,6,7,8,9,10,11,12,13,14,15,
16,17,18……リード端子、19,20……凹み部。
は第１図のII−II視断面図、第３図は第１図のIII−III
視断面図、第４図は斜視図である。 １……集積回路、２……アイランド、３……半導体チッ
プ、４……モールド部、4a……モールド部の右側面、4b
……モールドの左側、 4c……モールドの底面、5,6,7,8,9,10,11,12,13,14,15,
16,17,18……リード端子、19,20……凹み部。
Claims (1)
- 【請求項１】複数本のリード端子を、合成樹脂製のモー
ルド部における少なくとも一側面に、当該一側面の長手
方向に沿って適宜間隔で配設して成る面実装型の電子部
品において、 前記各リード端子のうち一つおきに位置する各リード端
子を、前記モールド部の側面より突出して、この突出端
を、前記モールド部の底面と略同一平面状に沿うように
屈曲する一方、他の各リード端子を、前記モールド部内
に、当該他の各リード端子の下面が前記モールド部の底
面に同一平面状に露出し、当該他の各リード端子の先端
面がモールド部の側面に同一平面状に露出するように露
出するように埋設し、更に、前記モールド部の側面のう
ち前記他の各リード端子に該当する部分に、当該他の各
リード端子の上面の一部を露出するようにした凹み部を
設けたことを特徴とする面実装型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2090994A JP2738772B2 (ja) | 1990-04-05 | 1990-04-05 | 面実装型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2090994A JP2738772B2 (ja) | 1990-04-05 | 1990-04-05 | 面実装型電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03289162A JPH03289162A (ja) | 1991-12-19 |
| JP2738772B2 true JP2738772B2 (ja) | 1998-04-08 |
Family
ID=14014064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2090994A Expired - Fee Related JP2738772B2 (ja) | 1990-04-05 | 1990-04-05 | 面実装型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738772B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4314910A1 (de) * | 1993-05-05 | 1994-06-30 | Siemens Ag | Gehäuse für eine integrierte Schaltung |
| EP1470587A1 (en) | 2002-02-01 | 2004-10-27 | Infineon Technologies AG | A lead frame |
| US7968998B1 (en) * | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
| US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
| TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
| US8866278B1 (en) | 2011-10-10 | 2014-10-21 | Amkor Technology, Inc. | Semiconductor device with increased I/O configuration |
| US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6061742U (ja) * | 1983-09-30 | 1985-04-30 | 日本電気株式会社 | 集積回路装置 |
| JPS60141148U (ja) * | 1984-02-29 | 1985-09-18 | 日本電気株式会社 | 半導体装置 |
| JPS6236548U (ja) * | 1985-08-20 | 1987-03-04 |
-
1990
- 1990-04-05 JP JP2090994A patent/JP2738772B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03289162A (ja) | 1991-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0759637A2 (en) | Semiconductor package and mounting method | |
| JP2738772B2 (ja) | 面実装型電子部品 | |
| US4984062A (en) | Packaged semiconductor device | |
| JP2947244B2 (ja) | 半導体装置 | |
| JP2921708B2 (ja) | 表面実装用電子部品 | |
| JP2523606Y2 (ja) | チップ形コンデンサ | |
| JPH0369106A (ja) | 有極性電子部品およびキャリアテープ | |
| EP0036907A1 (en) | Multi-lead plug-in type package for circuit element | |
| JPH0744043Y2 (ja) | プリント配線板 | |
| JPH047582Y2 (ja) | ||
| KR19980050127A (ko) | 반도체패키지 및 그 실장용 소켓 | |
| JPS63136550A (ja) | 半導体装置 | |
| JP3589941B2 (ja) | 半導体装置 | |
| JPH0514516Y2 (ja) | ||
| JPH0685142A (ja) | Ｉｃ用パッケージ | |
| JP2527326Y2 (ja) | 回路基板装置 | |
| JPS63246854A (ja) | 電子部品のパツケ−ジ構造 | |
| JPS6097653A (ja) | 半導体装置 | |
| JPH01255255A (ja) | 半導体集積回路のパッケージ | |
| JPH07262337A (ja) | 半導体パッケージの取付構造およびｉｃカード | |
| JPS63260153A (ja) | 半導体装置用パツケ−ジ | |
| KR940020543A (ko) | 탭 패키지 | |
| JPH09275174A (ja) | 電子部品 | |
| KR19990038709A (ko) | 반도체 패키지 | |
| JPH04283986A (ja) | 表面実装型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |