JP2699578B2

JP2699578B2 - 半導体薄膜の製造方法およびこれを用いた薄膜トランジスタの製造方法

Info

Publication number: JP2699578B2
Application number: JP1244221A
Authority: JP
Inventors: 賢二世良
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-09-19
Filing date: 1989-09-19
Publication date: 1998-01-19
Anticipated expiration: 2013-01-19
Also published as: JPH03105913A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、絶縁物基板上に低温プロセスで高移動度半
導体薄膜を形成する方法、およびこの半導体薄膜を用い
て高移動度、高耐圧でリーク電流の少ない薄膜トランジ
スタを製造する方法に関するものである。

（従来の技術）近年ガラス基板上に薄膜能動デバイスをつくりこむ技
術は、大面積透過型液晶デイスプレイや密着型イメージ
センサ等を初めとする各所に応用がめざされ、研究が活
発化している。そのなかでも多結晶シリコン薄膜トラン
ジスタは周辺駆動回転も一体化した全薄膜化デバイスを
作成できる最も有望なデバイスとして注目を集めてい
る。全薄膜化デバイスを作成するために要求される項目
は第１に低温プロセスであること；硝子基板コストの問
題から650℃以下が要求されている。第２に移動度が高
いこと；駆動回路を作成するため、特にTV駆動のために
は100cm²/V.sの高い移動度を要求される。そして第３に
大面積に対応可能なプロセスであることである。特に大
面積の均一性、スループット、そして目合わせなどの許
容度等の問題も含め冗長度の高いプロセスが要求されて
いる。これら要求項目を満たすものとして低温プロセス
で作成される多結晶シリコン薄膜トランジスタが最も有
望視されている。低温で高移動度な多結晶シリコン薄膜
トランジスタを作成するためには、低温で高移動度な多
結晶半導体薄膜を製作する方法が必要である。その一方
法として予め製作した非晶質半導体膜を600℃程度の低
温で数十時間の長時間アニールで結晶成長させ、大粒径
多結晶シリコン薄膜をつくる方法がある。本方法では最
初の非晶質シリコンの膜質が重要であり、これが結晶成
長後の多結晶シリコン膜の善し悪しを決定する。非晶質
シリコンの作成方法としては、LPCVD法で直接非晶質シ
リコンを成膜する方法、真空蒸着法、スパッタ法等いろ
いろあるがこの中で多結晶シリコンをシリコンのイオン
注入で非晶質化する方法で作成した非晶質シリコン膜が
現在では最もよい特性が得られることが解っている。最
近では低温で電界効果移動度100cm²/V.s以上の性能を持
つ薄膜トランジスタが得られるようになった。

（発明が解決しようとする課題）しかしこの非晶質半導体の成膜方法は、シリコンのハ
イドーズイオン注入を必要とする。現在シリコンのイオ
ン注入は工業的に使用されておらず、しかも大面積絶縁
物基板上でのハイドーズなイオン注入はスループットが
悪い等の問題を持っている。

また従来の固層成長法では平坦な絶縁基板上でのみ可
能であり、例えば第４図に示すような順スタガ構造など
のトランジスタの作成で、活性層を形成する時、ソース
・ドレイン層等の多結晶シリコン膜の構造物が下地とし
て存在する場合には下流の影響を受け、下地の結晶粒よ
りも大きい粒径の膜は得られなかった。第４図（ａ）で
は、ガラス基板101上に多結晶ドープトシリコン203を成
膜し、ソース・ドレイン層にパターニングする。次に非
晶質シリコン301を形成し、活性層となる領域をパター
ニングし（第４図（ｂ））、熱処理により多結晶シリコ
ン303を形成する（第４図（ｃ））。つづいてゲート絶
縁膜501を形成後コンタクトホールを形成し、電極メタ
ル601を形成してトランジスタが完成する（第４図
（ｄ））。また、第５図（ａ）〜（ｄ）に示す製造方法
ではプレーナ形の薄膜トランジスタの製造方法であり、
非晶質シリコンを低温長時間アニールにより結晶化させ
活性層として用いている。第４図と異なるのは、活性層
を始めに形成し、ゲート電極を形成後層間絶縁膜801を
隔てて電極メタル601を形成している点である。しか
し、この方法では前に書いたように活性層形成時にシリ
コンのハイドーズが必要であるという欠点を持ってい
る。そこで本発明ではこのようなシリコンのイオン注入
を必要とせずに同等の大粒径多結晶シリコン薄膜を得る
成膜法を提供し、さらにこの成膜方法を用いて、順スタ
ガ構造薄膜トランジスタにおいても高移動度な薄膜トラ
ンジスタを得られる方法を提供するものである。

（課題を解決するための手段）この発明の要旨とするところは、第１に絶縁性基板上
に多結晶薄膜半導体層を形成し、該多結晶薄膜半導体層
を不純物イオン法入法により非晶質化し、この上部に非
晶質シリコン膜を形成し、この２層膜を650℃以下の低
温で結晶成長させることを特徴とする半導体薄膜を提供
することにある。また第２に絶縁性基板上に多結晶半導
体膜を形成し、該多結晶薄膜半導体層を不純物イオン注
入によって非晶質化し、ソース・ドレイン領域にパター
ニングする工程と、この上に非晶質シリコン膜を成膜す
る工程と、この二層を650℃以下の低温アニールにより
多結晶化させる工程と、この多結晶化した薄膜半導体層
上にゲート絶縁膜およびゲート電極を形成する工程とを
有することを特徴とする薄膜トランジスタの製造方法を
提供することにある。

（作用）通常の多結晶シリコン薄膜トランジスタでは結晶粒界
の散乱が特性を制限する最も大きな要因だった。このた
めトランジスタの性能アップのためには結晶粒の拡大そ
してチャネル内部に含む結晶粒界数の低減が最も主要な
テーマとして研究されてきた。ところが最新になって非
晶質シリコンの低温固層成長法により５μｍの結晶粒が
低温で得られるようになった。この半導体膜では最初に
形成する非晶質半導体が重要なファクターとなる。結晶
成長が起こる際に核となる部分の発生確立と結晶成長の
スピードで結晶粒の大きさが決まるため、この核発生確
立が低いものほど結晶粒は大きくなることが知られてい
る。

非晶質シリコンをつくる方法としては多結晶シリコン
にシリコンをイオン注入し、非晶質化する方法が現在で
は最も適していると言われている。この理由はまだ完全
には明らかにされていないが、この方法で作成した非晶
質シリコンは、他の非晶質シリコンに比べて密度が高
く、含有する酸素等の不純物が少ないためといわれてい
る。多結晶シリコンの成膜は非晶質シリコンの成膜に比
べ成長レートが速いため、内部に取り込まれる酸素濃度
が低く、さらにイオン注入を行うためボイドの少ない緻
密な膜が得られる。このため核発生確立が減少し大粒径
多結晶シリコンが作成できると考えられている。この考
え方によるとシリコンだけでなく他の不純物をイオン注
入しても非晶質化されたシリコン膜でも大粒径多結晶シ
リコンが得られる。しかもシリコンより質量数の大きな
As等ではより少ない注入量で非晶質化が可能である。し
かし通常、大粒径多結晶シリコンを必要とする活性層は
非ドープ層であるためこのままではデバイス作成に適応
できない。本発明による方法では、まず多結晶シリコン
膜を成膜しこれを燐、ボロン等の不純物のイオン注入に
より非晶質化する。この上に、非晶質シリコンを成膜
し、２層全体を650℃以下の低温で１度に結晶化を行
う。この方法では、不純物をドープした下層領域で大粒
径シリコン膜が成長し、上層の非ドープ非晶質シリコン
薄膜はこれを種として成長するため、ほぼ同等な大粒径
多結晶シリコン膜が得られる。ここで結晶成長の核とな
るのは、シリコン膜基板界面が支配的であるため上部の
シリコン膜も非晶質シリコン膜の質に関係なく大粒径薄
膜が得られる。しかもシリコンのイオン注入を用いずに
大粒径多結晶シリコン薄膜を得られる。ここで下層のド
ープ領域をソース・ドレイン層に用いれば、この成膜法
はそのまま順スタガ型トランジスタの製作方法に適用で
きる。ソース・ドレイン領域の形成をイオン注入法でド
ープし、非晶質化した膜のままパターニング、この上部
に活性層となるノンドープ非晶質シリコン膜を成膜し、
この２層を同時にアニールにより結晶成長することによ
り大粒径多結晶シリコン膜を簡単に得られ、しかも作成
工程は簡単である。このため通常の大粒径多結晶シリコ
ンを用いて製作されるプレーナタイプ薄膜トランジスタ
より簡易なプロセスで作成できる順スタガ型薄膜トラン
ジスタの製作方法にも適用できる。

（実施例）以下添付の図面に示す実施例により発明の詳細を説明
する。第１図（ａ）〜（ｄ）は本発明による半導体薄膜
の形成方法を示す工程図である。絶縁性基板であるガラ
ス基板101上に予め形成しておいた多結晶シリコン層201
を燐またはボロン等の不純物イオン401を５×10¹⁵cm^-2
イオン注入し、非晶質化（202）する。この状態のまま
この上部に非晶質シリコン膜301をLPCVD法により2000Å
成膜、これを600℃〜650℃の温度で10時間アニールを行
った結果粒径５μｍ以上の大粒径多結晶シリコン302が
作成できた。なお、上部非晶質シリコン膜301はLPCVD法
に限らず、スパッタ法、真空蒸着法等で形成してもよ
い。本発明の方法ではLPCVD法により成膜した非晶質シ
リコン単層膜を低温アニールで結晶化したものよりも大
粒径な多結晶シリコンが作成できた。下地膜を通常のLP
CVD法多結晶シリコンで作成した場合、上層の非晶質膜
はこの下地シリコンと同じ粒径の多結晶膜に成長し、大
粒径多結晶シリコンは得られなかった。

第２図（ａ）より（ｅ）は本発明の１実施例を示す工
程図である。第２図（ａ）（ｂ）は第１図（ａ）（ｂ）
に示したのと同じ工程度非晶質シリコン膜を形成する。
次いで、第２図（ｂ）に示すようにソース・ドレイン領
域をパターン化した。次に活性層となる非晶質シリコン
膜301を成膜し650℃以下の温度で熱処理して多結晶化
し、アイランド化した（第３図（ｃ））。次に、ゲート
絶縁膜501、コンタクトホールを形成し（第３図
（ｄ））、電極パターン601を形成しトランジスタが簡
単に得られた。（第３図（ｅ））この方法は簡単な作成
プロセスで大粒径多結晶シリコン薄膜を用いた薄膜トラ
ンジスタが得られ、制御性、再現性も高い。実際に製作
した薄膜トランジスタの特性を第３図に示す。ドレイン
電流のゲート電圧による変化を示している。実線が本発
明により製作されたトランジスタで破線に示すのが従来
の方法で作製したトランジスタの特性である。この様に
電界効果移動度、リーク電流とも大きく改善されている
ことがわかった。本発明による薄膜トランジスタの作成
方法では製作工程が簡易であり、しかもシリコンのハイ
ドーズイオン注入を必要としない。不純物イオン注入は
いずれのプロセスにおいてもソース・ドレイン領域作成
のため必要である。

（発明の効果）以上詳述したように、本発明による薄膜の製造方法に
より薄膜トランジスタの製造方法により薄膜トランジス
タが簡単な工程で再現性よく製作できた。またこの製造
方法を用いた本発明による構造の薄膜トランジスタでは
しきい値などのばらつきが小さく。この結果回路設計の
マージンが高くとれるようになった。

【図面の簡単な説明】

第１図、第２図は本発明の実施例を示す図、第３図は本
発明により作製したトランジスタの特性を示す図、第４
図、第５図は従来の多結晶薄膜トランジスタの製造方法
を示す図である。 101……ガラス基板、201……多結晶シリコン薄膜（ソー
ス・ドレイン領域）、202……非晶質シリコン（ソース
・ドレイン領域）、203……多結晶シリコン（ソース・
ドレイン領域）、301……非晶質シリコン薄膜（活性
層）、302……大粒径多結晶シリコン薄膜（活性層）、3
03……多結晶シリコン薄膜（活性層）、305……大粒径
多結晶シリコン薄膜（活性層）、401……不純物イオ
ン、501……ゲート絶縁膜、601……電極メタル、701…
…ゲート電極、801……層間絶縁膜

Claims

(57)【特許請求の範囲】

【請求項１】絶縁性基板上に多結晶薄膜半導体層を形成
し、該多結晶薄膜半導体層を不純物イオン法入法により
非晶質化し、この上部に非晶質シリコン膜を形成し、こ
の２層膜を650℃以下の低温で結晶成長させることを特
徴とする半導体薄膜の製造方法。
【請求項２】絶縁性基板上に多結晶半導体膜を形成し、
該多結晶薄膜半導体層を不純物イオン注入によって非晶
質化し、ソース・ドレイン領域にパターニングする工程
と、この上に非晶質シリコン膜を成膜する工程と、この
２層膜を650℃以下の低温アニールにより多結晶化させ
る工程と、この多結晶化した薄膜半導体層上にゲート絶
縁膜およびゲート電極を形成する工程とを有することを
特徴とする薄膜トランジスタの製造方法。