JPH05299348A - 多結晶シリコン薄膜の形成方法 - Google Patents
多結晶シリコン薄膜の形成方法Info
- Publication number
- JPH05299348A JPH05299348A JP29353092A JP29353092A JPH05299348A JP H05299348 A JPH05299348 A JP H05299348A JP 29353092 A JP29353092 A JP 29353092A JP 29353092 A JP29353092 A JP 29353092A JP H05299348 A JPH05299348 A JP H05299348A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- polycrystalline silicon
- heat treatment
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims abstract description 68
- 229910052710 silicon Inorganic materials 0.000 title description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 8
- 239000010703 silicon Substances 0.000 title description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 78
- 238000010438 heat treatment Methods 0.000 claims abstract description 60
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 20
- 239000002245 particle Substances 0.000 abstract 2
- 239000013078 crystal Substances 0.000 description 64
- 230000008569 process Effects 0.000 description 21
- 239000010408 film Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 239000010936 titanium Substances 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 結晶粒径が大きく、結晶粒内欠陥が少ない電
気特性の優れた多結晶シリコン薄膜の形成方法を提供す
ることを目的とする。 【構成】 アモルファスシリコン薄膜３を熱処理により
結晶化させて多結晶シリコン薄膜４を形成する場合に、
熱処理を２段階処理とし、第１の熱処理の温度を６５０
℃以下、第２の熱処理の温度を７００℃以上とする。
気特性の優れた多結晶シリコン薄膜の形成方法を提供す
ることを目的とする。 【構成】 アモルファスシリコン薄膜３を熱処理により
結晶化させて多結晶シリコン薄膜４を形成する場合に、
熱処理を２段階処理とし、第１の熱処理の温度を６５０
℃以下、第２の熱処理の温度を７００℃以上とする。
Description
【０００１】
【産業上の利用分野】本発明は、アモルファスシリコン
薄膜を熱処理により結晶化させる多結晶シリコン薄膜の
形成方法に関する。
薄膜を熱処理により結晶化させる多結晶シリコン薄膜の
形成方法に関する。
【０００２】
【従来の技術】多結晶シリコン薄膜は、各種の電極、配
線材料又は抵抗体となり、半導体デバイスの形成材料と
して重要な役割を担っている。例えば、メモリーデバイ
スにおける電荷蓄積電極、ゲート電極又はデバイス活性
層と配線層とのコンタクト埋設材料等にこの多結晶シリ
コン薄膜が適用されている。また、近年においては、多
結晶シリコン薄膜自体をデバイス活性層として使用する
多結晶シリコン薄膜トランジスタ（ＴＦＴ）が開発さ
れ、ＳＲＡＭ（スタティックＲＡＭ）の負荷素子又は液
晶表示装置（ＬＣＤ）用の液晶駆動素子として実用化さ
れている。
線材料又は抵抗体となり、半導体デバイスの形成材料と
して重要な役割を担っている。例えば、メモリーデバイ
スにおける電荷蓄積電極、ゲート電極又はデバイス活性
層と配線層とのコンタクト埋設材料等にこの多結晶シリ
コン薄膜が適用されている。また、近年においては、多
結晶シリコン薄膜自体をデバイス活性層として使用する
多結晶シリコン薄膜トランジスタ（ＴＦＴ）が開発さ
れ、ＳＲＡＭ（スタティックＲＡＭ）の負荷素子又は液
晶表示装置（ＬＣＤ）用の液晶駆動素子として実用化さ
れている。
【０００３】従来、この多結晶シリコン薄膜の形成方法
としては、シラン系ガス（ＳｉＨ4，Ｓｉ2 Ｈ6 ）を反
応ガスとする化学気相成長法により、約６５０℃の成膜
温度で多結晶シリコン薄膜を直接堆積する方法がある。
また、約５００℃の成膜温度で、アモルファスシリコン
薄膜を堆積させ、その後、試料温度を約６００乃至９０
０℃に保持する熱処理により結晶化させて多結晶シリコ
ン薄膜を得る方法等もある。特に、後者の方法で形成し
た多結晶シリコン薄膜は、前者の方法で形成したものよ
り平均結晶粒径が大きいため、低抵抗化が可能であり、
また、トランジスタ特性に強く影響する結晶粒界が前者
の方法で形成したものより少ないという利点を持ってい
る。このため、この後者のアモルファスシリコン薄膜を
熱処理により結晶化させる方法が現在注目を集めてお
り、ＴＦＴ用薄膜への適用及び将来の各種電極形成法と
して、精力的に開発が実施されている（例えば、Abstra
ctsof the 20th Conference on Solid State Devices a
nd Materials,1989,pp.57-60 ）。
としては、シラン系ガス（ＳｉＨ4，Ｓｉ2 Ｈ6 ）を反
応ガスとする化学気相成長法により、約６５０℃の成膜
温度で多結晶シリコン薄膜を直接堆積する方法がある。
また、約５００℃の成膜温度で、アモルファスシリコン
薄膜を堆積させ、その後、試料温度を約６００乃至９０
０℃に保持する熱処理により結晶化させて多結晶シリコ
ン薄膜を得る方法等もある。特に、後者の方法で形成し
た多結晶シリコン薄膜は、前者の方法で形成したものよ
り平均結晶粒径が大きいため、低抵抗化が可能であり、
また、トランジスタ特性に強く影響する結晶粒界が前者
の方法で形成したものより少ないという利点を持ってい
る。このため、この後者のアモルファスシリコン薄膜を
熱処理により結晶化させる方法が現在注目を集めてお
り、ＴＦＴ用薄膜への適用及び将来の各種電極形成法と
して、精力的に開発が実施されている（例えば、Abstra
ctsof the 20th Conference on Solid State Devices a
nd Materials,1989,pp.57-60 ）。
【０００４】この熱処理により結晶化させる従来の多結
晶シリコン薄膜の形成方法においては、先ず、シリコン
単結晶基板上に熱酸化膜を約１０００Åの厚さまで成長
させて形成した後、通常のＬＰＣＶＤ炉を使用して、ア
モルファスシリコン薄膜を約３０００Åの厚さで成膜す
る。この成膜条件は、例えば圧力が０．１５Ｔｏｒｒ、
温度が５１０℃、反応ガス流量が１００％Ｓｉ2 Ｈ6 で
１５０ｓｃｃｍ，Ｈｅベース４％ＰＨ3 で２００ｓｃｃ
ｍである。次に、電気炉を使用して、例えば窒素雰囲気
中で、炉内温度を９００℃に保持し２０分間の熱処理を
施してアモルファスシリコン薄膜を結晶化させて、多結
晶シリコン薄膜を形成する。
晶シリコン薄膜の形成方法においては、先ず、シリコン
単結晶基板上に熱酸化膜を約１０００Åの厚さまで成長
させて形成した後、通常のＬＰＣＶＤ炉を使用して、ア
モルファスシリコン薄膜を約３０００Åの厚さで成膜す
る。この成膜条件は、例えば圧力が０．１５Ｔｏｒｒ、
温度が５１０℃、反応ガス流量が１００％Ｓｉ2 Ｈ6 で
１５０ｓｃｃｍ，Ｈｅベース４％ＰＨ3 で２００ｓｃｃ
ｍである。次に、電気炉を使用して、例えば窒素雰囲気
中で、炉内温度を９００℃に保持し２０分間の熱処理を
施してアモルファスシリコン薄膜を結晶化させて、多結
晶シリコン薄膜を形成する。
【０００５】この場合に、多結晶シリコン薄膜は多数の
結晶粒から構成されているため、その電気特性は結晶粒
の特性（サイズ、結晶性）に大きく影響される。例え
ば、結晶粒界に存在するトラップは電気伝導を担うキャ
リアを捕獲するため、粒界近傍にはエネルギー障壁が形
成され、多結晶シリコン薄膜の電気伝導に大きく影響す
る。従って、良好な電気特性（例えば、低い抵抗率又は
高いキャリア移動度）を得るためには、結晶粒のサイズ
をできるだけ大きくすることにより電気伝導領域に存在
する結晶粒界を減少させること及び各結晶粒内の結晶欠
陥を減少させることの２点が重要となる。
結晶粒から構成されているため、その電気特性は結晶粒
の特性（サイズ、結晶性）に大きく影響される。例え
ば、結晶粒界に存在するトラップは電気伝導を担うキャ
リアを捕獲するため、粒界近傍にはエネルギー障壁が形
成され、多結晶シリコン薄膜の電気伝導に大きく影響す
る。従って、良好な電気特性（例えば、低い抵抗率又は
高いキャリア移動度）を得るためには、結晶粒のサイズ
をできるだけ大きくすることにより電気伝導領域に存在
する結晶粒界を減少させること及び各結晶粒内の結晶欠
陥を減少させることの２点が重要となる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来方
法においては、以下に示すように結晶粒に関する上述の
２点の重要な特性を同時に満足することができないとい
う問題点がある。上述したように、従来方法はアモルフ
ァスシリコン薄膜を熱処理により結晶化して多結晶シリ
コン薄膜を形成する方法である。この従来方法により形
成される多結晶シリコン薄膜の結晶粒特性は、主として
結晶化熱処理の条件により決定される。例えば、比較的
低温（約６００℃）の熱処理によれば、結晶粒径の大き
な多結晶シリコン薄膜を得ることができるが、結晶粒内
に多数の結晶欠陥が残留する。一方、約９００℃の高温
熱処理によれば、結晶粒内の結晶欠陥が少ない多結晶シ
リコン薄膜を得ることができるが、結晶粒径が小さくな
ってしまう。これは、低温熱処理ほど、アモルファスシ
リコン薄膜の結晶化に際して、結晶核の発生速度が遅く
なること及び高温熱処理ほど結晶粒内の結晶欠陥緩和が
促進されることによるものである。従って、従来方法に
おいては結晶粒径が大きく、しかも結晶粒内の欠陥が少
ない多結晶シリコン薄膜を得ることは困難であるという
問題点がある。
法においては、以下に示すように結晶粒に関する上述の
２点の重要な特性を同時に満足することができないとい
う問題点がある。上述したように、従来方法はアモルフ
ァスシリコン薄膜を熱処理により結晶化して多結晶シリ
コン薄膜を形成する方法である。この従来方法により形
成される多結晶シリコン薄膜の結晶粒特性は、主として
結晶化熱処理の条件により決定される。例えば、比較的
低温（約６００℃）の熱処理によれば、結晶粒径の大き
な多結晶シリコン薄膜を得ることができるが、結晶粒内
に多数の結晶欠陥が残留する。一方、約９００℃の高温
熱処理によれば、結晶粒内の結晶欠陥が少ない多結晶シ
リコン薄膜を得ることができるが、結晶粒径が小さくな
ってしまう。これは、低温熱処理ほど、アモルファスシ
リコン薄膜の結晶化に際して、結晶核の発生速度が遅く
なること及び高温熱処理ほど結晶粒内の結晶欠陥緩和が
促進されることによるものである。従って、従来方法に
おいては結晶粒径が大きく、しかも結晶粒内の欠陥が少
ない多結晶シリコン薄膜を得ることは困難であるという
問題点がある。
【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、結晶粒径が大きく、しかも、結晶粒内欠陥
が少なくて、電気特性が優れた多結晶シリコン薄膜の形
成方法を提供することを目的とする。
のであって、結晶粒径が大きく、しかも、結晶粒内欠陥
が少なくて、電気特性が優れた多結晶シリコン薄膜の形
成方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る多結晶シリ
コン薄膜の形成方法は、アモルファスシリコン薄膜を熱
処理により結晶化させて多結晶シリコン薄膜を形成する
方法において、前記熱処理は６５０℃以下の温度で熱処
理する第１の熱処理工程と、７００℃以上の温度で熱処
理する第２の熱処理工程とに分かれていることを特徴と
する。
コン薄膜の形成方法は、アモルファスシリコン薄膜を熱
処理により結晶化させて多結晶シリコン薄膜を形成する
方法において、前記熱処理は６５０℃以下の温度で熱処
理する第１の熱処理工程と、７００℃以上の温度で熱処
理する第２の熱処理工程とに分かれていることを特徴と
する。
【０００９】
【作用】本発明においては、６５０℃以下の第１の熱処
理工程と７００℃以上の第２の熱処理工程とによりアモ
ルファスシリコン薄膜を結晶化させる。先ず、比較的低
温の第１の熱処理工程においては、結晶核の発生速度が
遅く、結晶粒径が大きい多結晶シリコン薄膜が形成され
る。そして、その後の比較的高温の第２の熱処理によ
り、結晶粒内の結晶欠陥を減少させることができる。従
って、結晶粒径が大きく、しかも、結晶粒内の結晶欠陥
が少ない良質の多結晶シリコン薄膜を形成することがで
きる。
理工程と７００℃以上の第２の熱処理工程とによりアモ
ルファスシリコン薄膜を結晶化させる。先ず、比較的低
温の第１の熱処理工程においては、結晶核の発生速度が
遅く、結晶粒径が大きい多結晶シリコン薄膜が形成され
る。そして、その後の比較的高温の第２の熱処理によ
り、結晶粒内の結晶欠陥を減少させることができる。従
って、結晶粒径が大きく、しかも、結晶粒内の結晶欠陥
が少ない良質の多結晶シリコン薄膜を形成することがで
きる。
【００１０】
【実施例】次に、本発明の実施例について、添付の図面
を参照して説明する。
を参照して説明する。
【００１１】図１（ａ）乃至（ｃ）は本発明の実施例方
法を工程順に示す断面図である。先ず、図１（ａ）に示
すように、例えば面方位が（１００）及び抵抗率が１０
Ω・ｃｍのＰ型シリコン基板１を使用し、このシリコン
基板１の上に、図１（ｂ）に示すように、熱酸化膜２を
約１０００Åの厚さで形成する。更に、抵抗加熱炉を使
用した通常のバッチ式ＬＰＣＶＤ装置により、燐（Ｐ）
ドープのＮ型アモルファスシリコン薄膜３を約３０００
Åの厚さで成膜する。
法を工程順に示す断面図である。先ず、図１（ａ）に示
すように、例えば面方位が（１００）及び抵抗率が１０
Ω・ｃｍのＰ型シリコン基板１を使用し、このシリコン
基板１の上に、図１（ｂ）に示すように、熱酸化膜２を
約１０００Åの厚さで形成する。更に、抵抗加熱炉を使
用した通常のバッチ式ＬＰＣＶＤ装置により、燐（Ｐ）
ドープのＮ型アモルファスシリコン薄膜３を約３０００
Åの厚さで成膜する。
【００１２】この成膜条件は、例えば、反応管内温度が
約５１０℃、圧力が０．１５Ｔｏｒｒであり、また、反
応ガスとして１００％Ｓｉ2 Ｈ6 及び４％ＨｅベースＰ
Ｈ3ガスを夫々１５０ｓｃｃｍ及び２００ｓｃｃｍの流
量で使用する。この条件の場合には、アモルファスシリ
コン薄膜３中の燐濃度が、５×１０20／ｃｍ3 以下とな
る。
約５１０℃、圧力が０．１５Ｔｏｒｒであり、また、反
応ガスとして１００％Ｓｉ2 Ｈ6 及び４％ＨｅベースＰ
Ｈ3ガスを夫々１５０ｓｃｃｍ及び２００ｓｃｃｍの流
量で使用する。この条件の場合には、アモルファスシリ
コン薄膜３中の燐濃度が、５×１０20／ｃｍ3 以下とな
る。
【００１３】次に、図１（ｃ）に示すように、先ず、６
５０℃以下の温度でアモルファスシリコン薄膜３を形成
したものを熱処理し、多結晶シリコン薄膜４を形成す
る。この多結晶シリコン薄膜４は粒径は大きいが結晶粒
内部に欠陥が存在する。そこで、更に、７００℃以上の
温度で多結晶シリコン薄膜４を熱処理してこの欠陥を消
失させる。この場合に、この第２の熱処理は結晶粒径が
小さくならない程度の時間にする。これにより、結晶粒
径が大きく結晶粒内部の欠陥が少ない多結晶シリコン薄
膜４が形成される。
５０℃以下の温度でアモルファスシリコン薄膜３を形成
したものを熱処理し、多結晶シリコン薄膜４を形成す
る。この多結晶シリコン薄膜４は粒径は大きいが結晶粒
内部に欠陥が存在する。そこで、更に、７００℃以上の
温度で多結晶シリコン薄膜４を熱処理してこの欠陥を消
失させる。この場合に、この第２の熱処理は結晶粒径が
小さくならない程度の時間にする。これにより、結晶粒
径が大きく結晶粒内部の欠陥が少ない多結晶シリコン薄
膜４が形成される。
【００１４】本実施例においては、６５０℃以下の第１
の熱処理工程と７００℃以上の第２の熱処理工程とによ
りアモルファスシリコン薄膜を結晶化させる。先ず、比
較的低温の第１の熱処理工程においては、結晶核の発生
速度が遅く、結晶粒径が大きい多結晶シリコン薄膜が形
成される。そして、その後の比較的高温の第２の熱処理
により、結晶粒内の結晶欠陥を減少させることができ
る。従って、結晶粒径が大きく、しかも、結晶粒内の結
晶欠陥が少ない良質の多結晶シリコン薄膜４を形成する
ことができる。
の熱処理工程と７００℃以上の第２の熱処理工程とによ
りアモルファスシリコン薄膜を結晶化させる。先ず、比
較的低温の第１の熱処理工程においては、結晶核の発生
速度が遅く、結晶粒径が大きい多結晶シリコン薄膜が形
成される。そして、その後の比較的高温の第２の熱処理
により、結晶粒内の結晶欠陥を減少させることができ
る。従って、結晶粒径が大きく、しかも、結晶粒内の結
晶欠陥が少ない良質の多結晶シリコン薄膜４を形成する
ことができる。
【００１５】次に、本実施例方法により形成された多結
晶シリコン薄膜の特性を比較例方法により形成したもの
と比較して説明する。先ず、図１（ｂ）に示す工程の条
件で形成したアモルファスシリコン薄膜３の領域を５分
割し、４領域については比較例として従来条件により熱
処理を施し、残りの１領域については本実施例の２段階
の熱処理を施して多結晶シリコン薄膜４を形成した。熱
処理の温度及び時間は、比較例の水準１が６００℃で１
８０分、水準２が７００℃で２０分、水準３が８００℃
で２０分、水準４が９００℃で２０分であり、本実施例
の水準５が６００℃で１８０分熱処理した後、更に９０
０℃で２０分実施した。この６００℃での熱処理につい
ては、他水準と比較して結晶化に長時間要するため、処
理時間を１８０分としている。
晶シリコン薄膜の特性を比較例方法により形成したもの
と比較して説明する。先ず、図１（ｂ）に示す工程の条
件で形成したアモルファスシリコン薄膜３の領域を５分
割し、４領域については比較例として従来条件により熱
処理を施し、残りの１領域については本実施例の２段階
の熱処理を施して多結晶シリコン薄膜４を形成した。熱
処理の温度及び時間は、比較例の水準１が６００℃で１
８０分、水準２が７００℃で２０分、水準３が８００℃
で２０分、水準４が９００℃で２０分であり、本実施例
の水準５が６００℃で１８０分熱処理した後、更に９０
０℃で２０分実施した。この６００℃での熱処理につい
ては、他水準と比較して結晶化に長時間要するため、処
理時間を１８０分としている。
【００１６】以下に、多結晶シリコン薄膜の結晶粒径、
結晶粒内の結晶性及び抵抗率について評価した結果につ
いて説明する。先ず、図２は熱処理条件と多結晶シリコ
ン薄膜の結晶粒径との関係を示すグラフ図である。この
図２に示すように、透過型電子顕微鏡により評価される
結晶粒径は、低温熱処理の水準１と低温熱処理の後に高
温熱処理を施している本実施例の２段階熱処理の水準５
とにおいて最大の結晶粒径が得られている。
結晶粒内の結晶性及び抵抗率について評価した結果につ
いて説明する。先ず、図２は熱処理条件と多結晶シリコ
ン薄膜の結晶粒径との関係を示すグラフ図である。この
図２に示すように、透過型電子顕微鏡により評価される
結晶粒径は、低温熱処理の水準１と低温熱処理の後に高
温熱処理を施している本実施例の２段階熱処理の水準５
とにおいて最大の結晶粒径が得られている。
【００１７】一方、図３は熱処理条件に対する多結晶シ
リコン薄膜の結晶性を示すグラフ図である。この図３に
示すように、θ−２θスキャン法によりＸ線回折線のピ
ーク幅（積分幅で評価）から結晶粒内の結晶性を評価す
ると、熱処理温度が９００℃の水準４と本実施例の水準
５とにおいてＸ線回折線のピーク幅（積分幅）が最小と
なっている。回折線のピーク幅は結晶性が良好となるほ
ど小さくなることから、水準４及び水準５において最も
結晶性が向上していることが確認される。
リコン薄膜の結晶性を示すグラフ図である。この図３に
示すように、θ−２θスキャン法によりＸ線回折線のピ
ーク幅（積分幅で評価）から結晶粒内の結晶性を評価す
ると、熱処理温度が９００℃の水準４と本実施例の水準
５とにおいてＸ線回折線のピーク幅（積分幅）が最小と
なっている。回折線のピーク幅は結晶性が良好となるほ
ど小さくなることから、水準４及び水準５において最も
結晶性が向上していることが確認される。
【００１８】更に、図４は熱処理条件に対する多結晶シ
リコン薄膜の抵抗率を示すグラフ図である。この図４に
示すように、４探針法により多結晶シリコン薄膜のシー
ト抵抗を測定し、得られたシート抵抗に対し膜厚補正を
施して膜の抵抗率を計算すると、本実施例の熱処理水準
（水準５）において最小の抵抗率が得られている。
リコン薄膜の抵抗率を示すグラフ図である。この図４に
示すように、４探針法により多結晶シリコン薄膜のシー
ト抵抗を測定し、得られたシート抵抗に対し膜厚補正を
施して膜の抵抗率を計算すると、本実施例の熱処理水準
（水準５）において最小の抵抗率が得られている。
【００１９】次に、図５乃至図１１に基づいて、本発明
の第２の実施例に係る多結晶シリコン薄膜の形成方法に
ついて説明する。本実施例は本発明をＴＦＴの製造に適
用したものである。先ず、図５に示すような面方位が
（１００）及び抵抗率が１０Ω・ｃｍのＰ型シリコン単
結晶シリコン基板１１上に図６に示すように熱酸化膜１
２を形成し、次に、第１の実施例と同様にしてアモルフ
ァスシリコン薄膜１３を成膜する。但し、本実施例では
Ｐのドーピングは実施しない。
の第２の実施例に係る多結晶シリコン薄膜の形成方法に
ついて説明する。本実施例は本発明をＴＦＴの製造に適
用したものである。先ず、図５に示すような面方位が
（１００）及び抵抗率が１０Ω・ｃｍのＰ型シリコン単
結晶シリコン基板１１上に図６に示すように熱酸化膜１
２を形成し、次に、第１の実施例と同様にしてアモルフ
ァスシリコン薄膜１３を成膜する。但し、本実施例では
Ｐのドーピングは実施しない。
【００２０】次に、図７に示すように、６５０℃以下の
温度でアモルファスシリコン薄膜１３を熱処理し、多結
晶シリコン薄膜１４を形成する。この多結晶シリコン薄
膜１４は結晶粒径は大きいが結晶粒内部に欠陥を含むた
め、更に、７００℃以上の温度で多結晶シリコン薄膜１
４を熱処理し、結晶粒内の結晶欠陥を減少させる。これ
により、結晶粒径が大きく結晶粒内部の欠陥が少ない多
結晶シリコン薄膜１４が形成される。
温度でアモルファスシリコン薄膜１３を熱処理し、多結
晶シリコン薄膜１４を形成する。この多結晶シリコン薄
膜１４は結晶粒径は大きいが結晶粒内部に欠陥を含むた
め、更に、７００℃以上の温度で多結晶シリコン薄膜１
４を熱処理し、結晶粒内の結晶欠陥を減少させる。これ
により、結晶粒径が大きく結晶粒内部の欠陥が少ない多
結晶シリコン薄膜１４が形成される。
【００２１】次に、図８に示すように、この多結晶シリ
コン薄膜１４をホトリソグラフィー工程及びイオンエッ
チング工程によりパターニングする。
コン薄膜１４をホトリソグラフィー工程及びイオンエッ
チング工程によりパターニングする。
【００２２】次に、図９に示すように、パターニング後
の多結晶シリコン薄膜１４上にゲート酸化膜１５を形成
する。
の多結晶シリコン薄膜１４上にゲート酸化膜１５を形成
する。
【００２３】次に、このゲート酸化膜１５上に、通常の
ＬＰＣＶＤ法により多結晶シリコン薄膜を成膜した後、
ホトリソグラフィー工程及びイオンエッチング工程によ
り多結晶シリコン薄膜をパターニングし、図１０に示す
ように多結晶シリコンゲート電極１６を形成する。
ＬＰＣＶＤ法により多結晶シリコン薄膜を成膜した後、
ホトリソグラフィー工程及びイオンエッチング工程によ
り多結晶シリコン薄膜をパターニングし、図１０に示す
ように多結晶シリコンゲート電極１６を形成する。
【００２４】最後に、図１１に示すように、多結晶シリ
コンゲート電極１６をマスクとして砒素を注入すること
により多結晶シリコン薄膜１４にソース領域１７及びド
レイン領域１８を形成して多結晶シリコン薄膜トランジ
スタ（ＴＦＴ）が完成する。
コンゲート電極１６をマスクとして砒素を注入すること
により多結晶シリコン薄膜１４にソース領域１７及びド
レイン領域１８を形成して多結晶シリコン薄膜トランジ
スタ（ＴＦＴ）が完成する。
【００２５】本実施例においても、６５０℃以下の第１
の熱処理工程と７００℃以上の第２の熱処理工程とによ
りアモルファスシリコン薄膜１３を結晶化させて多結晶
シリコン薄膜１４を形成するので、得られた多結晶シリ
コン薄膜１４は、結晶粒径が大きく、しかも、結晶粒内
の結晶欠陥が少ない良質のものとなる。このため、この
多結晶シリコン薄膜１４により構成されるＴＦＴは移動
度及びオン電流が上昇し、応答性が良く、駆動能力が高
い。
の熱処理工程と７００℃以上の第２の熱処理工程とによ
りアモルファスシリコン薄膜１３を結晶化させて多結晶
シリコン薄膜１４を形成するので、得られた多結晶シリ
コン薄膜１４は、結晶粒径が大きく、しかも、結晶粒内
の結晶欠陥が少ない良質のものとなる。このため、この
多結晶シリコン薄膜１４により構成されるＴＦＴは移動
度及びオン電流が上昇し、応答性が良く、駆動能力が高
い。
【００２６】次に、本実施例方法により形成された多結
晶シリコン薄膜の特性を比較例方法により形成したもの
と比較して説明する。先ず、図６に示す工程の条件で形
成したアモルファスシリコン薄膜１３の領域を２分割
し、一方の試料については従来条件の６００℃で１８０
分の熱処理を施し、他方の試料については本実施例条件
の６００℃で１８０分の熱処理をした後、更に９００℃
で２０分の熱処理を実施してアモルファスシリコン薄膜
１３を結晶化し、図７に示すように多結晶シリコン薄膜
１４を形成する。それ以降の工程は、いずれも同一のプ
ロセスで上述の如く実施してＴＦＴが完成する。即ち、
以上のＴＦＴ形成プロセスにおいて、比較例と本実施例
とは、アモルファスシリコン薄膜１３の結晶化工程のみ
が異なり、他のプロセスは全て同一である。
晶シリコン薄膜の特性を比較例方法により形成したもの
と比較して説明する。先ず、図６に示す工程の条件で形
成したアモルファスシリコン薄膜１３の領域を２分割
し、一方の試料については従来条件の６００℃で１８０
分の熱処理を施し、他方の試料については本実施例条件
の６００℃で１８０分の熱処理をした後、更に９００℃
で２０分の熱処理を実施してアモルファスシリコン薄膜
１３を結晶化し、図７に示すように多結晶シリコン薄膜
１４を形成する。それ以降の工程は、いずれも同一のプ
ロセスで上述の如く実施してＴＦＴが完成する。即ち、
以上のＴＦＴ形成プロセスにおいて、比較例と本実施例
とは、アモルファスシリコン薄膜１３の結晶化工程のみ
が異なり、他のプロセスは全て同一である。
【００２７】本実施例において、第１の実施例と同様に
多結晶シリコン薄膜１４の結晶粒を評価したところ、第
１の実施例と同様に本実施例の方が結晶粒内の結晶欠陥
が著しく減少している。また、ＴＦＴのトランジスタ特
性を評価したところ、特に、本実施例は結晶粒特性の影
響を強く受けると考えられるオン電流及び移動度に関し
て改善が見られる。従来条件により得られたＴＦＴは移
動度が３０ｃｍ2 ／Ｖ・Ｓ、オン電流が１００ｎＡであ
るが、本実施例によるＴＦＴは、移動度が３５ｃｍ2 ／
Ｖ・Ｓ、オン電流が１５０ｎＡになり改善されており、
本実施例の方が、従来条件による比較例より速い応答能
力及び高い駆動能力を得ている。
多結晶シリコン薄膜１４の結晶粒を評価したところ、第
１の実施例と同様に本実施例の方が結晶粒内の結晶欠陥
が著しく減少している。また、ＴＦＴのトランジスタ特
性を評価したところ、特に、本実施例は結晶粒特性の影
響を強く受けると考えられるオン電流及び移動度に関し
て改善が見られる。従来条件により得られたＴＦＴは移
動度が３０ｃｍ2 ／Ｖ・Ｓ、オン電流が１００ｎＡであ
るが、本実施例によるＴＦＴは、移動度が３５ｃｍ2 ／
Ｖ・Ｓ、オン電流が１５０ｎＡになり改善されており、
本実施例の方が、従来条件による比較例より速い応答能
力及び高い駆動能力を得ている。
【００２８】なお、第１の実施例においては、燐ドープ
膜についてのみ説明したが、ドーパント不純物が砒素又
はボロンであっても、同様の効果（抵抗率の低減）が得
られる。
膜についてのみ説明したが、ドーパント不純物が砒素又
はボロンであっても、同様の効果（抵抗率の低減）が得
られる。
【００２９】次に、本発明の第３の実施例について説明
する。本実施例は本発明を各種の半導体装置におけるデ
バイス活性層と配線層とのコンタクト埋設材料に適用し
たものであり、具体的にはコンタクト抵抗評価用基板の
作製方法を示すものである。
する。本実施例は本発明を各種の半導体装置におけるデ
バイス活性層と配線層とのコンタクト埋設材料に適用し
たものであり、具体的にはコンタクト抵抗評価用基板の
作製方法を示すものである。
【００３０】図１２乃至図１５は本実施例方法を工程順
に示す断面図である。先ず、図１２に示すように、面方
位（１００）、抵抗率１０Ω・ｃｍのＰ型シリコン単結
晶基板２１の表面の所定の領域にＡｓをイオン注入し
て、ｎ+型の拡散層２２を選択的に形成する。
に示す断面図である。先ず、図１２に示すように、面方
位（１００）、抵抗率１０Ω・ｃｍのＰ型シリコン単結
晶基板２１の表面の所定の領域にＡｓをイオン注入し
て、ｎ+型の拡散層２２を選択的に形成する。
【００３１】次いで、図１３に示すように、基板２１の
表面上に厚さが１μｍの熱酸化膜２３を形成し、ホトリ
ソグラフィ及びイオンエッチングにより例えば直径が
０．４ｍｍ、深さが１μｍのコンタクトホール３１を形
成する。
表面上に厚さが１μｍの熱酸化膜２３を形成し、ホトリ
ソグラフィ及びイオンエッチングにより例えば直径が
０．４ｍｍ、深さが１μｍのコンタクトホール３１を形
成する。
【００３２】その後、第１の実施例と同様に、Ｐのドー
ピングを行いながら、アモルファスシリコン薄膜をコン
タクトホール３１に埋め込むように全面に成膜する。そ
して、６００℃に１８０分間加熱した後、９００℃に２
０分間加熱する熱処理を行う。これにより、前記アモル
ファスシリコン薄膜が結晶化して、図１４に示すよう
に、多結晶シリコン薄膜２４が形成される。その後、イ
オンエッチング工程により酸化膜上の余分な多結晶シリ
コン薄膜を除去し、コンタクトホール３１内にのみ多結
晶シリコン薄膜２４を残存させる。
ピングを行いながら、アモルファスシリコン薄膜をコン
タクトホール３１に埋め込むように全面に成膜する。そ
して、６００℃に１８０分間加熱した後、９００℃に２
０分間加熱する熱処理を行う。これにより、前記アモル
ファスシリコン薄膜が結晶化して、図１４に示すよう
に、多結晶シリコン薄膜２４が形成される。その後、イ
オンエッチング工程により酸化膜上の余分な多結晶シリ
コン薄膜を除去し、コンタクトホール３１内にのみ多結
晶シリコン薄膜２４を残存させる。
【００３３】次いで、図１５に示すように、スパッタリ
ング法により、厚さが例えば３００Åのチタン（Ｔｉ）
薄膜２５、厚さが例えば１０００Åの窒化チタン（Ｔｉ
Ｎ）薄膜２６、厚さが例えば５５００ÅのＡｌ−Ｓｉ−
Ｃｕ合金膜２７及び厚さが例えば３００ÅのＴｉ薄膜２
８を順次積層形成する。そして、これらの層を所定のパ
ターンでエッチングして分離溝３２を形成し、複数の上
部電極に分離した。これにより、多結晶シリコン薄膜２
４からなるコンタクトプラグ部分が例えば２０００個直
列に並べられる。
ング法により、厚さが例えば３００Åのチタン（Ｔｉ）
薄膜２５、厚さが例えば１０００Åの窒化チタン（Ｔｉ
Ｎ）薄膜２６、厚さが例えば５５００ÅのＡｌ−Ｓｉ−
Ｃｕ合金膜２７及び厚さが例えば３００ÅのＴｉ薄膜２
８を順次積層形成する。そして、これらの層を所定のパ
ターンでエッチングして分離溝３２を形成し、複数の上
部電極に分離した。これにより、多結晶シリコン薄膜２
４からなるコンタクトプラグ部分が例えば２０００個直
列に並べられる。
【００３４】このようにして、第１水準及び第２水準の
熱処理で製作したコンタクト抵抗評価用基板において、
相違する点はアモルファスシリコンの結晶化熱処理工程
のみである。そして、熱処理条件の影響を調べるため
に、従来方法で９００℃に２０分間加熱した基板（水準
１）と、本実施例方法により、６００℃に１８０分間加
熱した後、９００℃に２０分間加熱する熱処理を行った
基板（水準２）について、コンタクト抵抗を測定した結
果、コンタクト１つ当たりの抵抗は、従来法により製作
されたもの（水準１）の抵抗値（８００〜１５００Ω）
に比して、本実施例（水準２）の抵抗値は２３５Ωと著
しく低減され、良好なコンタクトを形成することができ
た。
熱処理で製作したコンタクト抵抗評価用基板において、
相違する点はアモルファスシリコンの結晶化熱処理工程
のみである。そして、熱処理条件の影響を調べるため
に、従来方法で９００℃に２０分間加熱した基板（水準
１）と、本実施例方法により、６００℃に１８０分間加
熱した後、９００℃に２０分間加熱する熱処理を行った
基板（水準２）について、コンタクト抵抗を測定した結
果、コンタクト１つ当たりの抵抗は、従来法により製作
されたもの（水準１）の抵抗値（８００〜１５００Ω）
に比して、本実施例（水準２）の抵抗値は２３５Ωと著
しく低減され、良好なコンタクトを形成することができ
た。
【００３５】
【発明の効果】本発明によれば、結晶粒が大きく、しか
も、結晶粒内の結晶欠陥が少ない良質の多結晶シリコン
薄膜を形成できる。これにより、従来法と比較して電気
特性（低抵抗率、高キャリア移動度）が優れた多結晶シ
リコン薄膜を形成することができる。
も、結晶粒内の結晶欠陥が少ない良質の多結晶シリコン
薄膜を形成できる。これにより、従来法と比較して電気
特性（低抵抗率、高キャリア移動度）が優れた多結晶シ
リコン薄膜を形成することができる。
【図１】（ａ）は、本発明の第１の実施例に係る多結晶
シリコン薄膜の形成方法における一工程を示す断面図、
（ｂ）は、同じく本実施例方法における他の一工程を示
す断面図、（ｃ）は、同じく本実施例方法における他の
一工程を示す断面図である。
シリコン薄膜の形成方法における一工程を示す断面図、
（ｂ）は、同じく本実施例方法における他の一工程を示
す断面図、（ｃ）は、同じく本実施例方法における他の
一工程を示す断面図である。
【図２】熱処理条件に対する多結晶シリコン薄膜の結晶
粒径を示すグラフ図である。
粒径を示すグラフ図である。
【図３】熱処理条件に対する多結晶シリコン薄膜の結晶
性を示すグラフ図である。
性を示すグラフ図である。
【図４】熱処理条件に対する多結晶シリコン薄膜の抵抗
率を示すグラフ図である。
率を示すグラフ図である。
【図５】本発明の第２の実施例に係る多結晶シリコン薄
膜の形成方法によりＴＦＴを製造する方法を説明する一
工程の断面図である。
膜の形成方法によりＴＦＴを製造する方法を説明する一
工程の断面図である。
【図６】同じく本実施例方法における他の一工程を示す
断面図である。
断面図である。
【図７】同じく本実施例方法における他の一工程を示す
断面図である。
断面図である。
【図８】同じく本実施例方法における他の一工程を示す
断面図である。
断面図である。
【図９】同じく本実施例方法における他の一工程を示す
断面図である。
断面図である。
【図１０】同じく本実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図１１】同じく本実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図１２】本発明の第３の実施例に係る多結晶シリコン
薄膜の形成方法によりデバイス活性層と配線層とのコン
タクトを形成する方法を説明する一工程の断面図であ
る。
薄膜の形成方法によりデバイス活性層と配線層とのコン
タクトを形成する方法を説明する一工程の断面図であ
る。
【図１３】同じく本実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図１４】同じく本実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図１５】同じく本実施例方法における他の一工程を示
す断面図である。
す断面図である。
１，１１，２１；シリコン基板 ２，１２，２３；酸化膜 ３，１３；アモルファスシリコン薄膜 ４，１４，２４；多結晶シリコン薄膜 １５；ゲート酸化膜 １６；多結晶シリコンゲート電極 １７；ソース領域 １８；ドレイン領域 ２２；拡散層 ２５，２８；チタン薄膜 ２６；窒化チタン薄膜 ２７；Ａｌ−Ｓｉ−Ｃｕ合金膜 ３１；コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (4)
- 【請求項１】 アモルファスシリコン薄膜を熱処理によ
り結晶化させて多結晶シリコン薄膜を形成する方法にお
いて、前記熱処理は６５０℃以下の温度で熱処理する第
１の熱処理工程と、７００℃以上の温度で熱処理する第
２の熱処理工程とに分かれていることを特徴とする多結
晶シリコン薄膜の形成方法。 - 【請求項２】 前記アモルファスシリコン薄膜として、
燐、砒素又はボロンを不純物としてドーピングしたもの
を使用することを特徴とする請求項１に記載の多結晶シ
リコン薄膜の形成方法。 - 【請求項３】 前記多結晶シリコン薄膜を、多結晶シリ
コン薄膜トランジスタのソース及びドレイン形成用活性
領域とすることを特徴とする請求項１又は２に記載の多
結晶シリコン薄膜の形成方法。 - 【請求項４】 前記多結晶シリコン薄膜を、デバイス活
性層と配線層とのコンタクト埋設層とすることを特徴と
する請求項１又は２に記載の多結晶シリコン薄膜の形成
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-33765 | 1992-02-20 | ||
| JP3376592 | 1992-02-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299348A true JPH05299348A (ja) | 1993-11-12 |
Family
ID=12395538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29353092A Pending JPH05299348A (ja) | 1992-02-20 | 1992-10-30 | 多結晶シリコン薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299348A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480552B1 (ko) * | 1997-09-02 | 2005-05-16 | 삼성전자주식회사 | 실리콘막의결정화방법 |
| US6946200B2 (en) | 2000-08-08 | 2005-09-20 | Honeywell International Inc. | Methods for reducing the curvature in boron-doped silicon micromachined structures |
| US6987283B2 (en) | 1993-03-12 | 2006-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device structure |
| US7037811B1 (en) | 1996-01-26 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device |
| US7056381B1 (en) | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
| US7078727B2 (en) | 1996-01-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| US7135741B1 (en) | 1996-03-17 | 2006-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7173282B2 (en) | 1996-01-19 | 2007-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a crystalline semiconductor film |
| US7427780B2 (en) | 1996-01-19 | 2008-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US7456056B2 (en) | 1996-01-19 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2010530642A (ja) * | 2007-06-19 | 2010-09-09 | サンディスク スリーディー，エルエルシー | 逆方向電流が低減された接合ダイオード |
-
1992
- 1992-10-30 JP JP29353092A patent/JPH05299348A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987283B2 (en) | 1993-03-12 | 2006-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device structure |
| US7391051B2 (en) | 1993-03-12 | 2008-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| US7078727B2 (en) | 1996-01-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| US7173282B2 (en) | 1996-01-19 | 2007-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a crystalline semiconductor film |
| US7427780B2 (en) | 1996-01-19 | 2008-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US7456056B2 (en) | 1996-01-19 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7037811B1 (en) | 1996-01-26 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device |
| US7056381B1 (en) | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
| US7141491B2 (en) | 1996-01-26 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device |
| US7422630B2 (en) | 1996-01-26 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
| US7135741B1 (en) | 1996-03-17 | 2006-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| KR100480552B1 (ko) * | 1997-09-02 | 2005-05-16 | 삼성전자주식회사 | 실리콘막의결정화방법 |
| US6969425B2 (en) | 2000-08-08 | 2005-11-29 | Honeywell International Inc. | Methods for reducing the curvature in boron-doped silicon micromachined structures |
| US6946200B2 (en) | 2000-08-08 | 2005-09-20 | Honeywell International Inc. | Methods for reducing the curvature in boron-doped silicon micromachined structures |
| JP2010530642A (ja) * | 2007-06-19 | 2010-09-09 | サンディスク スリーディー，エルエルシー | 逆方向電流が低減された接合ダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW399227B (en) | Method of manufacturing a crystalline semiconductor | |
| CN1184674C (zh) | 一种具有低电阻稳定硅化镍的半导体器件及其制造方法 | |
| JP2689935B2 (ja) | 半導体薄膜形成方法 | |
| JP3137797B2 (ja) | 薄膜トランジスタおよびその作製方法 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JP3163822B2 (ja) | トランジスタ及びその製造方法 | |
| JP2826982B2 (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JPH0563439B2 (ja) | ||
| JP2005532685A (ja) | Ｔｆｔ電子装置とその製造 | |
| JP3006396B2 (ja) | 半導体薄膜の形成方法 | |
| US5464795A (en) | Method of forming polycrystalline silicon thin films for semiconductor devices | |
| JP2953396B2 (ja) | シリコン薄膜電導素子の製造方法 | |
| JP3307021B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
| JPH0828509B2 (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2707985B2 (ja) | 半導体装置の製造方法 | |
| JPH0888172A (ja) | 多結晶シリコン膜の作製方法 | |
| JPH0786601A (ja) | 多結晶シリコンｍｏｓトランジスタ及びその製造方法 | |
| JPH0284772A (ja) | 半導体装置の製造方法 | |
| JP2699578B2 (ja) | 半導体薄膜の製造方法およびこれを用いた薄膜トランジスタの製造方法 | |
| JP2875258B2 (ja) | 半導体装置およびその製造方法 | |
| KR100196596B1 (ko) | 반도체 박막의 형성 방법 | |
| RU2170474C2 (ru) | Способ изготовления резисторов в интегральных схемах | |
| JPH0810765B2 (ja) | 半導体装置の製造方法 | |
| JPH07288228A (ja) | 多結晶シリコン薄膜の形成方法 |