JP2697628B2

JP2697628B2 - 伝送路同期検出システム

Info

Publication number: JP2697628B2
Application number: JP6219339A
Authority: JP
Inventors: 茂和福澤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-09-14
Filing date: 1994-09-14
Publication date: 1998-01-14
Anticipated expiration: 2013-01-14
Also published as: JPH0884138A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は伝送路同期検出システム
に関し、特にＰＣＭ（ＰｕｌｓｅＣｏｄｅＭｏｄｕｌ
ａｔｉｏｎ）端局装置のフレーム同期外れのときに受信
側から送信側に対局警報（ＳｅｎｄＡｌａｒｍ）を送
信する伝送路同期検出システムに関する。

【０００２】

【従来の技術】従来、ＰＣＭ端局装置は、図２に示すよ
うに、送信側のＰＣＭ端局装置１０及び受信側のＰＣＭ
端局装置２０各々が送信部１１，２１と受信部１２，２
２とから構成され、それら送信部１１，２１と受信部１
２，２２との間が伝送路１００，１０１で接続されてい
る。

【０００３】上記の送信側のＰＣＭ端局装置１０と受信
側のＰＣＭ端局装置２０との間で授受される信号のフレ
ームの構成は、図３に示すように、各フレームの先頭に
あるフレーム同期ビット領域ａ１〜ａ４とデータ領域ｂ
１〜ｂ４とからなっている。

【０００４】送信側のＰＣＭ端局装置１０には、図４に
示すようなフレーム同期ビット挿入回路が配設されてい
る。フレーム同期ビット挿入回路はフレーム同期ビット
パターン発生器３１と、スイッチ（ＳＷ）３２とから構
成されている。

【０００５】これに対し、受信側のＰＣＭ端局装置２０
には、図５に示すような同期検出回路が配設されてい
る。同期検出回路は１ビットのシフトレジスタ（Ｆ／
Ｆ）４１〜４４と、６ビットのシフトレジスタ（Ｆ／
Ｆ）４５〜４７と、ノット回路４８と、アンド回路４９
とから構成されている。

【０００６】ここで、例えばフレーム同期ビット領域ａ
１に“１”が、フレーム同期ビット領域ａ２に“０”
が、フレーム同期ビット領域ａ３に“１”が、フレーム
同期ビット領域ａ４に“１”が夫々フレーム同期ビット
挿入回路によって挿入されると、同期検出回路ではこの
フレーム同期ビットを検出することで、同期引き込みを
行っている。

【０００７】すなわち、フレーム同期パターン“１０１
１”が１ビットのシフトレジスタ４１〜４４に夫々保持
されると、アンド回路４９から“１”、つまり同期パタ
ーン検出信号が出力される。その同期パターン検出信号
に応答して同期引き込みが行われる。上記のフレーム同
期ビット領域ａ１〜ａ４の内容によってフレーム同期パ
ターンが形成されている。

【０００８】フレーム同期ビット領域ａ１〜ａ４にフレ
ーム同期ビット“１”，“０”，“１”，“１”を挿入
する場合、例えばデータ領域ｂ１〜ｂ４を６ビットとす
れば、１ビットの７倍の同期制御信号でデータがフレー
ム同期ビット領域ａ１〜ａ４となったときにスイッチ３
２を、フレーム同期ビット“１”，“０”，“１”，
“１”を順次発生するフレーム同期ビットパターン発生
器３１側に接続するよう制御すればよい。

【０００９】これによって、フレーム同期ビット領域ａ
１〜ａ４にフレーム同期ビット“１”，“０”，
“１”，“１”が挿入される。この場合、同期制御信号
でデータがデータ領域ｂ１〜ｂ４となったときにはスイ
ッチ３２をデータ側に接続するよう制御する。

【００１０】受信側でフレーム同期ビット“１”，
“０”，“１”，“１”を検出する場合、受信データが
１ビットのシフトレジスタ４１〜４４と６ビットのシフ
トレジスタ４５〜４７とを順次シフトされ、１ビットの
シフトレジスタ４１〜４４の位置にフレーム同期ビット
“１”，“０”，“１”，“１”がきたときにアンド回
路４９の出力が“１”となり、同期パターン検出信号が
出力される。

【００１１】

【発明が解決しようとする課題】上述した従来の同期検
出方式では、フレーム同期ビット領域に挿入すべきフレ
ーム同期ビットと同じパターンのデータがデータ領域に
１フレームの間隔で存在すると、同期検出回路でそのパ
ターンが検出されたときに擬似同期引き込みを行う可能
性が高い。

【００１２】このため、以後のデータ列の数フレームの
間、フレーム同期ビットの監視を引き続いて行い、フレ
ーム同期ビットを順次検出できることを確認し、擬似同
期引き込み状態でないことを判定しなければならない。

【００１３】上記の擬似同期引き込みを防止するため、
特にノイズ等でフレーム同期ビットと同じパターンが発
生しやすいシステム立上げ後のある一定の期間内の擬似
同期引き込みを防止するために、その一定の期間中フレ
ーム同期ビットの次に固定データ情報を多重化して伝送
する方法が、特開平３−９９５３６号公報に開示されて
いる。

【００１４】しかしながら、この方法ではシステムが立
上がってからある一定の期間が過ぎると、フレーム同期
外れが発生しても固定データ情報の多重化を行っていな
いため、擬似同期引き込みを行う可能性が高く、また同
期引き込みに多大な時間がかかってしまう。

【００１５】そこで、本発明の目的は上記の問題点を解
消し、フレーム同期外れが発生したときの擬似同期引き
込みを防止することができ、同期引き込み時間を短縮す
ることができる伝送路同期検出システムを提供すること
にある。

【００１６】

【課題を解決するための手段】本発明による伝送路同期
検出システムは、フレーム同期ビット領域とデータ領域
とからなる送信側の端局装置からの信号の前記フレーム
同期ビット領域のビットからフレーム同期パターンを検
出する受信側の端局装置で同期外れが検出されたときに
前記受信側の端局装置から前記送信側の端局装置に対局
警報を送出するよう構成した伝送路同期検出システムで
あって、前記対局警報を検出している間前記データ領域
のすべてのビットを予め設定された同一レベルに固定し
て送信する手段を前記送信側の端局装置に備えている。

【００１７】本発明の他の伝送路同期検出システムは、
フレーム同期ビット領域とデータ領域とからなる送信側
の端局装置からの信号の前記フレーム同期ビット領域の
ビットからフレーム同期パターンを検出する受信側の端
局装置で同期外れが検出されたときに前記受信側の端局
装置から前記送信側の端局装置に対局警報を送出するよ
う構成した伝送路同期検出システムであって、前記対局
警報を検出する検出手段と、前記検出手段が前記対局警
報を検出している間前記データ領域のすべてのビットを
予め設定された同一レベルに固定して送出する送出手段
と、前記同一レベルの信号と送信データとを切替える切
替え手段と、前記フレーム同期パターンを前記切替え手
段の出力の前記フレーム同期ビット領域に挿入する挿入
手段とを前記送信側の端局装置に備えている。

【００１８】

【作用】送信側のＰＣＭ端局装置からのフレーム同期パ
ターンを検出する受信側のＰＣＭ端局装置で同期外れを
検出したときに送信側のＰＣＭ端局装置に対局警報を送
出するよう構成されたシステムにおいて、対局警報検出
部が対局警報を検出している間、フレーム同期パターン
のフレーム同期ビット領域以外のデータ領域を“０”固
定とする。

【００１９】これによって、システムが立上がってから
ある一定の期間が過ぎても、フレーム同期外れ時に擬似
同期引き込みが行われることがなくなり、フレーム同期
外れ時の同期引き込みが非常に早くなる。

【００２０】さらに、受信側のＰＣＭ端局装置の同期検
出回路の構成が従来例と変わらないので、既存の装置と
の対向も可能となり、送信側のＰＣＭ端局装置に簡単な
回路を追加するだけで上記の効果が得られる。

【００２１】

【実施例】次に、本発明の一実施例について図面を参照
して説明する。

【００２２】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、本発明の一実施例によるフ
レーム同期ビット挿入回路は送信側のＰＣＭ端局装置に
配設されており、Ｂ／Ｕ（Ｂｉｐｏｌａｒ／Ｕｎｉｐｏ
ｌａｒ）変換回路１と、同期検出部２と、対局警報（Ｓ
ＥＮＤ）検出部３と、パルスジェネレータ（ＰＧ）４
と、同期パターン生成部５と、アンド回路６と、選択回
路（ＳＥＬ）７と、Ｕ／Ｂ（Ｕｎｉｐｏｌａｒ／Ｂｉｐ
ｏｌａｒ）変換回路８とから構成されている。

【００２３】本発明の一実施例のシステム構成は従来例
と同様に図２に示すような構成となっており、フレーム
構成も従来例と同様に図３に示すような構成となってい
る。また、同期検出回路も従来例と同様に受信側のＰＣ
Ｍ端局装置２０に配設されており、図５に示すような構
成となっている。

【００２４】すなわち、送信側のＰＣＭ端局装置１０及
び受信側のＰＣＭ端局装置２０各々は、図２に示すよう
に、送信部１１，２１と受信部１２，２２とから構成さ
れ、それら送信部１１，２１と受信部１２，２２との間
が伝送路１００，１０１で接続されている。

【００２５】これら送信側のＰＣＭ端局装置１０と受信
側のＰＣＭ端局装置２０との間で授受される信号のフレ
ームの構成は、図３に示すように、各フレームの先頭に
あるフレーム同期ビット領域ａ１〜ａ４とデータ領域ｂ
１〜ｂ４とからなっている。

【００２６】受信側のＰＣＭ端局装置２０には、図５に
示すような同期検出回路が配設されている。同期検出回
路は１ビットのシフトレジスタ４１〜４４と、６ビット
のシフトレジスタ４５〜４７と、ノット回路４８と、ア
ンド回路４９とから構成されている。

【００２７】これに対し、上記のフレーム同期ビット挿
入回路は送信側のＰＣＭ端局装置１０の送信部１１に配
設されている。

【００２８】ここで、例えばフレーム同期ビット領域ａ
１に“１”が、フレーム同期ビット領域ａ２に“０”
が、フレーム同期ビット領域ａ３に“１”が、フレーム
同期ビット領域ａ４に“１”が夫々フレーム同期ビット
挿入回路によって挿入されると、同期検出回路ではこの
フレーム同期ビットを検出することで、同期引き込みを
行っている。

【００２９】すなわち、フレーム同期パターン“１０１
１”が１ビットのシフトレジスタ４１〜４４に夫々保持
されると、アンド回路４９から“１”、つまり同期パタ
ーン検出信号が出力される。その同期パターン検出信号
に応答して同期引き込みが行われる。上記のフレーム同
期ビット領域ａ１〜ａ４の内容によってフレーム同期パ
ターンが形成されている。

【００３０】フレーム同期ビット領域ａ１〜ａ４にフレ
ーム同期ビット“１”，“０”，“１”，“１”を挿入
する場合、例えばデータ領域ｂ１〜ｂ４を６ビットとす
れば、１ビットの７倍の同期制御信号、つまりパルスジ
ェネレータ４からの出力でデータがフレーム同期ビット
領域ａ１〜ａ４となったことが通知されたときに選択回
路７が、フレーム同期ビット“１”，“０”，“１”，
“１”を順次発生する同期パターン生成部５側を選択す
るよう制御すればよい。

【００３１】これによって、フレーム同期ビット領域ａ
１〜ａ４にフレーム同期ビット“１”，“０”，
“１”，“１”が挿入される。この場合、同期制御信号
でデータがデータ領域ｂ１〜ｂ４となったときには選択
回路７ではアンド回路６の出力を選択するよう制御す
る。

【００３２】受信側でフレーム同期ビット“１”，
“０”，“１”，“１”を検出する場合、受信データが
１ビットのシフトレジスタ４１〜４４と６ビットのシフ
トレジスタ４５〜４７とを順次シフトされ、１ビットの
シフトレジスタ４１〜４４の位置にフレーム同期ビット
“１”，“０”，“１”，“１”がきたときにアンド回
路４９の出力が“１”となり、同期パターン検出信号が
出力される。

【００３３】上述した同期検出動作において、受信側の
ＰＣＭ端局装置２０でフレーム同期外れの発生が検出さ
れると、送信部２１から伝送路１０１を介して送信側の
ＰＣＭ端局装置１０の受信部１２に対局警報（ＳＥＮＤ
ＡＬＭ）が出力される。

【００３４】フレーム同期ビット挿入回路の対局警報検
出部３は受信側のＰＣＭ端局装置２０からの対局警報を
検出すると、検出信号“０”をアンド回路６に出力す
る。アンド回路６では対局警報検出部３からの検出信号
が“０”になると、出力データの選択回路７への送出を
禁止するので、アンド回路６から選択回路７への出力が
“０”固定となる。

【００３５】したがって、フレーム同期外れが発生する
と、対局警報検出部３が受信側のＰＣＭ端局装置２０か
らの対局警報を検出している間、送信側のＰＣＭ端局装
置１０と受信側のＰＣＭ端局装置２０との間で授受され
る信号のフレームのデータ領域ｂ１〜ｂ４が“０”固定
となる。

【００３６】受信側のＰＣＭ端局装置２０では送信側の
ＰＣＭ端局装置１０に対局警報を送信している間も、送
信側のＰＣＭ端局装置１０からの信号に対して同期引き
込みを行うためのフレーム同期パターンの検出を行って
いる。

【００３７】すなわち、同期検出回路では受信データが
１ビットのシフトレジスタ４１〜４４と６ビットのシフ
トレジスタ４５〜４７とを順次シフトされ、１ビットの
シフトレジスタ４１〜４４の位置にフレーム同期ビット
“１”，“０”，“１”，“１”がきたときにアンド回
路４９の出力が“１”となり、同期パターン検出信号が
出力される。

【００３８】このとき、受信データのデータ領域ｂ１〜
ｂ４は“０”固定となっているため、フレーム同期ビッ
ト“１”，“０”，“１”，“１”のパターンはフレー
ム同期ビット領域ａ１〜ａ４にしか存在しない。

【００３９】したがって、フレーム同期ビット“１”，
“０”，“１”，“１”のパターンがくれば、アンド回
路４９から同期パターン検出信号が出力されることとな
る。同期パターン検出信号が出力されたときに、同期引
き込みが即時に完了するので、システムが立上がってか
らある一定の期間が過ぎても、フレーム同期外れ時の同
期引き込み時間を短縮することができる。

【００４０】また、受信データにはフレーム同期ビット
“１”，“０”，“１”，“１”のパターンと同じパタ
ーンが存在しないので、システムが立上がってからある
一定の期間が過ぎても、フレーム同期外れ時に擬似同期
引き込みが行われることもなくなる。

【００４１】尚、対局警報検出部３から検出信号として
“１”を出力し、アント回路６の代わりにオア回路を設
けることで、データ領域ｂ１〜ｂ４を“１”固定とする
こともできる。この場合も、上記と同様の効果が得られ
る。

【００４２】このように、送信側のＰＣＭ端局装置１０
からのフレーム同期パターンを検出する受信側のＰＣＭ
端局装置２０で同期外れを検出したときに送信側のＰＣ
Ｍ端局装置１０に対局警報を送出するよう構成されたシ
ステムにおいて、対局警報検出部３が対局警報を検出し
ている間、フレーム同期パターンのフレーム同期ビット
領域ａ１〜ａ４以外のデータ領域ｂ１〜ｂ４をアンド回
路６で“０”固定とすることによって、システムが立上
がってからある一定の期間が過ぎても、フレーム同期外
れ時に擬似同期引き込みが行われることがなくなり、フ
レーム同期外れ時の同期引き込みが非常に早くなる。

【００４３】さらに、受信側のＰＣＭ端局装置２０の同
期検出回路の構成が従来例と変わらないので、既存の装
置との対向も可能となり、送信側のＰＣＭ端局装置１０
に簡単な回路を追加するだけで上記の効果を得ることが
できる。

【００４４】

【発明の効果】以上説明したように本発明によれば、送
信側の端局装置からのフレーム同期パターンを検出する
受信側の端局装置で同期外れを検出したときに送信側の
端局装置に対局警報を送出するシステムにおいて、対局
警報の受信中、フレーム同期パターンのフレーム同期ビ
ット挿入位置以外の位置に予め設定された固定パターン
を挿入して送信することによって、フレーム同期外れが
発生したときの擬似同期引き込みを防止することがで
き、同期引き込み時間を短縮することができるという効
果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】従来例のシステム構成を示すブロック図であ
る。

【図３】従来例のフレーム構成を示す図である。

【図４】従来例のフレーム同期ビット挿入回路の構成を
示すブロック図である。

【図５】従来例の同期検出回路の構成を示すブロック図
である。

【符号の説明】

３対局警報検出部４パルスジェネレータ５同期パターン生成部６アンド回路７選択回路

Claims

(57)【特許請求の範囲】

【請求項１】フレーム同期ビット領域とデータ領域と
からなる送信側の端局装置からの信号の前記フレーム同
期ビット領域のビットからフレーム同期パターンを検出
する受信側の端局装置で同期外れが検出されたときに前
記受信側の端局装置から前記送信側の端局装置に対局警
報を送出するよう構成した伝送路同期検出システムであ
って、前記対局警報を検出している間前記データ領域の
すべてのビットを予め設定された同一レベルに固定して
送信する手段を前記送信側の端局装置に有することを特
徴とする伝送路同期検出システム。
【請求項２】フレーム同期ビット領域とデータ領域と
からなる送信側の端局装置からの信号の前記フレーム同
期ビット領域のビットからフレーム同期パターンを検出
する受信側の端局装置で同期外れが検出されたときに前
記受信側の端局装置から前記送信側の端局装置に対局警
報を送出するよう構成した伝送路同期検出システムであ
って、前記対局警報を検出する検出手段と、前記検出手
段が前記対局警報を検出している間前記データ領域のす
べてのビットを予め設定された同一レベルに固定して送
出する送出手段と、前記同一レベルの信号と送信データ
とを切替える切替え手段と、前記フレーム同期パターン
を前記切替え手段の出力の前記フレーム同期ビット領域
に挿入する挿入手段とを前記送信側の端局装置に有する
ことを特徴とする伝送路同期検出システム。
【請求項３】前記切替え手段は、前記同一レベルの信
号と前記送信データとの論理演算を行う演算手段からな
ることを特徴とする請求項２記載の伝送路同期検出シス
テム。