JP2695689B2 - 多層層間絶縁膜のエッチング方法 - Google Patents
多層層間絶縁膜のエッチング方法Info
- Publication number
- JP2695689B2 JP2695689B2 JP2281469A JP28146990A JP2695689B2 JP 2695689 B2 JP2695689 B2 JP 2695689B2 JP 2281469 A JP2281469 A JP 2281469A JP 28146990 A JP28146990 A JP 28146990A JP 2695689 B2 JP2695689 B2 JP 2695689B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- opening
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005530 etching Methods 0.000 title claims description 43
- 238000000034 method Methods 0.000 title claims description 26
- 239000011229 interlayer Substances 0.000 title claims description 12
- 229920001721 polyimide Polymers 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000002131 composite material Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 14
- 239000010410 layer Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 <産業上の利用分野> 本発明は半導体装置の製造方法に関し、特には多層配
線の上層配線と下層配線を互いに接続するスルーホール
の形成に関する。
線の上層配線と下層配線を互いに接続するスルーホール
の形成に関する。
<従来の技術> 一般に半導体装置が高密度化するのに伴って、電極配
線の多層化,パターン幅の微細化が要求されている。
線の多層化,パターン幅の微細化が要求されている。
このような状況に対応するため、多層層間絶縁膜の形
成方法も多様化している。この種の絶縁膜としては、プ
ロセス(平坦化,微細化)又はデバイス特性上、複数種
類の絶縁膜を積層した複合膜を用いることが多い。例え
ば最近のデバイスとしては、層間絶縁膜にプラズマCVD
法で形成したP−SiN膜と、ポリイミド膜を重ねて2層
構造にしたものが多く用いられている。この種の複合膜
の主な特徴として、(1)P−SiN膜を下層に用いるこ
とにより、ポリイミド膜の吸湿による水分及び膜中の不
純物がシリコン基板に到達することを防ぐことができ
る。(2)ポリイミド膜の分極によるシリコン基板の表
面反転や,MOSトランジスタのスレッシュホールド電圧を
変化させるという悪影響をP−SiN膜によって減少でき
る。(3)P−SiN膜の段差被覆性の悪さ,クラック発
生等を上層のポリイミド膜により平坦化し、層間絶縁膜
としての信頼性をより完全なものにすることができる、
等が挙げられる。
成方法も多様化している。この種の絶縁膜としては、プ
ロセス(平坦化,微細化)又はデバイス特性上、複数種
類の絶縁膜を積層した複合膜を用いることが多い。例え
ば最近のデバイスとしては、層間絶縁膜にプラズマCVD
法で形成したP−SiN膜と、ポリイミド膜を重ねて2層
構造にしたものが多く用いられている。この種の複合膜
の主な特徴として、(1)P−SiN膜を下層に用いるこ
とにより、ポリイミド膜の吸湿による水分及び膜中の不
純物がシリコン基板に到達することを防ぐことができ
る。(2)ポリイミド膜の分極によるシリコン基板の表
面反転や,MOSトランジスタのスレッシュホールド電圧を
変化させるという悪影響をP−SiN膜によって減少でき
る。(3)P−SiN膜の段差被覆性の悪さ,クラック発
生等を上層のポリイミド膜により平坦化し、層間絶縁膜
としての信頼性をより完全なものにすることができる、
等が挙げられる。
このような積層した複合膜に対するスルーホールの形
成方法については、上層のポリイミド膜はウェットエッ
チング(ヒドラジン液,アルカリ現像液),ドライエッ
チング,感光性ポリイミドの利用等により開口を形成し
ている。
成方法については、上層のポリイミド膜はウェットエッ
チング(ヒドラジン液,アルカリ現像液),ドライエッ
チング,感光性ポリイミドの利用等により開口を形成し
ている。
一方、下層のP−SiN膜についてはドライエッチング
処理により開口を形成しているが、上記複合膜にエッチ
ングを施すと、ポリイミド膜とP−SiN膜の境界におい
てP−SiN膜に対しポリイミド膜がオーバーハング構造
になり易い。第2図にオーバーハング構造の例を示す。
処理により開口を形成しているが、上記複合膜にエッチ
ングを施すと、ポリイミド膜とP−SiN膜の境界におい
てP−SiN膜に対しポリイミド膜がオーバーハング構造
になり易い。第2図にオーバーハング構造の例を示す。
同図において、下層配線1上に積層されたP−SiN膜
2及びポリイミド膜3は、ホトレジスト4をマスクとし
て開口が形成されているが、P−SiN膜2の開口面積
が、ポリイミド膜3の開口面積に比べて大きくなってお
り、オーバーハング構造を呈する。
2及びポリイミド膜3は、ホトレジスト4をマスクとし
て開口が形成されているが、P−SiN膜2の開口面積
が、ポリイミド膜3の開口面積に比べて大きくなってお
り、オーバーハング構造を呈する。
このような場合、開口部に上層配線5を被着すると、
第3図のように突出したポリイミド膜2のために陰にな
る部分が生じ、段差被覆性が著しく悪くなり、断線する
場合もある。そのため第4図に示すように、上層のポリ
イミド膜3をエッチング後、下層のP−SiN膜2を異方
性エッチングするか、第5図に示すような、下層のP−
SiN膜2の開口面積をポリイミド膜3のそれより小さく
するために、P−SiN膜2上をマスク材料で被って一旦
開口を形成し、マスク材料4を除去した後、その上に上
層のポリイミド膜2を被って開口を形成するといった、
それぞれにマスク材料を形成し、エッチングするか、オ
ーバーハング構造を防止するために、ポリイミド膜3,P
−SiN膜2のエッチング後、上層のポリイミド膜3のみ
を更にエッチングするか、第6図に示すように、マスク
材料4のテーパー角と、マスク材料4とポリイミド膜3
との選択比(エッチング速度比)によって上層のポリイ
ミド膜3のテーパー角を制御し、更に上層のポリイミド
膜3のテーパー角と、上層のポリイミド膜3及び下層の
P−SiN膜2の選択比により下層のP−SiN膜のテーパー
角を制御して、段差被覆性の優れた開口を、RIEにより
形成すること等により対処してきた。
第3図のように突出したポリイミド膜2のために陰にな
る部分が生じ、段差被覆性が著しく悪くなり、断線する
場合もある。そのため第4図に示すように、上層のポリ
イミド膜3をエッチング後、下層のP−SiN膜2を異方
性エッチングするか、第5図に示すような、下層のP−
SiN膜2の開口面積をポリイミド膜3のそれより小さく
するために、P−SiN膜2上をマスク材料で被って一旦
開口を形成し、マスク材料4を除去した後、その上に上
層のポリイミド膜2を被って開口を形成するといった、
それぞれにマスク材料を形成し、エッチングするか、オ
ーバーハング構造を防止するために、ポリイミド膜3,P
−SiN膜2のエッチング後、上層のポリイミド膜3のみ
を更にエッチングするか、第6図に示すように、マスク
材料4のテーパー角と、マスク材料4とポリイミド膜3
との選択比(エッチング速度比)によって上層のポリイ
ミド膜3のテーパー角を制御し、更に上層のポリイミド
膜3のテーパー角と、上層のポリイミド膜3及び下層の
P−SiN膜2の選択比により下層のP−SiN膜のテーパー
角を制御して、段差被覆性の優れた開口を、RIEにより
形成すること等により対処してきた。
<発明が解決しようとする問題点> 上記従来のプロセスにおいて、第4図に示すように、
下層P−SiN膜2を異方性エッチングする方法は、異方
性が不完全であったり、異方性を達成しても、近年の微
細化に伴う開口部のアスペクト比(開口部の幅に対する
深さ比)の上昇により、配線材料の段差被覆性が悪くな
る。
下層P−SiN膜2を異方性エッチングする方法は、異方
性が不完全であったり、異方性を達成しても、近年の微
細化に伴う開口部のアスペクト比(開口部の幅に対する
深さ比)の上昇により、配線材料の段差被覆性が悪くな
る。
第5図に示すように、2度に分けてマスクを形成し、
エッチングする方法は、工程が複雑である、マスク形成
の際に合わせ精度が要求される、及び開口部の寸法が拡
大する。またマスク形成の際にズレを生じていると実際
の開口部の寸法が小さくなり過ぎ、導通が確保できなく
なる場合も生じる。更に、一旦開口を形成した後上層の
ポリイミド膜3のみをエッチングし、オーバーハング構
造を防止する方法は、下層のP−SiN膜2のオーバーハ
ング状態に左右される。このため上層のポリイミド膜3
のみの後退量を充分にとる必要があり、開口の寸法が拡
大する。
エッチングする方法は、工程が複雑である、マスク形成
の際に合わせ精度が要求される、及び開口部の寸法が拡
大する。またマスク形成の際にズレを生じていると実際
の開口部の寸法が小さくなり過ぎ、導通が確保できなく
なる場合も生じる。更に、一旦開口を形成した後上層の
ポリイミド膜3のみをエッチングし、オーバーハング構
造を防止する方法は、下層のP−SiN膜2のオーバーハ
ング状態に左右される。このため上層のポリイミド膜3
のみの後退量を充分にとる必要があり、開口の寸法が拡
大する。
また第6図に示すように、マスク材料4及び上層ポリ
イミド膜3のテーパー角と、マスク材料と絶縁膜及び絶
縁膜同士の選択比により開口部のテーパー角を制御する
方法は、エッチング面積比の変化、絶縁膜自身の膜質の
変化により、テーパー角の制御性が悪くなる。
イミド膜3のテーパー角と、マスク材料と絶縁膜及び絶
縁膜同士の選択比により開口部のテーパー角を制御する
方法は、エッチング面積比の変化、絶縁膜自身の膜質の
変化により、テーパー角の制御性が悪くなる。
また最初からテーパー角を考慮したエッチングを行っ
ているため、オーバーエッチングに対して後退量が大き
くなり、開口部の寸法が拡大する。更に最適エッチング
までは、良好なテーパーが形成できても、オーバーエッ
チングにより結局垂直形状になってしまう等、不安定要
因が多い。
ているため、オーバーエッチングに対して後退量が大き
くなり、開口部の寸法が拡大する。更に最適エッチング
までは、良好なテーパーが形成できても、オーバーエッ
チングにより結局垂直形状になってしまう等、不安定要
因が多い。
本発明は上記従来方法の問題点に鑑みてなされたもの
で、開口寸法の微細化と配線材料の段差被覆性を満足さ
せるエッチング方法を提供する。
で、開口寸法の微細化と配線材料の段差被覆性を満足さ
せるエッチング方法を提供する。
<問題点を解決するための手段> 上層下層配線間に、異なる種類の層間絶縁膜を複数層
積層してなる半導体装置の、上層下層配線間を接続する
ためのスルーホールを形成する方法において、上層のポ
リイミド膜をエッチングした後、下層P−SiN膜をCHF3
とO2の混合ガスで異方性エッチングし、続いてCHF3とO2
の混合ガスにおいてP−SiN膜とは異なるエッチング条
件で、ポリイミド膜の開口側壁面とP−SiN膜の開口上
端を同時に後退させ、テーパーをもつスルーホールを形
成する。
積層してなる半導体装置の、上層下層配線間を接続する
ためのスルーホールを形成する方法において、上層のポ
リイミド膜をエッチングした後、下層P−SiN膜をCHF3
とO2の混合ガスで異方性エッチングし、続いてCHF3とO2
の混合ガスにおいてP−SiN膜とは異なるエッチング条
件で、ポリイミド膜の開口側壁面とP−SiN膜の開口上
端を同時に後退させ、テーパーをもつスルーホールを形
成する。
<実施例> 第1図(a)〜(f)は、本発明の1実施例を説明す
るための半導体基板の断面図で、特に2層に積層した絶
縁膜上をホトレジストで被った後、マスク材料のパター
ニング工程からエッチング工程及び配線材料の被着工程
を示す。
るための半導体基板の断面図で、特に2層に積層した絶
縁膜上をホトレジストで被った後、マスク材料のパター
ニング工程からエッチング工程及び配線材料の被着工程
を示す。
第1図(a)において、下層配線1上にプラズマCVD
技術により、P−SiN膜2を形成し、続いてその上にポ
リイミド膜3を形成し、2層の複合層間絶縁膜とする。
次に上記複合層間絶縁膜の所望の位置に開口を形成する
ために、上層絶縁膜3上にホトレジスト4を塗布し、こ
れに所定のパターンを形成する。ここでホトレジスト4
のテーパー角は露光,現像及びベーク条件等を選択する
ことにより、約80度に設定した。
技術により、P−SiN膜2を形成し、続いてその上にポ
リイミド膜3を形成し、2層の複合層間絶縁膜とする。
次に上記複合層間絶縁膜の所望の位置に開口を形成する
ために、上層絶縁膜3上にホトレジスト4を塗布し、こ
れに所定のパターンを形成する。ここでホトレジスト4
のテーパー角は露光,現像及びベーク条件等を選択する
ことにより、約80度に設定した。
次に第1図(b)に示すように、ホトレジストの開口
部に露出したポリイミド膜3をエッチングするために、
まずポリイミド膜3をO2を主体とするリアクティブイオ
ンエッチング(RIE)により開口を形成する。続いて第
1図(c)に示すように、P−SiN膜2をCHF3とO2の混
合ガスを用いて、平行平板型ドライエッチング装置によ
り異方性エッチングする。ここでエッチングの条件は、
第7図から第9図に示す実験結果に基づいて設定した条
件で実施する。即ち、上記P−SiN膜2の完全異方性形
状を得る条件としては、CHF3とO2の混合ガスについて、
O2の混合割合を10〜30%(第7図)望ましくは約20%,
ガス圧をほぼ0.03〜0.1Torr(第8図),高周波電力密
度を0.2w/cm2以上(第9図)に設定する。上記異方性エ
ッチングの条件に設定することにより、ほぼ垂直な側壁
をもつ良好なエッチング形状が得られた。なおP−SiN
膜2の膜質によってエッチング速度に変化は見られる
が、形状については非常に安定しており、またエッチン
グ後更にオーバーエッチングを最大50%まで行ったがオ
ーバーエッチング構造にはならないことが確められ、製
造時の工程管理を行ないやすくなる。
部に露出したポリイミド膜3をエッチングするために、
まずポリイミド膜3をO2を主体とするリアクティブイオ
ンエッチング(RIE)により開口を形成する。続いて第
1図(c)に示すように、P−SiN膜2をCHF3とO2の混
合ガスを用いて、平行平板型ドライエッチング装置によ
り異方性エッチングする。ここでエッチングの条件は、
第7図から第9図に示す実験結果に基づいて設定した条
件で実施する。即ち、上記P−SiN膜2の完全異方性形
状を得る条件としては、CHF3とO2の混合ガスについて、
O2の混合割合を10〜30%(第7図)望ましくは約20%,
ガス圧をほぼ0.03〜0.1Torr(第8図),高周波電力密
度を0.2w/cm2以上(第9図)に設定する。上記異方性エ
ッチングの条件に設定することにより、ほぼ垂直な側壁
をもつ良好なエッチング形状が得られた。なおP−SiN
膜2の膜質によってエッチング速度に変化は見られる
が、形状については非常に安定しており、またエッチン
グ後更にオーバーエッチングを最大50%まで行ったがオ
ーバーエッチング構造にはならないことが確められ、製
造時の工程管理を行ないやすくなる。
続いて上記P−SiN膜2に完全異方性エッチングがさ
れた半導体基板に、第1図(d)に示すように、再びCH
F3とO2の混合ガスを用いてエッチングする。ただし、こ
の工程では微細化を損なうことなく被覆性を高めるため
に、エッチング条件は上記完全異方性エッチングとは異
なる条件に設定する。即ちO2の混合割合はほぼ50%(第
7図),ガス圧は0.05Torr(第8図),高周波電力密度
は0.2w/cm2以上(第9図)としてエッチングする。上記
エッチング条件で行うことにより、ポリイミド膜3の側
面がエッチングされると共に、P−SiN膜2の開口下端
の垂直状態をほぼ維持しながら、上端部が後退し良好な
テーパーを形成する。
れた半導体基板に、第1図(d)に示すように、再びCH
F3とO2の混合ガスを用いてエッチングする。ただし、こ
の工程では微細化を損なうことなく被覆性を高めるため
に、エッチング条件は上記完全異方性エッチングとは異
なる条件に設定する。即ちO2の混合割合はほぼ50%(第
7図),ガス圧は0.05Torr(第8図),高周波電力密度
は0.2w/cm2以上(第9図)としてエッチングする。上記
エッチング条件で行うことにより、ポリイミド膜3の側
面がエッチングされると共に、P−SiN膜2の開口下端
の垂直状態をほぼ維持しながら、上端部が後退し良好な
テーパーを形成する。
第1図(e)は上記工程を終えた半導体基板に対し
て、ホトレジスト4を除去した表面にスパッタリング等
により、例えばAl−Siからなる上層配線5を被着し、開
口部に露出した下層配線1との間を電気的接続する。上
記工程により、スルーホール部において、ポリイミド膜
3の側壁からP−SiN膜2側壁の上端部にほぼ連続する
テーパーを形成することができ、上層配線5の段差被覆
性は大幅に改善され、被覆性の極めて優れた上層配線が
得られ、極めて安定した接続が得られる。
て、ホトレジスト4を除去した表面にスパッタリング等
により、例えばAl−Siからなる上層配線5を被着し、開
口部に露出した下層配線1との間を電気的接続する。上
記工程により、スルーホール部において、ポリイミド膜
3の側壁からP−SiN膜2側壁の上端部にほぼ連続する
テーパーを形成することができ、上層配線5の段差被覆
性は大幅に改善され、被覆性の極めて優れた上層配線が
得られ、極めて安定した接続が得られる。
上記エッチング工程は、コンタクト抵抗,ダメージ等
半導体回路素子としての特性に影響することもほとんど
ないことが確認されている。
半導体回路素子としての特性に影響することもほとんど
ないことが確認されている。
また本実施例のエッチング工程は、開口底部では垂直
なP−SiN側壁が形成されるため、微細な開口が形成さ
れ、それにもかかわらず段差被覆性の改善が図れ、また
同一のリアクティブイオンエッチング装置内で連続的に
加工することができ、工程の短縮が図れる。
なP−SiN側壁が形成されるため、微細な開口が形成さ
れ、それにもかかわらず段差被覆性の改善が図れ、また
同一のリアクティブイオンエッチング装置内で連続的に
加工することができ、工程の短縮が図れる。
<発明の効果> 以上のように、本発明によれば、1回のマスク形成に
より開口部にオーバーハングを生じることなく、側壁に
所望のテーパーをつけ、配線材料の段差被覆性を良く
し、かつ複合膜を連続的にエッチングすることができ
る。また複合膜の下層絶縁膜は、異方性エッチングがも
つ微細加工を利用していることから、多数の半導体装置
(ウエハー)を同時処理した際に、ウエハー間の膜厚等
の不均一性によるバラツキを解消するため必要になるオ
ーバーエッチングに対しても、開口部の寸法の拡大が極
めて少く、寸法精度の優れた高密度半導体集積回路装置
を製造することができる。またエッチング面積の大小、
P−SiN膜自身の膜質の変化に強く、再現性の良い開口
が得られる。
より開口部にオーバーハングを生じることなく、側壁に
所望のテーパーをつけ、配線材料の段差被覆性を良く
し、かつ複合膜を連続的にエッチングすることができ
る。また複合膜の下層絶縁膜は、異方性エッチングがも
つ微細加工を利用していることから、多数の半導体装置
(ウエハー)を同時処理した際に、ウエハー間の膜厚等
の不均一性によるバラツキを解消するため必要になるオ
ーバーエッチングに対しても、開口部の寸法の拡大が極
めて少く、寸法精度の優れた高密度半導体集積回路装置
を製造することができる。またエッチング面積の大小、
P−SiN膜自身の膜質の変化に強く、再現性の良い開口
が得られる。
第1図(a)乃至(e)は、本発明の実施例を説明する
ための半導体基板断面図、第2図は、オーバーハングを
有する2層絶縁膜の断面図、第3図はオーバーハングを
もつ2層絶縁膜に配線材料を被着した半導体断面図、第
4図は2層絶縁膜の下層P−SiN膜に異方性エッチング
を施した半導体断面図、第5図は2層絶縁膜をもつ半導
体のオーバーハング構造を防止するための従来方法を説
明する半導体断面図、第6図はエッチングの選択比によ
り開口部のテーパー角を制御した半導体の断面図、第7
図乃至第9図は本発明のエッチング条件を導くための測
定図である。 1:下層配線、2:P−SiN膜、3:ポリイミド、4:マスク材
料、5:上層配線
ための半導体基板断面図、第2図は、オーバーハングを
有する2層絶縁膜の断面図、第3図はオーバーハングを
もつ2層絶縁膜に配線材料を被着した半導体断面図、第
4図は2層絶縁膜の下層P−SiN膜に異方性エッチング
を施した半導体断面図、第5図は2層絶縁膜をもつ半導
体のオーバーハング構造を防止するための従来方法を説
明する半導体断面図、第6図はエッチングの選択比によ
り開口部のテーパー角を制御した半導体の断面図、第7
図乃至第9図は本発明のエッチング条件を導くための測
定図である。 1:下層配線、2:P−SiN膜、3:ポリイミド、4:マスク材
料、5:上層配線
Claims (3)
- 【請求項1】多層配線間を電気的に分離する絶縁膜にス
ルーホールを形成する方法において、 下層配線が形成された半導体基板上に、SiN膜及び有機
膜を含む複合絶縁膜を形成し、 O2を含む雰囲気中でのドライエッチングにより上記有機
膜に開口を形成し、 上記有機膜をマスクに、CHF3とO2の混合ガス雰囲気中で
上記SiN膜に異方性エッチングにより開口を形成し、 上記SiN膜のエッチング条件よりO2濃度を高く設定したC
HF3とO2の混合ガス雰囲気中で上記SiN膜の開口上端部と
上記有機膜の開口側壁とを同時にエッチングして後退さ
せることにより、スルーホールを形成することを特徴と
する、多層層間絶縁膜のエッチング方法。 - 【請求項2】請求項1に記載の多層層間絶縁膜のエッチ
ング方法において、上記有機膜はポリイミド膜であり、
上記SiN膜を異方性エッチングするためのCHF3とO2混合
ガスのO2の濃度は、10〜30%に、圧力は、0.03〜0.1Tor
rに、高周波電力密度は、0.2W/cm2以上に設定されてな
ることを特徴とする、多層層間絶縁膜のエッチング方
法。 - 【請求項3】請求項2に記載の多層層間絶縁膜のエッチ
ング方法において、上記SiN膜の開口上端部と上記有機
膜の開口側壁とを同時にエッチングして後退させるため
のCHF3とO2混合ガスのO2の濃度は、50%に、圧力は、0.
05Torrに、高周波電力密度は、0.2W/cm2以上に設定され
てなることを特徴とする、多層層間絶縁膜のエッチング
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2281469A JP2695689B2 (ja) | 1990-10-18 | 1990-10-18 | 多層層間絶縁膜のエッチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2281469A JP2695689B2 (ja) | 1990-10-18 | 1990-10-18 | 多層層間絶縁膜のエッチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04155834A JPH04155834A (ja) | 1992-05-28 |
JP2695689B2 true JP2695689B2 (ja) | 1998-01-14 |
Family
ID=17639622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2281469A Expired - Fee Related JP2695689B2 (ja) | 1990-10-18 | 1990-10-18 | 多層層間絶縁膜のエッチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2695689B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5719065A (en) | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
US5814529A (en) | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
JP4209822B2 (ja) * | 1995-11-27 | 2009-01-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法及びel表示装置の作製方法 |
US6294799B1 (en) | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
JP4408012B2 (ja) | 2002-07-01 | 2010-02-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4526421B2 (ja) * | 2005-03-14 | 2010-08-18 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0797581B2 (ja) * | 1988-07-18 | 1995-10-18 | シャープ株式会社 | 半導体装置の製造方法 |
JPH02111054A (ja) * | 1988-10-20 | 1990-04-24 | Nec Corp | 半導体装置およびその製造方法 |
-
1990
- 1990-10-18 JP JP2281469A patent/JP2695689B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04155834A (ja) | 1992-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3669681B2 (ja) | 半導体装置の製造方法 | |
JPH04137751A (ja) | バイア・ホールの形成方法 | |
JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
JP2006013190A (ja) | 半導体装置の製造方法 | |
JPS60208838A (ja) | ポリイミドの傾斜エツチング法 | |
JPH11204504A (ja) | シリコン層のエッチング方法 | |
JPH0869992A (ja) | 絶縁層内への開口部の形成方法 | |
KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
JPH09205145A (ja) | 集積回路及びその製造方法 | |
KR0176199B1 (ko) | 반도체 소자의 접촉창 형성방법 | |
JP2695689B2 (ja) | 多層層間絶縁膜のエッチング方法 | |
JPH08335634A (ja) | 半導体装置の製造方法 | |
JPH0563940B2 (ja) | ||
JP2000307001A (ja) | 半導体装置の製造方法 | |
US6376357B1 (en) | Method for manufacturing a semiconductor device with voids in the insulation film between wirings | |
JP2000150632A (ja) | 半導体装置の製造方法 | |
JPH0313744B2 (ja) | ||
JPH09129730A (ja) | 半導体装置の製造方法 | |
JPH0228923A (ja) | 半導体装置の製造方法 | |
JP2628339B2 (ja) | 半導体装置の製造方法 | |
JPH04259241A (ja) | 半導体装置の製造方法 | |
JPH1167909A (ja) | 半導体装置の製造方法 | |
JP3452344B2 (ja) | 半導体装置の製造方法 | |
KR100364812B1 (ko) | 반도체 소자의 제조방법 | |
US20020039837A1 (en) | Method of manufacturing a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |