JP2675713B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2675713B2 JP2675713B2 JP4073875A JP7387592A JP2675713B2 JP 2675713 B2 JP2675713 B2 JP 2675713B2 JP 4073875 A JP4073875 A JP 4073875A JP 7387592 A JP7387592 A JP 7387592A JP 2675713 B2 JP2675713 B2 JP 2675713B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- insulating film
- silicon
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に自己整合型シリサイデーション（通
称サリサイド）を用いたＭＯＳ型半導体装置の電極およ
び配線層の形成に適するものである。
造方法に関し、特に自己整合型シリサイデーション（通
称サリサイド）を用いたＭＯＳ型半導体装置の電極およ
び配線層の形成に適するものである。
【０００２】
【従来の技術】従来のＭＯＳトランジスタのソース、ド
レイン拡散層に対し、多結晶シリコン膜を用いて直接オ
ーミックコンタクトをとる製造方法を図５に示す。図中
１はＰ型基板、２は素子分離用絶縁膜、３はゲート絶縁
膜、４ａ、４ｂは多結晶シリコン膜、４ｃはゲート電
極、４ｄは配線、５ａ／５ｂはＮ型のソース、ドレイン
拡散層、５ｃはＮ型のコンタクト用拡散層である。すな
わち、図５（ａ）に示すように基板１の表面の素子分離
用絶縁膜２およびこれに囲まれた能動素子領域の絶縁膜
３上に多結晶シリコン４ａを堆積させる。その後、直接
コンタクトをとる位置に、リソグラフィ技術により多結
晶シリコン膜４ａ、ゲート絶縁膜３を除去して開口６を
形成する。更に多結晶シリコン膜４ｂを堆積させて、開
口６で、基板１と多結晶シリコン膜４ｂとを接触させる
（図５（ｂ）参照）。次に多結晶シリコン膜４ｂの低抵
抗化、基板１と多結晶シリコン膜４ｂとの接触のオーミ
ックコンタクト化のために、不純物を導入する。その後
図５（ｃ）の如くリソグラフィ技術により、多結晶シリ
コンのゲート電極４ｃ、多結晶シリコン４ｄの直接コン
タクト領域を形成する。その後は、通常の方法でＭＯＳ
トランジスタの形成を行う。
レイン拡散層に対し、多結晶シリコン膜を用いて直接オ
ーミックコンタクトをとる製造方法を図５に示す。図中
１はＰ型基板、２は素子分離用絶縁膜、３はゲート絶縁
膜、４ａ、４ｂは多結晶シリコン膜、４ｃはゲート電
極、４ｄは配線、５ａ／５ｂはＮ型のソース、ドレイン
拡散層、５ｃはＮ型のコンタクト用拡散層である。すな
わち、図５（ａ）に示すように基板１の表面の素子分離
用絶縁膜２およびこれに囲まれた能動素子領域の絶縁膜
３上に多結晶シリコン４ａを堆積させる。その後、直接
コンタクトをとる位置に、リソグラフィ技術により多結
晶シリコン膜４ａ、ゲート絶縁膜３を除去して開口６を
形成する。更に多結晶シリコン膜４ｂを堆積させて、開
口６で、基板１と多結晶シリコン膜４ｂとを接触させる
（図５（ｂ）参照）。次に多結晶シリコン膜４ｂの低抵
抗化、基板１と多結晶シリコン膜４ｂとの接触のオーミ
ックコンタクト化のために、不純物を導入する。その後
図５（ｃ）の如くリソグラフィ技術により、多結晶シリ
コンのゲート電極４ｃ、多結晶シリコン４ｄの直接コン
タクト領域を形成する。その後は、通常の方法でＭＯＳ
トランジスタの形成を行う。
【０００３】しかしながら上記従来の技術においては、
コンタクトを形成する開口部分で、多結晶シリコン膜４
ｂを堆積形成する前に完全に自然酸化膜を除去できない
ため、多結晶シリコン４ｂと基板１の界面に自然酸化膜
が残存してしまい、コンタクト抵抗が高くなる。
コンタクトを形成する開口部分で、多結晶シリコン膜４
ｂを堆積形成する前に完全に自然酸化膜を除去できない
ため、多結晶シリコン４ｂと基板１の界面に自然酸化膜
が残存してしまい、コンタクト抵抗が高くなる。
【０００４】また、上記コンタクト部分でオーミックコ
ンタクトを形成するため、不純物をイオン注入法とか気
相拡散法を用いて導入するが、低いコンタクト抵抗を実
現するためには、高い濃度の不純物を導入しなければな
らず、かつ通常のソース、ドレイン拡散層の不純物導入
もなされるため、シリコン基板１に形成されるコンタク
ト部分の拡散層５ｃの接合深さが、拡散層５ａに比べて
深くなり、素子分離用絶縁膜２を隔てて隣の能動素子領
域（図示せず）の拡散層（５ｃ相当）となる部分との電
気的耐圧が悪くなる問題点がある。すなわち図５のもの
は、上記コンタクト抵抗と耐圧について、一方を良くし
ようとすると他方が悪くなる問題点がある。
ンタクトを形成するため、不純物をイオン注入法とか気
相拡散法を用いて導入するが、低いコンタクト抵抗を実
現するためには、高い濃度の不純物を導入しなければな
らず、かつ通常のソース、ドレイン拡散層の不純物導入
もなされるため、シリコン基板１に形成されるコンタク
ト部分の拡散層５ｃの接合深さが、拡散層５ａに比べて
深くなり、素子分離用絶縁膜２を隔てて隣の能動素子領
域（図示せず）の拡散層（５ｃ相当）となる部分との電
気的耐圧が悪くなる問題点がある。すなわち図５のもの
は、上記コンタクト抵抗と耐圧について、一方を良くし
ようとすると他方が悪くなる問題点がある。
【０００５】
【発明が解決しようとする課題】本発明は上記実情に鑑
みてなされたもので、拡散層の接合深さを浅く保ったま
ま、局所配線と拡散層のコンタクト抵抗を低くすること
ができる半導体装置及びその製造方法を提供することを
目的とする。
みてなされたもので、拡散層の接合深さを浅く保ったま
ま、局所配線と拡散層のコンタクト抵抗を低くすること
ができる半導体装置及びその製造方法を提供することを
目的とする。
【０００６】
【課題を解決するための手段と作用】上記目的を達成す
るために、請求項１に係る発明では、シリコン基板に形
成された、素子分離用絶縁膜によって囲まれている能動
素子領域と、前記素子分離用絶縁膜上から前記能動素子
領域上の一部分上にかけて、薄い絶縁膜を介して形成さ
れた、上部を非晶質層とし、下部を多結晶層とした２層
構造からなり、側壁が前記能動素子領域の表面に対して
順テーパとされている、シリコンを含む局所配線と、前
記局所配線の下を除く前記能動素子領域の他の部分の表
面上と、前記局所配線の表面上とにそれぞれ形成される
部分を持つとともに、前記能動素子領域と前記局所配線
とを、前記局所配線の側壁上、および前記局所配線と前
記能動素子領域との間に介在する前記薄い絶縁膜の側壁
上に形成される部分を介して互いに接続する、シリコン
と高融点金属とのシリサイド膜とを具備することを特徴
とする。請求項１に係る発明であると、能動素子領域と
局所配線とを、能動素子領域上に形成される部分、局所
配線の側壁を含む表面上に形成される部分、および局所
配線と能動素子領域との間に介在する薄い絶縁膜の側壁
上に形成される部分をそれぞれ有する、シリコンと高融
点金属とのシリサイド膜によって接続する。この構成を
有することによって、局所配線と能動素子領域とを、自
然酸化膜の影響を受けずに接続することができる。さら
に能動素子領域においては、従来ようにオーミックコン
タクトを形成するための不純物導入を省略することがで
き、能動素子領域の接合深さ（拡散層の接合深さ）を浅
く保つことができる。よって、能動素子領域の接合深さ
（拡散層の接合深さ）を浅く保ったまま、局所配線と能
動素子領域とのコンタクト抵抗を低くすることができ
る。さらに、局所配線の側壁を、能動素子領域の表面に
対して順テーパとすることで、シリサイド膜を形成する
ための高融点金属膜を、能動素子領域の表面上から局所
配線の表面上にかけて、均一に形成することができる。
これにより、局所配線の側壁上、および局所配線と能動
素子領域との間に介在する薄い絶縁膜の側壁上にそれぞ
れ、シリサイド膜を、より確実に形成できる構造とな
る。さらに、局所配線を、上部を非晶質層、下部を多結
晶層とした２層構造とすることで、上部と下部とのエッ
チングレートを互いに変えることができる。このため、
局所配線の側壁に、能動素子領域の表面に対して順テー
パを得やすい構造となる。上記目的を達成するために、
請求項２に係る発明では、シリコン基板に、素子分離用
絶縁膜によって囲まれている能動素子領域を形成する工
程と、前記素子分離用絶縁膜上から前記能動素子領域上
の一部分上にかけて、薄い絶縁膜を介して、上部を非晶
質層とし、下部を多結晶層とした２層構造からなり、側
壁が前記能動素子領域の表面に対して順テーパとされて
いる、シリコンを含む局所配線を形成する工程と、前記
局所配線の下を除く前記能動素子領域の他の部分の表面
上と、前記局所配線の表面上とにそれぞれ形成される部
分を持つとともに、前記能動素子領域と前記局所配線と
を、前記局所配線の側壁上、および前記局所配線と前記
能動素子領域との間に介在する前記薄い絶縁膜の側壁上
に形成される部分を介して互いに接続する、シリコンと
高融点金属とのシリサイド膜を形成する工程とを具備す
ることを特徴とする。請求項２に係る発明であると、能
動素子領域上に形成される部分、局所配線の側壁を含む
表面上に形成される部分、および局所配線と能動素子領
域との間に介在する薄い絶縁膜の側壁上に形成される部
分をそれぞれ有し、能動素子領域と局所配線とを接続す
る、シリコンと高融点金属とのシリサイド膜を形成する
ので、能動素子領域の接合深さ（拡散層の接合深さ）を
浅く保つことができる。さらに、局所配線と能動素子領
域とを、自然酸化膜の影響を受けずに接続でき、コンタ
クト抵抗を低くできる。さらに、局所配線の側壁を能動
素子領域の表面に対して順テーパとするので、シリサイ
ド膜を形成するための高融点金属を、能動素子領域の表
面上から局所配線の表面上にかけて、均一に形成でき
る。さらに、局所配線の上部を上部を非晶質層とし、下
部を多結晶層とするので、局所配線の側壁に、能動素子
領域の表面に対して順テーパを得やすくできる。上記目
的を達成するために、請求項３に係る発明では、シリコ
ン基板に、素子分離用絶縁膜を形成し、この素子分離用
絶縁膜によって囲まれた能動素子領域を得る工程と、前
記能動素子領域に、ゲート電極、ソース領域およびドレ
イン領域を形成する工程と、少なくとも前記能動素子領
域に形成されたゲート電極、ソース領域およびドレイン
領域上に、薄い絶縁膜を形成する工程と、前記シリコン
基板上方全面に、上部を非晶質層とし、下部を多結晶層
とした２層構造からなるシリコン膜を形成する工程と、
前記２層構造のシリコン膜を、等方性エッチングにより
エッチングし、前記２層構造のシリコン膜から成るとと
もに、側壁が前記能動素子領域の表面に対して順テーパ
とされている局所配線を、前記素子分離用絶縁膜上から
前記ソース領域およびドレイン領域いずれか一方の一部
分上にかけて形成する工程と、前記局所配線を、等方性
エッチングによりエッチングし、前記局所配線の側壁
を、前記能動素子領域の表面に対して順テーパとする工
程と、前記薄い絶縁膜を、前記局所配線をマスクとして
除去する工程と、前記シリコン基板上方全面に、高融点
金属膜を形成する工程と、前記高融点金属膜に含まれる
高融点金属と、前記局所配線および前記ソース領域およ
びドレイン領域に含まれるシリコンとを反応させ、前記
ソース領域およびドレイン領域のいずれか一方の表面上
と前記局所配線の表面上とにそれぞれ形成されるととも
に、前記ソース領域およびドレイン領域のいずれか一方
と前記局所配線とを、前記局所配線の側壁上、および前
記局所配線下に残る前記薄い絶縁膜の露出した側壁上を
介して互いに接続する、前記高融点金属と前記シリコン
とのシリサイド膜を形成する工程とを具備することを特
徴とする。また、請求項４に係る発明では、請求項３に
係る発明において、前記上部を非晶質層とし、下部を多
結晶層とした２層構造からなるシリコン膜は、多結晶シ
リコン膜の上部にイオンを注入することにより形成する
ことを特徴とする。また、請求項５に係る発明では、請
求項３および請求項４のいずれかに係る発明において、
前記高融点金属膜に含まれる高融点金属と、前記局所配
線および前記ソース領域およびドレイン領域に含まれる
シリコンとを、熱処理によって反応させ、前記高融点金
属膜のうち、前記局所配線下に残る前記薄い絶縁膜の露
出した側壁上の部分は、前記高融点金属膜に前記局所配
線および前記能動素子領域から移動してくるシリコンに
よってシリサイド膜とすることを特徴とする。また、請
求項６に係る発明では、請求項３乃至請求項５いずれか
一つに係る発明において、前記高融点金属膜のうち、未
反応の部分を除去する工程を、さらに具備することを特
徴とする。請求項３〜請求項６に係る発明であると、請
求項２に係る発明と同様に、能動素子領域の接合深さ
（拡散層の接合深さ）を浅く保ったまま、局所配線と能
動素子領域とのコンタクト抵抗を低くすることができ
る。さらに、局所配線の側壁を能動素子領域の表面に対
して順テーパとするので、シリサイド膜を形成するため
の高融点金属を、能動素子領域の表面上から局所配線の
表面上にかけて、均一に形成できる。さらに、局所配線
の上部を上部を非晶質層とし、下部を多結晶層とするの
で、局所配線の側壁に、能動素子領域の表面に対して順
テーパが得やすくなる。上記目的を達成するために、請
求項７に係る発明では、素子分離用絶縁膜上に形成され
た、シリコンを含む第１の配線と、前記第１の配線の一
部分上に、薄い絶縁膜を介して形成された、上部を非晶
質層とし、下部を多結晶層とした２層構造からなり、側
壁が前記第１の配線の表面に対して順テーパとされてい
る、シリコンを含む第２の配線と、前記第２の配線の下
を除く前記第１の配線の他の部分の表面上と、前記第２
の配線の表面上とにそれぞれ形成される部分を持つとと
もに、前記第１の配線と前記第２の配線とを、前記第２
の配線の側壁上、および前記第１の配線と前記第２の配
線との間に介在する前記薄い絶縁膜の側壁上に形成され
る部分を介して互いに接続する、シリコンと高融点金属
とのシリサイドとを具備することを特徴とする。請求項
７に係る発明であると、第１の配線と第２の配線とを、
第１の配線上に形成される部分、第２の配線の側壁を含
む表面上に形成される部分、および第１の配線と第２の
配線との間に介在する薄い絶縁膜の側壁上に形成される
部分をそれぞれ有する、シリコンと高融点金属とのシリ
サイド膜によって接続する。この構成を有することによ
って、第１の配線と第２の配線とを、自然酸化膜の影響
を受けずに接続することができる。さらに、第２の配線
の側壁を、第１の配線の表面に対して順テーパとするこ
とで、シリサイド膜を形成するための高融点金属膜を、
第１の配線の表面上から第２の配線の表面上にかけて、
均一に形成することができる。これにより、第２の配線
の側壁上、および第１の配線と第２の配線との間に介在
する薄い絶縁膜の側壁上にそれぞれ、シリサイド膜を、
より確実に形成できる構造となる。さらに、局所配線
を、上部を非晶質層、下部を多結晶層とした２層構造と
することで、上部と下部とのエッチングレートを互いに
変えることができる。このため、局所配線の側壁に、能
動素子領域の表面に対して順テーパを得やすい構造とな
る。上記目的を達成するために、請求項８に係る発明で
は、素子分離用絶縁膜上に、シリコンを含む第１の配線
を形成する工程と、前記第１の配線の一部分上に、薄い
絶縁膜を介して、上部を非晶質層とし、下部を多結晶層
とした２層構造からなり、側壁が前記第１の配線の表面
に対して順テーパとされている、シリコンを含む第２の
配線を形成する工程と、前記第２の配線の下を除く前記
第１の配線の他の部分の表面上と、前記第２の配線の表
面上とにそれぞれ形成される部分を持つとともに、前記
第１の配線と前記第２の配線とを、前記第２の配線の側
壁上、および前記第１の配線と前記第２の配線との間に
介在する前記薄い絶縁膜の側壁上に形成される部分を介
して互いに接続する、シリコンと高融点金属とのシリサ
イド膜を形成する工程とを具備することを特徴とする。
請求項８に係る発明であると、第１の配線と第２の配線
とを、自然酸化膜の影響を受けずに接続できる。さら
に、第２の配線の側壁を、第１の配線の表面に対して順
テーパとすることで、シリサイド膜を形成するための高
融点金属膜を、第１の配線の表面上から第２の配線の表
面上にかけて、均一に形成することができる。さらに、
第２の配線の上部を上部を非晶質層とし、下部を多結晶
層とするので、第２の配線の側壁に、能動素子領域の表
面に対して順テーパが得やすくなる。
るために、請求項１に係る発明では、シリコン基板に形
成された、素子分離用絶縁膜によって囲まれている能動
素子領域と、前記素子分離用絶縁膜上から前記能動素子
領域上の一部分上にかけて、薄い絶縁膜を介して形成さ
れた、上部を非晶質層とし、下部を多結晶層とした２層
構造からなり、側壁が前記能動素子領域の表面に対して
順テーパとされている、シリコンを含む局所配線と、前
記局所配線の下を除く前記能動素子領域の他の部分の表
面上と、前記局所配線の表面上とにそれぞれ形成される
部分を持つとともに、前記能動素子領域と前記局所配線
とを、前記局所配線の側壁上、および前記局所配線と前
記能動素子領域との間に介在する前記薄い絶縁膜の側壁
上に形成される部分を介して互いに接続する、シリコン
と高融点金属とのシリサイド膜とを具備することを特徴
とする。請求項１に係る発明であると、能動素子領域と
局所配線とを、能動素子領域上に形成される部分、局所
配線の側壁を含む表面上に形成される部分、および局所
配線と能動素子領域との間に介在する薄い絶縁膜の側壁
上に形成される部分をそれぞれ有する、シリコンと高融
点金属とのシリサイド膜によって接続する。この構成を
有することによって、局所配線と能動素子領域とを、自
然酸化膜の影響を受けずに接続することができる。さら
に能動素子領域においては、従来ようにオーミックコン
タクトを形成するための不純物導入を省略することがで
き、能動素子領域の接合深さ（拡散層の接合深さ）を浅
く保つことができる。よって、能動素子領域の接合深さ
（拡散層の接合深さ）を浅く保ったまま、局所配線と能
動素子領域とのコンタクト抵抗を低くすることができ
る。さらに、局所配線の側壁を、能動素子領域の表面に
対して順テーパとすることで、シリサイド膜を形成する
ための高融点金属膜を、能動素子領域の表面上から局所
配線の表面上にかけて、均一に形成することができる。
これにより、局所配線の側壁上、および局所配線と能動
素子領域との間に介在する薄い絶縁膜の側壁上にそれぞ
れ、シリサイド膜を、より確実に形成できる構造とな
る。さらに、局所配線を、上部を非晶質層、下部を多結
晶層とした２層構造とすることで、上部と下部とのエッ
チングレートを互いに変えることができる。このため、
局所配線の側壁に、能動素子領域の表面に対して順テー
パを得やすい構造となる。上記目的を達成するために、
請求項２に係る発明では、シリコン基板に、素子分離用
絶縁膜によって囲まれている能動素子領域を形成する工
程と、前記素子分離用絶縁膜上から前記能動素子領域上
の一部分上にかけて、薄い絶縁膜を介して、上部を非晶
質層とし、下部を多結晶層とした２層構造からなり、側
壁が前記能動素子領域の表面に対して順テーパとされて
いる、シリコンを含む局所配線を形成する工程と、前記
局所配線の下を除く前記能動素子領域の他の部分の表面
上と、前記局所配線の表面上とにそれぞれ形成される部
分を持つとともに、前記能動素子領域と前記局所配線と
を、前記局所配線の側壁上、および前記局所配線と前記
能動素子領域との間に介在する前記薄い絶縁膜の側壁上
に形成される部分を介して互いに接続する、シリコンと
高融点金属とのシリサイド膜を形成する工程とを具備す
ることを特徴とする。請求項２に係る発明であると、能
動素子領域上に形成される部分、局所配線の側壁を含む
表面上に形成される部分、および局所配線と能動素子領
域との間に介在する薄い絶縁膜の側壁上に形成される部
分をそれぞれ有し、能動素子領域と局所配線とを接続す
る、シリコンと高融点金属とのシリサイド膜を形成する
ので、能動素子領域の接合深さ（拡散層の接合深さ）を
浅く保つことができる。さらに、局所配線と能動素子領
域とを、自然酸化膜の影響を受けずに接続でき、コンタ
クト抵抗を低くできる。さらに、局所配線の側壁を能動
素子領域の表面に対して順テーパとするので、シリサイ
ド膜を形成するための高融点金属を、能動素子領域の表
面上から局所配線の表面上にかけて、均一に形成でき
る。さらに、局所配線の上部を上部を非晶質層とし、下
部を多結晶層とするので、局所配線の側壁に、能動素子
領域の表面に対して順テーパを得やすくできる。上記目
的を達成するために、請求項３に係る発明では、シリコ
ン基板に、素子分離用絶縁膜を形成し、この素子分離用
絶縁膜によって囲まれた能動素子領域を得る工程と、前
記能動素子領域に、ゲート電極、ソース領域およびドレ
イン領域を形成する工程と、少なくとも前記能動素子領
域に形成されたゲート電極、ソース領域およびドレイン
領域上に、薄い絶縁膜を形成する工程と、前記シリコン
基板上方全面に、上部を非晶質層とし、下部を多結晶層
とした２層構造からなるシリコン膜を形成する工程と、
前記２層構造のシリコン膜を、等方性エッチングにより
エッチングし、前記２層構造のシリコン膜から成るとと
もに、側壁が前記能動素子領域の表面に対して順テーパ
とされている局所配線を、前記素子分離用絶縁膜上から
前記ソース領域およびドレイン領域いずれか一方の一部
分上にかけて形成する工程と、前記局所配線を、等方性
エッチングによりエッチングし、前記局所配線の側壁
を、前記能動素子領域の表面に対して順テーパとする工
程と、前記薄い絶縁膜を、前記局所配線をマスクとして
除去する工程と、前記シリコン基板上方全面に、高融点
金属膜を形成する工程と、前記高融点金属膜に含まれる
高融点金属と、前記局所配線および前記ソース領域およ
びドレイン領域に含まれるシリコンとを反応させ、前記
ソース領域およびドレイン領域のいずれか一方の表面上
と前記局所配線の表面上とにそれぞれ形成されるととも
に、前記ソース領域およびドレイン領域のいずれか一方
と前記局所配線とを、前記局所配線の側壁上、および前
記局所配線下に残る前記薄い絶縁膜の露出した側壁上を
介して互いに接続する、前記高融点金属と前記シリコン
とのシリサイド膜を形成する工程とを具備することを特
徴とする。また、請求項４に係る発明では、請求項３に
係る発明において、前記上部を非晶質層とし、下部を多
結晶層とした２層構造からなるシリコン膜は、多結晶シ
リコン膜の上部にイオンを注入することにより形成する
ことを特徴とする。また、請求項５に係る発明では、請
求項３および請求項４のいずれかに係る発明において、
前記高融点金属膜に含まれる高融点金属と、前記局所配
線および前記ソース領域およびドレイン領域に含まれる
シリコンとを、熱処理によって反応させ、前記高融点金
属膜のうち、前記局所配線下に残る前記薄い絶縁膜の露
出した側壁上の部分は、前記高融点金属膜に前記局所配
線および前記能動素子領域から移動してくるシリコンに
よってシリサイド膜とすることを特徴とする。また、請
求項６に係る発明では、請求項３乃至請求項５いずれか
一つに係る発明において、前記高融点金属膜のうち、未
反応の部分を除去する工程を、さらに具備することを特
徴とする。請求項３〜請求項６に係る発明であると、請
求項２に係る発明と同様に、能動素子領域の接合深さ
（拡散層の接合深さ）を浅く保ったまま、局所配線と能
動素子領域とのコンタクト抵抗を低くすることができ
る。さらに、局所配線の側壁を能動素子領域の表面に対
して順テーパとするので、シリサイド膜を形成するため
の高融点金属を、能動素子領域の表面上から局所配線の
表面上にかけて、均一に形成できる。さらに、局所配線
の上部を上部を非晶質層とし、下部を多結晶層とするの
で、局所配線の側壁に、能動素子領域の表面に対して順
テーパが得やすくなる。上記目的を達成するために、請
求項７に係る発明では、素子分離用絶縁膜上に形成され
た、シリコンを含む第１の配線と、前記第１の配線の一
部分上に、薄い絶縁膜を介して形成された、上部を非晶
質層とし、下部を多結晶層とした２層構造からなり、側
壁が前記第１の配線の表面に対して順テーパとされてい
る、シリコンを含む第２の配線と、前記第２の配線の下
を除く前記第１の配線の他の部分の表面上と、前記第２
の配線の表面上とにそれぞれ形成される部分を持つとと
もに、前記第１の配線と前記第２の配線とを、前記第２
の配線の側壁上、および前記第１の配線と前記第２の配
線との間に介在する前記薄い絶縁膜の側壁上に形成され
る部分を介して互いに接続する、シリコンと高融点金属
とのシリサイドとを具備することを特徴とする。請求項
７に係る発明であると、第１の配線と第２の配線とを、
第１の配線上に形成される部分、第２の配線の側壁を含
む表面上に形成される部分、および第１の配線と第２の
配線との間に介在する薄い絶縁膜の側壁上に形成される
部分をそれぞれ有する、シリコンと高融点金属とのシリ
サイド膜によって接続する。この構成を有することによ
って、第１の配線と第２の配線とを、自然酸化膜の影響
を受けずに接続することができる。さらに、第２の配線
の側壁を、第１の配線の表面に対して順テーパとするこ
とで、シリサイド膜を形成するための高融点金属膜を、
第１の配線の表面上から第２の配線の表面上にかけて、
均一に形成することができる。これにより、第２の配線
の側壁上、および第１の配線と第２の配線との間に介在
する薄い絶縁膜の側壁上にそれぞれ、シリサイド膜を、
より確実に形成できる構造となる。さらに、局所配線
を、上部を非晶質層、下部を多結晶層とした２層構造と
することで、上部と下部とのエッチングレートを互いに
変えることができる。このため、局所配線の側壁に、能
動素子領域の表面に対して順テーパを得やすい構造とな
る。上記目的を達成するために、請求項８に係る発明で
は、素子分離用絶縁膜上に、シリコンを含む第１の配線
を形成する工程と、前記第１の配線の一部分上に、薄い
絶縁膜を介して、上部を非晶質層とし、下部を多結晶層
とした２層構造からなり、側壁が前記第１の配線の表面
に対して順テーパとされている、シリコンを含む第２の
配線を形成する工程と、前記第２の配線の下を除く前記
第１の配線の他の部分の表面上と、前記第２の配線の表
面上とにそれぞれ形成される部分を持つとともに、前記
第１の配線と前記第２の配線とを、前記第２の配線の側
壁上、および前記第１の配線と前記第２の配線との間に
介在する前記薄い絶縁膜の側壁上に形成される部分を介
して互いに接続する、シリコンと高融点金属とのシリサ
イド膜を形成する工程とを具備することを特徴とする。
請求項８に係る発明であると、第１の配線と第２の配線
とを、自然酸化膜の影響を受けずに接続できる。さら
に、第２の配線の側壁を、第１の配線の表面に対して順
テーパとすることで、シリサイド膜を形成するための高
融点金属膜を、第１の配線の表面上から第２の配線の表
面上にかけて、均一に形成することができる。さらに、
第２の配線の上部を上部を非晶質層とし、下部を多結晶
層とするので、第２の配線の側壁に、能動素子領域の表
面に対して順テーパが得やすくなる。
【０００７】
【０００８】
【０００９】
【００１０】
【００１１】
【実施例】図１は本発明の一実施例の工程図である。こ
こで図２のものと対応する箇所には同一符号を用いる。
図１（ａ）に示すように、従来技術を用いて基板１上に
素子分離用絶縁膜２、ゲート絶縁膜３、ゲート電極４ｃ
を設け、かつソース、ドレイン拡散層５ａ、５ｂを設け
る。また絶縁膜形成、異方性エッチングで、ゲート電極
の側面に絶縁性側壁７を形成しておく。その後図１
（ｂ）に示すように、１５ｎｍ程度の酸化膜１０を、ゲ
ート電極４ｃ上、拡散層５ａ、５ｂ上を含む領域上に形
成し、また酸化膜１０上に２００ｎｍ程度の多結晶シリ
コン膜１１を堆積する。次にフォトリソグラフィ技術に
より、素子分離用絶縁膜２および該膜のエッジ部付近の
ゲート絶縁膜上の多結晶シリコン膜上にレジストパター
ン１２を形成し、図１（ｃ）のように酸化膜に対して高
い選択比を有するドライエッチング法により、レジスト
パターン１２の下の多結晶シリコン以外の多結晶シリコ
ンを除去した。次に、レジストパターン１２を図１
（ｃ）のように除去し、ウエットエッチング法で酸化膜
１０を除去した。そして上面に高融点金属膜１３を堆積
する。この金属膜１３としては、ここでは４０ｎｍ厚の
チタンを用いた。その後、熱処理を行うことにより、Ｔ
ｉとＳｉの合金反応を起こさせる。このときの熱処理
は、７５０℃、３０秒の高温短時間熱処理を窒素雰囲気
で行った。このとき高融点金属膜１３と接する部分、つ
まりシリコン膜と多結晶シリコン膜１１には金属シリサ
イド膜１４が形成される。またこの時、図１（ｃ）、
（ｄ）において、シリコン層５ａからはシリコンが上方
へ移動し、かつシリコン膜１１からはシリコンが側方へ
移動し、結局薄い酸化膜１０の先端付近にも金属シリサ
イドが形成され、酸化膜１０が非常に薄いため、酸化膜
１０の先端付近に形成された上記金属シリサイド膜で、
酸化膜２、１０上の金属シリサイド膜１４と、拡散層５
ａ上の金属シリサイド膜１４とが接続される。その後、
水酸化アンモニウムと過酸化水素水を含む混合溶液によ
り、未反応の高融点金属膜（側壁７上などの）１３を除
去する。その後もう一度熱処理を行う。これは、Ｃ54の
結晶構造を有する
こで図２のものと対応する箇所には同一符号を用いる。
図１（ａ）に示すように、従来技術を用いて基板１上に
素子分離用絶縁膜２、ゲート絶縁膜３、ゲート電極４ｃ
を設け、かつソース、ドレイン拡散層５ａ、５ｂを設け
る。また絶縁膜形成、異方性エッチングで、ゲート電極
の側面に絶縁性側壁７を形成しておく。その後図１
（ｂ）に示すように、１５ｎｍ程度の酸化膜１０を、ゲ
ート電極４ｃ上、拡散層５ａ、５ｂ上を含む領域上に形
成し、また酸化膜１０上に２００ｎｍ程度の多結晶シリ
コン膜１１を堆積する。次にフォトリソグラフィ技術に
より、素子分離用絶縁膜２および該膜のエッジ部付近の
ゲート絶縁膜上の多結晶シリコン膜上にレジストパター
ン１２を形成し、図１（ｃ）のように酸化膜に対して高
い選択比を有するドライエッチング法により、レジスト
パターン１２の下の多結晶シリコン以外の多結晶シリコ
ンを除去した。次に、レジストパターン１２を図１
（ｃ）のように除去し、ウエットエッチング法で酸化膜
１０を除去した。そして上面に高融点金属膜１３を堆積
する。この金属膜１３としては、ここでは４０ｎｍ厚の
チタンを用いた。その後、熱処理を行うことにより、Ｔ
ｉとＳｉの合金反応を起こさせる。このときの熱処理
は、７５０℃、３０秒の高温短時間熱処理を窒素雰囲気
で行った。このとき高融点金属膜１３と接する部分、つ
まりシリコン膜と多結晶シリコン膜１１には金属シリサ
イド膜１４が形成される。またこの時、図１（ｃ）、
（ｄ）において、シリコン層５ａからはシリコンが上方
へ移動し、かつシリコン膜１１からはシリコンが側方へ
移動し、結局薄い酸化膜１０の先端付近にも金属シリサ
イドが形成され、酸化膜１０が非常に薄いため、酸化膜
１０の先端付近に形成された上記金属シリサイド膜で、
酸化膜２、１０上の金属シリサイド膜１４と、拡散層５
ａ上の金属シリサイド膜１４とが接続される。その後、
水酸化アンモニウムと過酸化水素水を含む混合溶液によ
り、未反応の高融点金属膜（側壁７上などの）１３を除
去する。その後もう一度熱処理を行う。これは、Ｃ54の
結晶構造を有する
【００１２】ＴｉＳｉ2 を形成し、金属シリサイド膜１
４の抵抗を低下させるためである。熱処理は、９００
℃、２０秒のＲＴＡ（ラピッド・サーマル・アニール）
（高温短時間処理）法を窒素雰囲気で行った。この結
果、図１（ｄ）のごとき構造が実現される。このものに
あっては、ＭＯＳトランジスタ１５、１６の接続時に次
のような利点が具備される。
４の抵抗を低下させるためである。熱処理は、９００
℃、２０秒のＲＴＡ（ラピッド・サーマル・アニール）
（高温短時間処理）法を窒素雰囲気で行った。この結
果、図１（ｄ）のごとき構造が実現される。このものに
あっては、ＭＯＳトランジスタ１５、１６の接続時に次
のような利点が具備される。
【００１３】（イ）局所配線１１の接続部分が金属シリ
サイド膜で結合されるため、従来技術のように、多結晶
シリコン膜とシリコン基板の界面の自然酸化膜の影響を
受けないで、低いコンタクト抵抗を実現できる。
サイド膜で結合されるため、従来技術のように、多結晶
シリコン膜とシリコン基板の界面の自然酸化膜の影響を
受けないで、低いコンタクト抵抗を実現できる。
【００１４】（ロ）従来技術のようなオーミックコンタ
クト形成のための不純物導入５ｃも省略できるため、ソ
ース、ドレイン拡散層の接合深さを浅く保ち、素子分離
用絶縁膜２を隔てて隣の能動素子領域の拡散層との耐圧
劣化を防止できる。
クト形成のための不純物導入５ｃも省略できるため、ソ
ース、ドレイン拡散層の接合深さを浅く保ち、素子分離
用絶縁膜２を隔てて隣の能動素子領域の拡散層との耐圧
劣化を防止できる。
【００１５】（ハ）多結晶シリコン膜１１のパターニン
グ時に、該膜１１の下に酸化膜１０がないと、膜１１と
５ａは共にＳｉだからエッチング選択比がないため、拡
散層５ａに穴が開く（エッチングのし過ぎ）。すると拡
散層５ａの表面をシリサイド化したとき、このシリサイ
ドが拡散層５ａを突き破って基板１に達し、半導体層
１、５ａ間の耐圧を劣化させる。しかし図１では酸化膜
１０がエッチング防護壁となり、膜１１のエッチングし
過ぎのストッパーの役目をするため、上記従来の耐圧劣
化の問題が生じない。 （ニ）金属膜１３とシリコンとの間の自然酸化膜も金属
シリサイド反応過程で、多少還元され、配線抵抗の減少
化に寄与すると考えられる。したがってコンタクト抵抗
の低減化、集積回路の微細化配線も可能となるものであ
る。
グ時に、該膜１１の下に酸化膜１０がないと、膜１１と
５ａは共にＳｉだからエッチング選択比がないため、拡
散層５ａに穴が開く（エッチングのし過ぎ）。すると拡
散層５ａの表面をシリサイド化したとき、このシリサイ
ドが拡散層５ａを突き破って基板１に達し、半導体層
１、５ａ間の耐圧を劣化させる。しかし図１では酸化膜
１０がエッチング防護壁となり、膜１１のエッチングし
過ぎのストッパーの役目をするため、上記従来の耐圧劣
化の問題が生じない。 （ニ）金属膜１３とシリコンとの間の自然酸化膜も金属
シリサイド反応過程で、多少還元され、配線抵抗の減少
化に寄与すると考えられる。したがってコンタクト抵抗
の低減化、集積回路の微細化配線も可能となるものであ
る。
【００１６】図２は本発明の他の実施例である。すなわ
ち図１の実施例では、図６のごとく素子分離用絶縁膜２
を間において隣り合う各能動素子領域のソース・ドレイ
ン拡散層５ａまたは５ｂ上の局所配線パターンとなる多
結晶シリコン膜１１を、ドライエッチング法により所定
の領域に形成した際、多結晶シリコン膜１１のエッジ部
の上端、下端部間が逆テーパのような形状１１ａとな
り、このため、高融点金属１３を堆積した際、この段差
部分の被覆性が低下し、特に下端の角部１８で、高融点
金属膜１３の膜厚が薄くなるため、この金属膜による配
線の非導通の原因となる問題がある。そこで図２の実施
例では、この問題を解決している。この図２の実施例に
おいて、図２（ａ）の構成を得るまでの工程は、図１
（ｂ）の場合と対応するので、相互に対応する符号を用
いる。
ち図１の実施例では、図６のごとく素子分離用絶縁膜２
を間において隣り合う各能動素子領域のソース・ドレイ
ン拡散層５ａまたは５ｂ上の局所配線パターンとなる多
結晶シリコン膜１１を、ドライエッチング法により所定
の領域に形成した際、多結晶シリコン膜１１のエッジ部
の上端、下端部間が逆テーパのような形状１１ａとな
り、このため、高融点金属１３を堆積した際、この段差
部分の被覆性が低下し、特に下端の角部１８で、高融点
金属膜１３の膜厚が薄くなるため、この金属膜による配
線の非導通の原因となる問題がある。そこで図２の実施
例では、この問題を解決している。この図２の実施例に
おいて、図２（ａ）の構成を得るまでの工程は、図１
（ｂ）の場合と対応するので、相互に対応する符号を用
いる。
【００１７】その後図２（ｂ）のように、１０ｎｍ程度
の酸化膜１０を、ゲート電極４ｃ上及びソース・ドレイ
ン拡散層５ａ、５ｂ上を含む全面に形成し、その上に２
００ｎｍの多結晶シリコン膜１１を堆積する。そして全
面にＡｒイオンの注入を行う。このＡｒイオン注入によ
り、多結晶シリコン膜１１の上層部は非晶質化し、シリ
コン膜１１は、上側の非晶質シリコン膜１１ｂと下側の
多結晶シリコン膜１１ｃとの二層構造膜となる。
の酸化膜１０を、ゲート電極４ｃ上及びソース・ドレイ
ン拡散層５ａ、５ｂ上を含む全面に形成し、その上に２
００ｎｍの多結晶シリコン膜１１を堆積する。そして全
面にＡｒイオンの注入を行う。このＡｒイオン注入によ
り、多結晶シリコン膜１１の上層部は非晶質化し、シリ
コン膜１１は、上側の非晶質シリコン膜１１ｂと下側の
多結晶シリコン膜１１ｃとの二層構造膜となる。
【００１８】さらに図２（ｃ）に示すように、素子分離
用絶縁膜２およびそのエッジ部付近の酸化膜１０上の非
晶質膜１１ｂ上にレジストパターン１２を形成し、酸化
膜に対して高い選択比を有するドライエッチング法によ
り、レジストパターン１２をマスクとして積層膜１１を
除去する。この積層膜１１を、該膜を構成する両方の膜
に対し同一条件で等方性ドライエッチングを行うと、非
晶質シリコン膜１１ｂのエッチングレートが多結晶シリ
コン膜１１ｃのそれより大きくなるため、図２（ｄ）に
示すように局所配線１１のエッジ部付近の形状は、この
エッジ部付近に仮の直方体を載置したことを想定した場
合、この直方体の側壁が上に行くほど削り取られた形
状、つまり上に行くにつれて細くなるような順テーパ形
状となる。その後レジストパターン１２は除去する。
用絶縁膜２およびそのエッジ部付近の酸化膜１０上の非
晶質膜１１ｂ上にレジストパターン１２を形成し、酸化
膜に対して高い選択比を有するドライエッチング法によ
り、レジストパターン１２をマスクとして積層膜１１を
除去する。この積層膜１１を、該膜を構成する両方の膜
に対し同一条件で等方性ドライエッチングを行うと、非
晶質シリコン膜１１ｂのエッチングレートが多結晶シリ
コン膜１１ｃのそれより大きくなるため、図２（ｄ）に
示すように局所配線１１のエッジ部付近の形状は、この
エッジ部付近に仮の直方体を載置したことを想定した場
合、この直方体の側壁が上に行くほど削り取られた形
状、つまり上に行くにつれて細くなるような順テーパ形
状となる。その後レジストパターン１２は除去する。
【００１９】図２（ｄ）に示すように、上記酸化膜１０
を選択的に除去してから、高融点金属膜１３を堆積によ
り形成する。この膜１３としては、４０ｎｍのチタンを
用いた。局所配線パターン１１のエッジ付近は順テーパ
１９であるため、Ｔｉ膜１３の被覆性、特に図３に示す
ごとく、段差部１８付近の膜１３の被覆性は向上し、均
一な膜厚のＴｉ膜１３が堆積できる。
を選択的に除去してから、高融点金属膜１３を堆積によ
り形成する。この膜１３としては、４０ｎｍのチタンを
用いた。局所配線パターン１１のエッジ付近は順テーパ
１９であるため、Ｔｉ膜１３の被覆性、特に図３に示す
ごとく、段差部１８付近の膜１３の被覆性は向上し、均
一な膜厚のＴｉ膜１３が堆積できる。
【００２０】その後図１（ｅ）に示すごとく、熱処理を
行うことにより合金反応をおこさせる。このときの熱処
理としては、７５０度、３０秒の高温短時間熱処理を窒
素雰囲気で行った。このとき高融点金属膜１３とシリコ
ン（４ｃ、５ａ、５ｂ、１１の部分）とが接する部分お
よびその付近には、金属シリサイド膜（金属珪素膜）１
４が形成される。その後、硫酸と過酸化水素水を含む混
合溶液、または水酸化アンモニウムと水酸化水素水を含
む混合溶液により、高融点金属膜１１のうちの未反応の
部分は除去する。その後、もう一度熱処理を行う。これ
は、金属シリサイド膜１４に、Ｃ54の結晶構造を有する
ＴｉＳｉ2 を形成し、金属シリサイド膜１４の抵抗を低
下させるためである。このときの熱処理は、９００度、
２０秒のＲＴＡを窒素雰囲気で行った。その結果、図２
（ｅ）の構造が実現される。
行うことにより合金反応をおこさせる。このときの熱処
理としては、７５０度、３０秒の高温短時間熱処理を窒
素雰囲気で行った。このとき高融点金属膜１３とシリコ
ン（４ｃ、５ａ、５ｂ、１１の部分）とが接する部分お
よびその付近には、金属シリサイド膜（金属珪素膜）１
４が形成される。その後、硫酸と過酸化水素水を含む混
合溶液、または水酸化アンモニウムと水酸化水素水を含
む混合溶液により、高融点金属膜１１のうちの未反応の
部分は除去する。その後、もう一度熱処理を行う。これ
は、金属シリサイド膜１４に、Ｃ54の結晶構造を有する
ＴｉＳｉ2 を形成し、金属シリサイド膜１４の抵抗を低
下させるためである。このときの熱処理は、９００度、
２０秒のＲＴＡを窒素雰囲気で行った。その結果、図２
（ｅ）の構造が実現される。
【００２１】図４は本発明の他の実施例である。ここで
２１は、例えば素子分離用絶縁膜２上に形成された他の
多結晶シリコン配線である。この配線２１の上に、テー
パ付き積層膜１１が接して設けられるか、または配線２
１に接して跨ぐように積層膜１１が設けられる。その後
両シリコン膜１１、２１上に金属シリサイド膜１４が設
けられるが、積層膜１１に順テーパが設けられているた
め、金属シリサイド膜１４が滑らかに形成され、したが
って配線が良好に行われるものである。
２１は、例えば素子分離用絶縁膜２上に形成された他の
多結晶シリコン配線である。この配線２１の上に、テー
パ付き積層膜１１が接して設けられるか、または配線２
１に接して跨ぐように積層膜１１が設けられる。その後
両シリコン膜１１、２１上に金属シリサイド膜１４が設
けられるが、積層膜１１に順テーパが設けられているた
め、金属シリサイド膜１４が滑らかに形成され、したが
って配線が良好に行われるものである。
【００２２】なお本発明は、上記実施例のみに限られず
種々の応用が可能である。例えば実施例では、高融点金
属として、チタン膜を例としたが、Ｔｉ、Ｗ、Ｃｏ、Ｐ
ｔ、Ｍｏなどの金属単層膜またはこれらの合金膜などを
使用してもよい。また実施例で、局所配線に多結晶シリ
コン膜を用いたが、金属シリサイドが形成されるシリコ
ンとして、非晶質シリコン膜、シリコンの合金膜、単結
晶シリコンなどを用いてもよい。また本発明は、単チャ
ネルＭＯＳ構造のみならず、ＣＭＯＳ構造に適用しても
大きな効果が得られる。また実施例では、多結晶シリコ
ン膜１１にイオン注入を行って、非晶質シリコン膜と多
結晶シリコン膜との積層膜を得たが、非晶質シリコン膜
（上層）と多結晶シリコン膜（下層）の積層構造にすれ
ば、前記イオン注入は不要化される。また実施例のごと
くイオン注入で積層膜を得る場合は、Ａｒイオンに限ら
れず、多結晶シリコン膜を非晶質化できるものであれ
ば、どの様なイオンを用いてもかまわない。
種々の応用が可能である。例えば実施例では、高融点金
属として、チタン膜を例としたが、Ｔｉ、Ｗ、Ｃｏ、Ｐ
ｔ、Ｍｏなどの金属単層膜またはこれらの合金膜などを
使用してもよい。また実施例で、局所配線に多結晶シリ
コン膜を用いたが、金属シリサイドが形成されるシリコ
ンとして、非晶質シリコン膜、シリコンの合金膜、単結
晶シリコンなどを用いてもよい。また本発明は、単チャ
ネルＭＯＳ構造のみならず、ＣＭＯＳ構造に適用しても
大きな効果が得られる。また実施例では、多結晶シリコ
ン膜１１にイオン注入を行って、非晶質シリコン膜と多
結晶シリコン膜との積層膜を得たが、非晶質シリコン膜
（上層）と多結晶シリコン膜（下層）の積層構造にすれ
ば、前記イオン注入は不要化される。また実施例のごと
くイオン注入で積層膜を得る場合は、Ａｒイオンに限ら
れず、多結晶シリコン膜を非晶質化できるものであれ
ば、どの様なイオンを用いてもかまわない。
【００２３】
【発明の効果】以上説明したごとく本発明によれば、拡
散層の接合深さを浅く保ったまま、局所配線と拡散層の
コンタクト抵抗を低くできるなどの利点を有するもので
ある。また、局所配線接続のエッジ部に順テーパがつく
ことにより、高融点金属を堆積するときのステップカバ
レッジも改善され、配線の電気的、物理的特性も向上す
るものである。
散層の接合深さを浅く保ったまま、局所配線と拡散層の
コンタクト抵抗を低くできるなどの利点を有するもので
ある。また、局所配線接続のエッジ部に順テーパがつく
ことにより、高融点金属を堆積するときのステップカバ
レッジも改善され、配線の電気的、物理的特性も向上す
るものである。
【図１】本発明の一実施例の工程図。
【図２】本発明の他の実施例の工程図。
【図３】図２の一部を拡大して示す構成図。
【図４】本発明のさらに他の実施例の工程図。
【図５】従来例の工程図。
【図６】図１の実施例の不具合部分を拡大して示す構成
図。
図。
１…半導体基板、２…素子分離用絶縁膜、３…ゲート絶
縁膜、４ｃ…ゲート電極、５ａ、５ｂ…ソース／ドレイ
ン拡散層。７…絶縁性側壁、１０…酸化膜、１１…多結
晶シリコン膜、１１ｂ…非晶質シリコン膜、１１ｃ…多
結晶シリコン膜、１２…レジスト膜、１３…高融点金属
膜、１４…金属シリサイド膜、１５、１６…ＭＯＳトラ
ンジスタ、１９…テーパ、２１…多結晶シリコン膜。
縁膜、４ｃ…ゲート電極、５ａ、５ｂ…ソース／ドレイ
ン拡散層。７…絶縁性側壁、１０…酸化膜、１１…多結
晶シリコン膜、１１ｂ…非晶質シリコン膜、１１ｃ…多
結晶シリコン膜、１２…レジスト膜、１３…高融点金属
膜、１４…金属シリサイド膜、１５、１６…ＭＯＳトラ
ンジスタ、１９…テーパ、２１…多結晶シリコン膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/092 29/78 (72)発明者 豊島 義明 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (56)参考文献 特開 平４−162563（ＪＰ，Ａ) 特開 昭61−240656（ＪＰ，Ａ)
Claims (8)
- 【請求項１】 シリコン基板に形成された、素子分離用
絶縁膜によって囲まれている能動素子領域と、 前記素子分離用絶縁膜上から前記能動素子領域上の一部
分上にかけて、薄い絶縁膜を介して形成された、上部を
非晶質層とし、下部を多結晶層とした２層構造からな
り、側壁が前記能動素子領域の表面に対して順テーパと
されている、シリコンを含む局所配線と、 前記局所配線の下を除く前記能動素子領域の他の部分の
表面上と、前記局所配線の表面上とにそれぞれ形成され
る部分を持つとともに、前記能動素子領域と前記局所配
線とを、前記局所配線の側壁上、および前記局所配線と
前記能動素子領域との間に介在する前記薄い絶縁膜の側
壁上に形成される部分を介して互いに接続する、シリコ
ンと高融点金属とのシリサイド膜とを具備することを特
徴とする半導体装置。 - 【請求項２】 シリコン基板に、素子分離用絶縁膜によ
って囲まれている能動素子領域を形成する工程と、 前記素子分離用絶縁膜上から前記能動素子領域上の一部
分上にかけて、薄い絶縁膜を介して、上部を非晶質層と
し、下部を多結晶層とした２層構造からなり、側壁が前
記能動素子領域の表面に対して順テーパとされている、
シリコンを含む局所配線を形成する工程と、 前記局所配線の下を除く前記能動素子領域の他の部分の
表面上と、前記局所配線の表面上とにそれぞれ形成され
る部分を持つとともに、前記能動素子領域と前記局所配
線とを、前記局所配線の側壁上、および前記局所配線と
前記能動素子領域との間に介在する前記薄い絶縁膜の側
壁上に形成される部分を介して互いに接続する、シリコ
ンと高融点金属とのシリサイド膜を形成する工程とを具
備することを特徴とする半導体装置の製造方法。 - 【請求項３】 シリコン基板に、素子分離用絶縁膜を形
成し、この素子分離用絶縁膜によって囲まれた能動素子
領域を得る工程と、 前記能動素子領域に、ゲート電極、ソース領域およびド
レイン領域を形成する工程と、 少なくとも前記能動素子領域に形成されたゲート電極、
ソース領域およびドレイン領域上に、薄い絶縁膜を形成
する工程と、 前記シリコン基板上方全面に、上部を非晶質層とし、下
部を多結晶層とした２層構造からなるシリコン膜を形成
する工程と、 前記２層構造のシリコン膜を、等方性エッチングにより
エッチングし、前記２層構造のシリコン膜から成るとと
もに、側壁が前記能動素子領域の表面に対して順テーパ
とされている局所配線を、前記素子分離用絶縁膜上から
前記ソース領域およびドレイン領域いずれか一方の一部
分上にかけて形成する工程と、 前記薄い絶縁膜を、前記局所配線をマスクとして除去す
る工程と、 前記シリコン基板上方全面に、高融点金属膜を形成する
工程と、 前記高融点金属膜に含まれる高融点金属と、前記局所配
線および前記ソース領域およびドレイン領域に含まれる
シリコンとを反応させ、前記ソース領域およびドレイン
領域のいずれか一方の表面上と前記局所配線の表面上と
にそれぞれ形成されるとともに、前記ソース領域および
ドレイン領域のいずれか一方と前記局所配線とを、前記
局所配線の側壁上、および前記局所配線下に残る前記薄
い絶縁膜の露出した側壁上を介して互いに接続する、前
記高融点金属と前記シリコンとのシリサイド膜を形成す
る工程とを具備することを特徴とする半導体装置の製造
方法。 - 【請求項４】 前記上部を非晶質層とし、下部を多結晶
層とした２層構造からなるシリコン膜は、多結晶シリコ
ン膜の上部にイオンを注入することにより形成すること
を特徴とする請求項３に記載の半導体装置の製造方法。 - 【請求項５】 前記高融点金属膜に含まれる高融点金属
と、前記局所配線および前記ソース領域およびドレイン
領域に含まれるシリコンとを、熱処理によって反応さ
せ、 前記高融点金属膜のうち、前記局所配線下に残る前記薄
い絶縁膜の露出した側壁上の部分は、前記高融点金属膜
に前記局所配線および前記能動素子領域から移動してく
るシリコンによってシリサイド膜とすることを特徴とす
る請求項４に記載の半導体装置の製造方法。 - 【請求項６】 前記高融点金属膜のうち、未反応の部分
を除去する工程を、さらに具備することを特徴とする請
求項３乃至請求項５いずれか一項に記載の半導体装置の
製造方法。 - 【請求項７】 素子分離用絶縁膜上に形成された、シリ
コンを含む第１の配線と、 前記第１の配線の一部分上に、薄い絶縁膜を介して形成
された、上部を非晶質層とし、下部を多結晶層とした２
層構造からなり、側壁が前記第１の配線の表面に対して
順テーパとされている、シリコンを含む第２の配線と、 前記第２の配線の下を除く前記第１の配線の他の部分の
表面上と、前記第２の配線の表面上とにそれぞれ形成さ
れる部分を持つとともに、前記第１の配線と前記第２の
配線とを、前記第２の配線の側壁上、および前記第１の
配線と前記第２の配線との間に介在する前記薄い絶縁膜
の側壁上に形成される部分を介して互いに接続する、シ
リコンと高融点金属とのシリサイド膜とを具備すること
を特徴とする半導体装置。 - 【請求項８】 素子分離用絶縁膜上に、シリコンを含む
第１の配線を形成する工程と、 前記第１の配線の一部分上に、薄い絶縁膜を介して、上
部を非晶質層とし、下部を多結晶層とした２層構造から
なり、側壁が前記第１の配線の表面に対して順テーパと
されている、シリコンを含む第２の配線を形成する工程
と、 前記第２の配線の下を除く前記第１の配線の他の部分の
表面上と、前記第２の配線の表面上とにそれぞれ形成さ
れる部分を持つとともに、前記第１の配線と前記第２の
配線とを、前記第２の配線の側壁上、および前記第１の
配線と前記第２の配線との間に介在する前記薄い絶縁膜
の側壁上に形成される部分を介して互いに接続する、シ
リコンと高融点金属とのシリサイド膜を形成する工程と
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4073875A JP2675713B2 (ja) | 1991-05-10 | 1992-03-30 | 半導体装置及びその製造方法 |
| US07/878,418 US5241207A (en) | 1991-05-10 | 1992-05-04 | Semiconductor device having an interconnected film with tapered edge |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-105864 | 1991-05-10 | ||
| JP10586491 | 1991-05-10 | ||
| JP4073875A JP2675713B2 (ja) | 1991-05-10 | 1992-03-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0594968A JPH0594968A (ja) | 1993-04-16 |
| JP2675713B2 true JP2675713B2 (ja) | 1997-11-12 |
Family
ID=26415020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4073875A Expired - Fee Related JP2675713B2 (ja) | 1991-05-10 | 1992-03-30 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5241207A (ja) |
| JP (1) | JP2675713B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5364801A (en) * | 1990-12-17 | 1994-11-15 | Texas Instruments Incorporated | Method of forming a charge pump circuit |
| KR950009283B1 (ko) * | 1992-08-24 | 1995-08-18 | 삼성전자주식회사 | 반도체장치의 제조방법 |
| KR960030440A (ko) * | 1995-01-12 | 1996-08-17 | 모리시다 요이치 | 반도체 장치 및 그 제조방법 |
| JPH10154711A (ja) * | 1996-11-25 | 1998-06-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5915199A (en) * | 1998-06-04 | 1999-06-22 | Sharp Microelectronics Technology, Inc. | Method for manufacturing a CMOS self-aligned strapped interconnection |
| US7303945B2 (en) * | 2002-06-06 | 2007-12-04 | Nec Corporation | Method for forming pattern of stacked film and thin film transistor |
| US6933241B2 (en) * | 2002-06-06 | 2005-08-23 | Nec Corporation | Method for forming pattern of stacked film |
| JP4384210B2 (ja) | 2007-07-31 | 2009-12-16 | 日本航空電子工業株式会社 | コネクタ |
| JP5083112B2 (ja) * | 2008-08-07 | 2012-11-28 | ローム株式会社 | 半導体装置 |
| WO2010035608A1 (en) | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN102870207A (zh) | 2010-10-26 | 2013-01-09 | 松下电器产业株式会社 | 半导体装置 |
| CN110211921B (zh) * | 2019-05-23 | 2021-08-10 | 上海华力集成电路制造有限公司 | 接触孔的制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5736844A (en) * | 1980-08-15 | 1982-02-27 | Hitachi Ltd | Semiconductor device |
| US4519126A (en) * | 1983-12-12 | 1985-05-28 | Rca Corporation | Method of fabricating high speed CMOS devices |
| US4648175A (en) * | 1985-06-12 | 1987-03-10 | Ncr Corporation | Use of selectively deposited tungsten for contact formation and shunting metallization |
| US4808555A (en) * | 1986-07-10 | 1989-02-28 | Motorola, Inc. | Multiple step formation of conductive material layers |
| US4914501A (en) * | 1987-03-13 | 1990-04-03 | Harris Corporation | Vertical contact structure |
| US4851257A (en) * | 1987-03-13 | 1989-07-25 | Harris Corporation | Process for the fabrication of a vertical contact |
| US5121185A (en) * | 1987-10-09 | 1992-06-09 | Hitachi, Ltd. | Monolithic semiconductor IC device including blocks having different functions with different breakdown voltages |
| JPH01157523A (ja) * | 1987-12-14 | 1989-06-20 | Toshiba Corp | 半導体装置の製造方法 |
| WO1989011732A1 (en) * | 1988-05-24 | 1989-11-30 | Micron Technology, Inc. | Tisi2 local interconnects |
| US5053349A (en) * | 1988-06-16 | 1991-10-01 | Kabushiki Kaisha Toshiba | Method for interconnecting semiconductor devices |
| JPH04162563A (ja) * | 1990-10-25 | 1992-06-08 | Nec Corp | 半導体装置の製造方法 |
-
1992
- 1992-03-30 JP JP4073875A patent/JP2675713B2/ja not_active Expired - Fee Related
- 1992-05-04 US US07/878,418 patent/US5241207A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5241207A (en) | 1993-08-31 |
| JPH0594968A (ja) | 1993-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562718B1 (en) | Process for forming fully silicided gates | |
| US5605854A (en) | Integrated Ti-W polycide for deep submicron processing | |
| US6329277B1 (en) | Method of forming cobalt silicide | |
| JPH07106570A (ja) | 半導体装置およびその製造方法 | |
| JPH1050986A (ja) | 半導体装置のｍｏｓトランジスター及びその製造方法 | |
| JPH10178179A (ja) | トランジスタ電極上にシリサイド層が形成されているｉｃ構造、ｍｏｓトランジスタおよびその製造方法 | |
| JPH10284728A (ja) | コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法 | |
| US5976962A (en) | Method of fabricating semiconductor device | |
| JP2675713B2 (ja) | 半導体装置及びその製造方法 | |
| KR20040029119A (ko) | 니켈 규화물을 사용하여 개선된 ｋ 값이 높은 유전체 | |
| US7176096B1 (en) | Transistor gate and local interconnect | |
| US7320938B2 (en) | Method for reducing dendrite formation in nickel silicon salicide processes | |
| US6653227B1 (en) | Method of cobalt silicidation using an oxide-Titanium interlayer | |
| US7416934B2 (en) | Semiconductor device | |
| JP2830762B2 (ja) | 半導体装置の製造方法 | |
| JP3129867B2 (ja) | 半導体装置の製造方法 | |
| JPH08274187A (ja) | 半導体装置の製造方法 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| JPH09172063A (ja) | 半導体装置及びその製造方法 | |
| JPH10335645A (ja) | シリサイドを利用したスイッチング素子及びその製造方法 | |
| JPH09162392A (ja) | 半導体装置 | |
| KR20030013882A (ko) | 반도체소자의 실리사이드막 제조방법 | |
| JP3387518B2 (ja) | 半導体装置 | |
| JPH08264771A (ja) | 半導体装置及びその製造方法 | |
| JPH0346237A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |