[go: up one dir, main page]

JP2668910B2 - Two-stage time slot allocation method - Google Patents

Two-stage time slot allocation method

Info

Publication number
JP2668910B2
JP2668910B2 JP63012546A JP1254688A JP2668910B2 JP 2668910 B2 JP2668910 B2 JP 2668910B2 JP 63012546 A JP63012546 A JP 63012546A JP 1254688 A JP1254688 A JP 1254688A JP 2668910 B2 JP2668910 B2 JP 2668910B2
Authority
JP
Japan
Prior art keywords
speed line
speed
time slot
low
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63012546A
Other languages
Japanese (ja)
Other versions
JPH01189244A (en
Inventor
忠男 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63012546A priority Critical patent/JP2668910B2/en
Publication of JPH01189244A publication Critical patent/JPH01189244A/en
Application granted granted Critical
Publication of JP2668910B2 publication Critical patent/JP2668910B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、低速回線を時分割により多重化し、高速回
線を介して伝送する時分割多重装置のタイムスロツト割
付方式に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time slot allocating method for a time division multiplexing apparatus which multiplexes a low-speed line by time division and transmits the multiplexed signal via a high-speed line.

〔従来の技術〕[Conventional technology]

かかる多重装置においては、複数のタイムスロツトを
定めておき、これらのタイムスロツトへ低速回線および
制御チヤネルを各個に割付、各タイムスロツト中へ割付
を行なつた各信号を挿入して伝送するものとなつてお
り、従来においては、制御チヤネル用のタイムスロツト
と低速回線用のタイムスロツトとを同一時点において割
付を行なうものとなつている。
In such a multiplexer, a plurality of time slots are defined, low-speed lines and control channels are allocated to these time slots, and the allocated signals are inserted into each time slot for transmission. Conventionally, the time slot for the control channel and the time slot for the low speed line are allocated at the same time point.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、制御チヤネルおよび低速回線の各タイムスロ
ツトを同時に割付ているため、誤つた割付による回線設
定が行なわれていると、回線相互間の切替を行なつた場
合に誤接続を生じ、この後に対向する多重装置間におい
て対向チエツクを行ない、誤接続を発見しても、予測し
ない低速回線へ他の低速回線のデータが現われ、低速回
線相互間の機密保持が不能となる問題を生じている。
However, since the time slots of the control channel and the low-speed line are allocated at the same time, if the line is set by incorrect allocation, erroneous connection will occur when switching between lines is performed, and after that, the opposite connection will occur. Even if an erroneous connection is found between multiplexing apparatuses that perform a connection check, data of another low-speed line appears on an unexpected low-speed line, and there is a problem that the security between the low-speed lines cannot be maintained.

〔課題を解決するための手段〕[Means for solving the problem]

前述の問題を解決するため、本発明はつぎの手段によ
り構成するものとなつている。
In order to solve the above-mentioned problem, the present invention is constituted by the following means.

すなわち、相対向する時分割多重装置間を接続する高
速回線の複数のタイムスロットを各低速回線に割り付け
ることにより、複数の低速回線を高速回線に多重化して
伝送する場合のタイムスロット割付方法において、各低
速回線に対して回線設定に用いる所定の設定パラメータ
を定め、個々の高速回線に多重化する各低速回線の設定
パラメータを各高速回線毎に分類し、高速回線に多重化
する各低速回線の割付けの順位に基づいてその高速回線
に分類した設定パラメータからなる割付順位テーブルを
個々の高速回線ごとに生成するとともに、割付順位テー
ブルの伝送誤りをチェックするためのチェックパラメー
タをCRC演算により各割付順位テーブルからそれぞれ生
成し、所定の時分割多重装置間を接続する高速回線のタ
イムスロット割付を行う場合には、第1段階として高速
回線に制御チャネル用のタイムスロットのみを割付け、
この制御チャネルを介してその高速回線に対応するチェ
ックパラメータのみを両時分割装置間で伝送することに
より前記割付順位テーブルの正常性を両時分割多重装置
間においてチェックし、このチェック結果が正常なとき
にのみ第2段階として前記割付順位テーブルに基づき両
時分割多重化装置にて各低速回線を高速回線のタイムス
ロットに割付けるものとしている。
That is, by allocating a plurality of time slots of a high-speed line connecting the opposing time-division multiplexing devices to each low-speed line, a time slot allocating method for multiplexing and transmitting a plurality of low-speed lines to a high-speed line, Predetermine setting parameters used for line setting for each low speed line are set, and the setting parameters of each low speed line to be multiplexed on each high speed line are classified for each high speed line and Based on the assignment order, an assignment order table is created for each high-speed line that consists of the setting parameters classified for that high-speed line, and a check parameter for checking transmission errors in the assignment order table is assigned to each assignment order by CRC calculation. Generates each from the table and assigns time slots for high-speed lines that connect the specified time division multiplexers. Case, the time slot only the allocation of control channel to a high speed line as a first step,
The normality of the allocation order table is checked between both time division multiplexers by transmitting only the check parameter corresponding to the high-speed line via this control channel between both time division multiplexers, and the check result is normal. Only in the second step, each low-speed line is assigned to the time slot of the high-speed line by the both time-division multiplexer based on the allocation order table.

〔作用〕[Action]

したがつて、第1段階において、制御チヤネルを介す
る両多重装置の割付順位チエツクがなされ、この結果が
正常なときにのみ、第2段階として低速回線用のタイム
スロツト割付が行なわれるため、誤割付による回線設定
の誤りを生ずることが排除される。
Therefore, in the first step, the allocation order check of both multiplexers is performed via the control channel, and only when this result is normal, the time slot allocation for the low-speed line is performed in the second step, so the erroneous allocation is performed. It is possible to eliminate an error in the line setting due to.

〔実施例〕〔Example〕

以下、実施例を示す図によつて本発明の詳細を説明す
る。
Hereinafter, the present invention will be described in detail with reference to the drawings showing examples.

第1図は、等価的な構成を示すブロツク図であり、相
対向する多重装置1,2間を2回線の高速回線3により接
続し、多重化通信システムが構成されており、多重装置
1,2には、収容する複数の低速回線と対応して同回線用
のインターフエイス部111〜113,211〜213が設けてある
と共に、制御部101,201,および回線設定入力部102,202
が設けてあり、同入力部102,202による回線設定状況に
応じて制御部101,201がタイムスロツト割付部103,203を
制御すると共に、同割付部103,203により制御チヤネル1
21,221を設定し、これらおよび高速回線用のインターフ
エイス104,204を介して制御部101,201相互間が制御上の
データ授受を行なうものとなつている。
FIG. 1 is a block diagram showing an equivalent configuration. A multiplex communication system is configured by connecting two opposing high-speed lines 3 to each other, and a multiplex communication system is constructed.
1, 2 are provided with interface units 111 to 113 and 211 to 213 for the plurality of low-speed lines to be accommodated, and control units 101 and 201, and line setting input units 102 and 202.
The control units 101 and 201 control the time slot allocation units 103 and 203 in accordance with the line setting status by the input units 102 and 202, and the control channels 1 and 2 are controlled by the allocation units 103 and 203.
21, 221 are set, and control data is exchanged between the control units 101 and 201 via these and the interfaces 104 and 204 for high-speed lines.

第2図は、制御部101,201が行なうチエツクパラメー
タおよびタイムスロツト割付順位の設定状況を示す図で
あり、回線設定入力部102,202より複数ビツトのデータ
として入力された設定パラメータ400は、低速回線のチ
ヤネル番号CH1〜CH9毎に伝送速度401および多重化伝送
に用いる高速回線の接続LINE402が定められており、こ
れを高速回線毎に分類し、かつ、この分類に基づき、伝
送速度401に応じて高速回線毎にタイムスロツトの割付
順位410,420をテーブルとして作成する。
FIG. 2 is a diagram showing the setting status of the check parameters and the time slot allocation order performed by the control units 101 and 201. The setting parameter 400 input as the data of a plurality of bits from the line setting input units 102 and 202 is the channel number of the low speed line. A transmission rate 401 and a connection LINE 402 of a high-speed line used for multiplex transmission are defined for each of CH1 to CH9, which are classified for each high-speed line, and based on this classification, for each high-speed line according to the transmission speed 401. Create the time slot allocation order 410, 420 as a table.

なお、伝送速度が同一のものはチヤネル番号の順位に
したがつて配列する。
If the transmission speeds are the same, they are arranged according to the order of the channel numbers.

また、割付順位410,420を両多重装置1,2間において、
短時間により対向チエツクができるものとして割付順位
410,420のCRC演算を行ない、チエツクパラメータ411,42
1を高速回線毎に求める。なお、CRC演算とは、通信分野
や情報処理分野にて一般に広く利用されている巡回符号
検査(Cyclic Redundancy Check)方式において、所定
のメモリブロックの内容に固有のチェックパラメータを
算出することであり、所定の生成多項式を用いて算出さ
れる。ここでは割付順位(テーブル)410,420の内容に
固有のチェックパラメータを算出するために用いてい
る。
In addition, the allocation order 410, 420 is set between both multiplexers 1 and 2.
Allocation order as being able to check on opposite sides in a short time
Perform CRC calculation of 410, 420, check parameters 411, 42
Calculate 1 for each high-speed line. Note that the CRC operation is to calculate a check parameter specific to the content of a predetermined memory block in a cyclic code check (Cyclic Redundancy Check) method widely used in the communication field and the information processing field. It is calculated using a predetermined generator polynomial. Here, it is used to calculate a check parameter unique to the contents of the allocation order (table) 410, 420.

制御部101,201は、タイムスロツトの割付に先立ち、
まず割付順位410,420およびチエツクパラメータ411,421
を定めた後、第1段階として制御チヤネル121,221用の
タイムスロツト割付のみを行ない、これを介してチエツ
クパラメータ411,421を用いて割付順位410,420の対向チ
エツクを相互間において行なつたうえ、この結果が一致
し正常であるときにのみ、第2段階として低速回線131
〜133,231〜233用のタイムスロツト割付を割付順位410,
420にしたがつて行なう。
The control units 101 and 201 are arranged before the time slot allocation.
First, allocation order 410,420 and check parameters 411,421
After determining the above, only the time slot allocation for the control channels 121, 221 is performed as the first step, and the opposite check of the allocation order 410, 420 is performed between them using the check parameters 411, 421 through this, and this result is Low speed line 131 as the second stage only when normal
~ 133,231 ~ 233 time slot allocation for allocation order 410,
Follow 420.

なお、多重装置1,2において低速回線のチヤネル番号C
H1〜CH9を同一とし、かつ、バイパスチヤネルを省略し
ているが、チヤネル番号が異なる場合、または、バイパ
スチヤネルを有する場合も同様に対処することができ
る。
It should be noted that the channel number C of the low speed line in the multiplexers 1 and 2
Although H1 to CH9 are the same and the bypass channel is omitted, the same treatment can be performed when the channel number is different or when the bypass channel is provided.

〔発明の効果〕 以上の説明により明らかなとおり本発明によれば、第
1段階において制御チヤネル用のタイムスロツトのみを
割付け、これを介して割付順位の対向チエツクを行な
い、この結果が正常なときにのみ低速回線用のタイムス
ロツト割付を割付順位により行なうものとし、2段階に
わたりタイムスロツト割付を行なつているため、タイム
スロツトの割付による回線設定に誤りを生ぜず、回線切
替を行なつた場合にも、予測しない低速回線へ他の低速
回線のデータが現われることを完全に排除できるものと
なり、時分割多重装置のタイムスロツト割付において顕
著な効果が得られる。
[Effects of the Invention] As is apparent from the above description, according to the present invention, in the first stage, only the time slots for the control channels are allocated, and the opposing check of the allocation order is performed via the time slots. When the time slot allocation for low-speed lines is performed only in the order of priority and the time slot allocation is performed in two steps, the line settings are not changed by the time slot allocation and the line is switched. In addition, the appearance of data of another low-speed line on an unexpected low-speed line can be completely eliminated, and a remarkable effect can be obtained in the time slot allocation of the time division multiplexing device.

【図面の簡単な説明】[Brief description of the drawings]

図は本発明の実施例を示し、第1図は等価的なブロツク
図、第2図は割付順位およびチエツクパラメータの設定
状況を示す図である。 1,2……多重化装置、3……高速回線、101,201……制御
部、102,202……回線設定入力部、103,104……タイムス
ロツト割付部、400……設定パラメータ、410,420……割
付順位、411,421……チエツクパラメータ。
FIG. 1 shows an embodiment of the present invention, FIG. 1 is an equivalent block diagram, and FIG. 2 is a diagram showing a setting situation of allocation order and check parameters. 1,2 ...... Multiplexing device, 3 ...... High speed line, 101,201 ...... Control unit, 102,202 ...... Line setting input unit, 103,104 ...... Time slot allocation unit, 400 ...... Setting parameter, 410,420 ...... Allocation order, 411,421 ...... Check parameter.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】相対向する時分割多重装置間を接続する高
速回線の複数のタイムスロットを各低速回線に割り付け
ることにより、複数の低速回線を高速回線に多重化して
伝送する場合のタイムスロット割付方法において、 各低速回線に対して回線設定に用いる所定の設定パラメ
ータを定め、 個々の高速回線に多重化する各低速回線の設定パラメー
タを各高速回線毎に分類し、 高速回線に多重化する各低速回線の割付けの順位に基づ
いてその高速回線に分類した設定パラメータからなる割
付順位テーブルを個々の高速回線ごとに生成するととも
に、割付順位テーブルの伝送誤りをチェックするための
チェックパラメータをCRC演算により各割付順位テーブ
ルからそれぞれ生成し、 所定の時分割多重装置間を接続する高速回線のタイムス
ロット割付を行う場合には、 第1段階として高速回線に制御チャネル用のタイムスロ
ットのみを割付け、この制御チャネルを介してその高速
回線に対応するチェックパラメータのみを両時分割装置
間で伝送することにより前記割付順位テーブルの正常性
を両時分割多重装置間においてチェックし、 このチェック結果が正常なときにのみ第2段階として前
記割付順位テーブルに基づき両時分割多重化装置にて各
低速回線を高速回線のタイムスロットに割付けることを
特徴とする二段階タイムスロット割付方法。
1. A time slot allocation for multiplexing a plurality of low-speed lines to a high-speed line for transmission by allocating a plurality of time slots of a high-speed line for connecting opposing time-division multiplexers to each low-speed line. In the method, the predetermined setting parameters used for line setting are set for each low-speed line, and the setting parameters of each low-speed line to be multiplexed to each high-speed line are classified for each high-speed line, Based on the assignment order of the low-speed line, an assignment order table consisting of setting parameters classified for the high-speed line is generated for each high-speed line, and check parameters for checking transmission errors in the assignment order table are calculated by CRC calculation. Time slot allocation for high-speed lines that connect each specified time division multiplex device, generated from each allocation order table In the first step, only the time slot for the control channel is assigned to the high-speed line, and only the check parameter corresponding to the high-speed line is transmitted between the time division devices via the control channel. The normality of the allocation order table is checked between both time division multiplexers, and only when the check result is normal, the second step is based on the allocation order table and the low speed lines are connected to the high speed lines by the both time division multiplexers. A two-stage time slot allocation method characterized by allocating to each time slot.
JP63012546A 1988-01-25 1988-01-25 Two-stage time slot allocation method Expired - Lifetime JP2668910B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63012546A JP2668910B2 (en) 1988-01-25 1988-01-25 Two-stage time slot allocation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63012546A JP2668910B2 (en) 1988-01-25 1988-01-25 Two-stage time slot allocation method

Publications (2)

Publication Number Publication Date
JPH01189244A JPH01189244A (en) 1989-07-28
JP2668910B2 true JP2668910B2 (en) 1997-10-27

Family

ID=11808329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63012546A Expired - Lifetime JP2668910B2 (en) 1988-01-25 1988-01-25 Two-stage time slot allocation method

Country Status (1)

Country Link
JP (1) JP2668910B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666753B2 (en) * 1987-12-28 1994-08-24 日本電気株式会社 Time division multiplexer
JPH01176128A (en) * 1987-12-30 1989-07-12 Nec Corp Line setting check system for time division multiplex system

Also Published As

Publication number Publication date
JPH01189244A (en) 1989-07-28

Similar Documents

Publication Publication Date Title
US4891805A (en) Multiplexer with dynamic bandwidth allocation
EP0282267A3 (en) Adaptive digital network interface
US5612958A (en) Method and device for the asynchronous transmission of data by means of a synchronous bus
US6259703B1 (en) Time slot assigner for communication system
JP2668910B2 (en) Two-stage time slot allocation method
US5323383A (en) Control information transmission apparatus for use in time division multiplex communication systems
US5768265A (en) Duplex signal multiplexing system
KR19990021848A (en) Ring bus data transmission system
US5784367A (en) Method and device for communications between plural terminals, compatible with the ARINC 629 standard
JP2630214B2 (en) Time division multiplexer
JP3009901B2 (en) ISDN interface method
FI61260C (en) FOERFARANDE I ETT DATAOEVERFOERINGSSYSTEM FOER MOTTAGNING OCH SAENDNING AV DATASTROEMMAR I MULTIPLEXKANALER
JPH02260845A (en) Atm cell multiplexer
JPH01174037A (en) Time division multiplexer
JPS63103528A (en) Switching control system for time slot assign table
JP2588226B2 (en) Time division multiplexing device
JPH0650846B2 (en) Frame information changing method for time division multiplex communication system
JPS63283326A (en) Digital time-division multiplexer
JPS63142737A (en) Speed variable terminal interface circuit
JPH0771066B2 (en) Data transmission equipment
JPS6316735A (en) Packet multiple access communication system
JPH0243835A (en) Serial communication control equipment
JPS63269638A (en) System for monitoring time slot table
KR930015424A (en) Virtual Container 3 Signal Processor
JPH0250550A (en) Memory monitoring equipment