JP2663941B2 - Active matrix panel - Google Patents
Active matrix panelInfo
- Publication number
- JP2663941B2 JP2663941B2 JP19245096A JP19245096A JP2663941B2 JP 2663941 B2 JP2663941 B2 JP 2663941B2 JP 19245096 A JP19245096 A JP 19245096A JP 19245096 A JP19245096 A JP 19245096A JP 2663941 B2 JP2663941 B2 JP 2663941B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- active matrix
- pixel electrode
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 title claims description 21
- 239000010409 thin film Substances 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000012190 activator Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はアクティブマトリク
スパネルの構造に関する。
【0002】
【従来の技術】従来アクテイブマトリクスパネルの構造
は「日経エレクトロニクス 1984年9月10日号N
o351P221〜240」に示されるようなものであ
った。図2はアクテイブマトリクスパネルの画素部分の
平面図の例である。22はポリシリコンまたはアモルフ
ァスシリコンの薄膜でTFTのチヤネル部及びソース・
ドレイソ電極を形成している。
【0003】24はポリシリコンや金属からなる薄膜で
TFTのゲート電極及び走査線を形成している。26は
画素電極、27はデータ線である。
【0004】
【発明が解決しようとする課題】しかし前述の従来技術
では以下に述べるような問題点を生じる。まず第1に、
液晶に印加される電圧は液晶自身の時定数に依存するた
め、温度が変化すると液晶の時定数が変化して表示状態
も変化するという問題点である。特に高温においては液
晶の抵抗が小さくなり時定数も短くなるためコントラス
ト比が滅少する。第2の問題点は、液晶は交流駆動する
必要があるため通常はビデオ信号を交流反転して用いる
が、この信号の極性の違いによりTFTの書き込み及び
保持の状態も異なるため、液晶に印加される電圧が非対
称な成分を持ち、フリッカーを生じるというものであ
る。
【0005】本発明はこれらの問題を解決するものであ
り、その目的とするところは、高温でもコントラスト比
か減少することなく、かつフリッカーの少ないアクティ
ブマリクスパネルの構造を与えるところにある。
【0006】
【課題を解決するための手段】本発明は、基板上にマト
リクス状に配列されてなる画素電極と、該画素電極に接
続されてなる薄膜トランジスタと保持容量とを有し、デ
ータ線に供給されるデータ信号を該薄膜トランジスタを
介して該画素電極及び該保持容量に供給するアクティブ
マトリクスパネルにおいて、前記薄膜トランジスタのソ
ース・ドレイン領域はシリコン薄膜からなり、前記保持
容量は前記シリコン薄膜とは導電型が異なるシリコン薄
膜からなる第1電極と、絶縁膜を介して前記第1電極に
対向配置されて、前記薄膜トランジスタのゲート電極と
同一材料で形成された第2電極とからなることを特徴と
する。
【0007】
【作用】本発明の上記の構造によれば、液晶の容量と並
列にゲート絶縁膜の容量が付加されることとなり液晶の
時定数が長くなるためコントラスト比が大きくなる。ま
た、温度が上昇して液晶の時定数か小さくなってもゲー
ト絶縁膜の容量は変化しないため、コントラスト比の減
少を抑えることかできる。さらにビデオ信号の極性の違
いにより生ずるTFTの書き込み及び保持における非対
称な動作の影響を受けにくくなりフリッカーが減少す
る。
【0008】
【発明の実施の形態】〔参考例1〕
図1(a)は本発明の一参考例を示すアクティブマトリ
クスパネルの平面図であり、同図(b)及び(c)はそ
れぞれ同図(a)のAーB及びCーDにおける断面図で
ある。この図を用いて製造工程に従い説明する。まず絶
縁基板1上にポリシリコンまたはアモルファスシリコン
の薄膜2をデポジットし図のようにパターニングする。
この薄膜はTFTのチヤネル部及びソース・ドレイン電
極、そして容量を作り込むための電極となる。次にゲー
ト絶縁膜3を形成し、その上にゲート電極も兼ねる走査
線4を形成する。その材料としてはポリシリコンTFT
の場合にはポリシリコンや高融点金属が、アモルファス
シリコンTFTの場合には通常の金属や透明導電膜等が
用いられている。この上に層間絶縁膜5をデポジット
し、コンタクトホールを開ロし、画素電極6及びデータ
線7を形成したものがアクテイブマトリクス基板であ
る。この基板と数μmの空間を介して、共通電極を有す
るもう一つの基板を対向させ、この空間に液晶を封入し
たものがアクティブマトリクスパネルである。
【0009】図3は、N型のMOSキャパシタのゲート
電圧依存性を示したものである。ゲート電圧VGがしき
い値電圧Vthを越えると容量は増大しC0となりしき
い値電圧以下では重なり容量Cgso なる。従ってVG
>Vthの領域でMOS容量を使うことか望ましいが、
本参考例においては図1(C)の前段の走査線4の下に
作り込んだMOS容量はTFTと同じ導電型であり、例
えばN型の場合にはTFTがOFFしている通常の状態
ではVG<VthであるためにCgsoのみの容量とな
る。しかし、ゲート膜の厚さは液晶の封入される空間に
対して十分薄いため、単位面績あたりの容量が大きくな
り図1(a)に示すようなパターンの重なり容量のCg
soのみでも、画素電極6によって駆動される液晶の容
量の30〜50%程度の容量となる。このMOS容量は
液晶の容量と並列に付加されるため、見かけ上液晶の時
定数が増大し、表示性能が大巾に向上する。これを図4
を用いて説明する。この図はアクテイプマトリクスパネ
ルの各部の電位を示す図であり、横軸に時刻、縦軸に電
位をとってある。周知のように、NTSCのビデオ信号
はインターレースされた2つのフイールド、すなわち奇
数フィールドと偶数フィールドによって1フレームが構
成され1つの画面か完成される。液晶は交流駆動しなく
てはならないため、データ線の信号は42のように交流
反転させたものを用いる。41は走査線の信号であり、
NチヤネルのTFTで駆動する場合にはこのようなパル
スが必要となる。44及び45はそれぞれ従来例と本発
明の参考例における画素電極の電位であり、43は共通
電極の電位である。この共通電極と画素電極の間の電位
差か液晶に印加される電圧である。時刻t0 から時刻t
3 までを奇数フイールド、時刻t3 からt6 までを偶数
フィールドとすると、まず奇数フィールドにおいて時刻
t1 においてTFTがONし、画素電極にデータ線の信
号が書き込まれ、時刻t2 においてTFTがOFFする
とある時定数で画素電極電位は共通電極電位に向かって
放電する。同様に偶数フィールドにおいても、時刻t4
においてTFTがONし、画素電極にデータ線の信号が
書き込まれ、時刻t5 においてTFTがOFFすると画
素電極電位は共通電極電位に向かって放電していく。斜
線で示した部分は本実施において液晶に印加される電圧
であり、従来例に比べて時定数が長くなったことによ
り、より大きな電圧を印加することができることがわか
る。このためコン卜ラスト比が増大する。また、MOS
容量とTFTのドレイン電極との間の配線部は図1
(a)のようにデータ線と画素電極の間に配置すること
により、このすき間からもれる光を遮断する働きもある
ため、コントラスト比を増大させるとともに、画像のき
れがよくなる。さらに、温度の変化に対して液晶の時定
数が多少変動しても、付加したMOS容量は変化しない
ため図3の斜線部の面積はあまり変動しない。すなわ
ち、広い温度範囲で再現性のよい表示画面を得ることが
できる。その上、フリッカーも従来例に対して3〜5d
B下がることが出願人の実験で確かめられた。これは奇
数フィールドと偶数フイールドでのTFTの書き込み及
び保持における非対称な動作の影響をうけにくくなるた
めである。
【0010】〔参考例2〕
図5(a)は本発明の参考例2におけるアクティブマト
リクスパネルの平面図であり、同図(b)及び(c)は
それぞれ同図(a)のAーB及びCーDにおける断面図
である。このアクテブマトリクスパネルは第1の参考例
と全く同じ工程を用いて製造することかできる。61〜
67はそれぞれ図1の1〜7に対応しており、61は絶
縁基板、62はポリシリコンまたはアモルファスシリコ
ンの薄膜、63はゲート絶縁膜、64は走査線、65は
層間絶縁膜、66は画素電極、67はデータ線である。
透過型の場合は、66の画素電極には透明導電膜を用
い、67のデータ線には画素電極と同じ透明導電膜また
は金属の薄膜を用いる。
【0011】本参考例においては第1の参考例と同じ
く、前段の走査線64の下にTFTと同じ導電型のMO
S容量を作り込んであるため、TFTがOFFしている
通常の状態では重なり容量のみが有効である。しかし、
本参考例においては、走査線64が図5(a)のように
データ線と平行につき出た形状となっており、この部分
にもMOS容量を作り込むことができるため、第1の参
考例の約2倍の容量を付加することができる。したがっ
てより広い温度範囲で、よりコントラスト比が大きくフ
リッカーの少ない高品質な表示画面を得ることができ
る。しかも、図5(a)のように画素電極とデータ線の
すき間を覆うようにMOS容量を作り込むことにより、
このすき間からもれる光を遮断することができ、コント
ラスト比の増大に寄与する。
【0012】〔実施例〕
図6(a)は本発明の実施例におけるアクティブマトリ
クスパネルの平面図であり、同図(b)及び(C)はそ
れぞれ同図(a)のAーB及びCーDにおける断面図で
ある。本参考例は第1参考例および本発明のの実施例と
異なり、TFTと異なる導電型のMOS容量を作り込
む。例えば、CMOS型のドライバーを内蔵したアクテ
イブマトリクスパネルなどには有効である。
【0013】図6を用いて本実施例のアクテイブマトリ
クスパネルの構造を説明する。まず絶縁基板81上にポ
リシリコンまたはアモルファスシリコン薄膜82及び8
8をデポジットし図のようにパターニングする。82は
TFTのチヤネル部及びソースドレイン電極となり、8
8はMOS容量を作り込むための電極となる。次にゲー
ト絶縁膜83を形成し、その上にゲート電極を兼ねる走
査線84を形成する。その後選択的にイオン注入を行な
い、82をNチヤネルTFTとし、88をPチヤネルの
MOSキヤパシタとする。以後の工程は実施例1と同じ
で、85は層間絶縁膜、86は画素電極、87はデータ
線である。本実施例においてはTFTとMOS容量の導
電型が違っている。PチャネルのMOSキャパシタのゲ
ート電圧依存性は図3のNチャネルの場合と対称で、V
G <VthでC0,VG>VthでCgso となる。従って
TFTのOFFする通常の状態では、VG<Vthである
から、電極88と走査線84の重なっな面積がすべて容
量の電極として働き、本来のMOS容量C0が付加され
ることになる。この容量の大きさは、画素電極86によ
って駆動される液晶の容量の100〜20%程度とな
り、第1や第2の参考例に比べてはるかに大きい。従っ
てその効果も大きくなる。また、前段の走査線が選択さ
れる期間は、MOS容量はOFFして重なり容量Cgs
oのみとなるにめ、走査線の波形をなまらせることもな
く、容量を付加したことによって駆動状態は変化しな
い。
【0014】
【発明の効果】以上述べたように、本発明によるアクテ
ィブマトリクスパネルは工程を増やすことなく、画素に
容量を作り込むことができる。容量を付加することによ
り、コントラスト比が増大し、フリッカーは減少し、広
い温度範囲で再現性のよい画面を得ることができる。ま
た、データ線と画素電極の容量結合によるクロストーク
や、画面内での絵素のバラツキをおさえる効果もあり、
総合的に画質は向上する。また、電極88と走査線84
の重なっな面積がすべて容量の電極として働き、本来の
MOS容量C0が付加されることになる。この容量の大
きさは、画素電極86によって駆動される液晶の容量の
100〜20%程度となり、第1や第2の参考例に比べ
てはるかに大きい。 DETAILED DESCRIPTION OF THE INVENTION
[0001]
The present invention relates to an active matrix.
It relates to the structure of the panel.
[0002]
2. Description of the Related Art Conventional active matrix panel structure
Is "Nikkei Electronics September 10, 1984 issue N
o351P221 to 240 ".
Was. FIG. 2 shows the pixel portion of the active matrix panel.
It is an example of a top view. 22 is polysilicon or amorphous
TFT channel part and source
A drain electrode is formed.
Reference numeral 24 denotes a thin film made of polysilicon or metal.
The gate electrode and the scanning line of the TFT are formed. 26 is
The pixel electrode 27 is a data line.
[0004]
However, the above-mentioned prior arts
Then, the following problems arise. First of all,
The voltage applied to the liquid crystal depends on the time constant of the liquid crystal itself.
When the temperature changes, the time constant of the liquid crystal changes and the display state changes.
Is also a problem. Especially at high temperatures
Contrast because the crystal resistance decreases and the time constant also decreases
G ratio decreases. The second problem is that the liquid crystal is driven by AC.
Normally, the video signal is inverted and used because it is necessary
However, due to the difference in polarity of this signal, writing and
Since the holding state is also different, the voltage applied to the liquid crystal is
It has a common component and produces flicker.
You.
The present invention solves these problems.
The goal is to achieve a high contrast ratio even at high temperatures.
Without flickering and less flicker
This is where the structure of the Bumricks panel is given.
[0006]
SUMMARY OF THE INVENTION The present invention provides a method for forming a matrix on a substrate.
A pixel electrode arranged in a lithographic pattern and a contact with the pixel electrode.
Having a continuous thin film transistor and a storage capacitor,
The data signal supplied to the data line is transmitted to the thin film transistor.
Active to supply to the pixel electrode and the storage capacitor via
In a matrix panel, the thin film transistor
The source / drain region is made of silicon thin film
The capacity of the silicon thin film is different from the silicon thin film in conductivity type.
A first electrode composed of a film and the first electrode via an insulating film;
And a gate electrode of the thin film transistor,
And a second electrode formed of the same material.
I do.
[0007]
According to the above structure of the present invention, the capacity of the liquid crystal is almost equal to that of the liquid crystal.
The capacity of the gate insulating film is added to the column,
Since the time constant becomes longer, the contrast ratio becomes larger. Ma
Also, even if the time constant of the liquid crystal becomes
Since the capacitance of the gate insulating film does not change, the contrast ratio decreases.
It can be reduced. In addition, the video signal polarity
In the writing and holding of TFT caused by
Less flickering
You.
[0008]
DESCRIPTION OF THE PREFERRED EMBODIMENTS [referenceExample 1)
FIG. 1A shows one embodiment of the present invention.referenceActive matrices showing examples
(B) and (c) are plan views of the panel panel.
FIG. 3A is a cross-sectional view taken along a line AB and a line CD in FIG.
is there. The manufacturing process will be described with reference to FIG. First
Polysilicon or amorphous silicon on the edge substrate 1
Is deposited and patterned as shown.
This thin film is used for the TFT channel and source / drain
It becomes an electrode for building a pole and a capacitor. Next,
Scan that forms a gate insulating film 3 and also serves as a gate electrode
A line 4 is formed. The material is polysilicon TFT
In this case, polysilicon or high melting point metal
In the case of a silicon TFT, a normal metal or a transparent conductive film is used.
Used. An interlayer insulating film 5 is deposited thereon.
Then, a contact hole is opened, and the pixel electrode 6 and the data
The substrate on which the line 7 is formed is an active matrix substrate.
You. Having a common electrode through this substrate and a space of several μm
With another substrate facing it, fill the space with liquid crystal
Are active matrix panels.
FIG. 3 shows the gate of an N-type MOS capacitor.
This shows the voltage dependency. Gate voltage VG is threshold
When the voltage exceeds the threshold voltage Vth, the capacitance increases to C0.
When the voltage is lower than the minimum value, the overlap capacitance Cgso is obtained. Therefore VG
It is desirable to use MOS capacitors in the region of> Vth,
BookreferenceIn the example, below the scanning line 4 in the previous stage of FIG.
The built-in MOS capacitor has the same conductivity type as the TFT.
For example, in the case of N type, the normal state where the TFT is OFF
In this case, since VG <Vth, the capacity becomes only Cgso.
You. However, the thickness of the gate film is limited to the space where the liquid crystal is sealed.
Is thin enough to increase the capacity per unit area.
Cg of the overlapping capacitance of the pattern as shown in FIG.
The capacitance of the liquid crystal driven by the pixel electrode 6 is included only in so.
The capacity is about 30 to 50% of the volume. This MOS capacitance is
Because it is added in parallel with the capacity of the liquid crystal,
The constant is increased, and the display performance is greatly improved. This is shown in FIG.
This will be described with reference to FIG. This figure shows the active matrix panel.
FIG. 4 is a diagram showing the potential of each part of the device, with the horizontal axis representing time and the vertical axis representing potential.
It has taken a place. As is well known, NTSC video signals
Is two interlaced fields, an odd
One frame is composed of several fields and even fields.
And one screen is completed. LCD does not drive AC
The signal on the data line is
Use the inverted one. 41 is a scanning line signal,
When driving with an N-channel TFT, such a pulse
Required. 44 and 45 are conventional and original
ClearreferenceThe potential of the pixel electrode in the example, 43 is common
This is the potential of the electrode. The potential between the common electrode and the pixel electrode
The difference or the voltage applied to the liquid crystal. From time t0 to time t
Three Up to odd field, time t3 From t6 Up to even
First, the time in the odd field
t1 The TFT turns on and the data line signal is
Is written at time t2 TFT turns off at
With a certain time constant, the pixel electrode potential moves toward the common electrode potential.
Discharge. Similarly, in the even field, the time t4
The TFT is turned on and the data line signal is applied to the pixel electrode.
Written at time t5 When the TFT is turned off at
The elementary electrode potential discharges toward the common electrode potential. Slant
The portion indicated by the line is the voltage applied to the liquid crystal in this embodiment.
This is due to the longer time constant compared to the conventional example.
It can be seen that a higher voltage can be applied
You. This increases the contrast ratio. Also, MOS
The wiring between the capacitor and the drain electrode of the TFT is shown in FIG.
Arranged between data line and pixel electrode as in (a)
Also works to block the light leaking from this gap
Therefore, while increasing the contrast ratio,
This will be better. In addition, the liquid crystal
Even if the number slightly fluctuates, the added MOS capacitance does not change
Therefore, the area of the hatched portion in FIG. 3 does not change much. Sand
In other words, it is possible to obtain a display screen with good reproducibility over a wide temperature range.
it can. In addition, flicker is 3 to 5 d compared to the conventional example.
It was confirmed by the applicant's experiment that B decreased. This is strange
TFT writing and writing in several fields and even fields
Less susceptible to asymmetrical movement in holding and holding
It is.
[0010]referenceExample 2)
FIG. 5 (a) shows the present invention.referenceActive mat in example 2
It is a top view of a Rix panel, and the figure (b) and (c) are
Sectional views at AB and CD of FIG.
It is. This active matrix panel is the firstreferenceAn example
It can be manufactured using exactly the same process. 61-
67 respectively correspond to 1 to 7 in FIG.
Edge substrate, 62 is polysilicon or amorphous silicon
63, a gate insulating film, 64, a scanning line, and 65,
An interlayer insulating film, 66 is a pixel electrode, and 67 is a data line.
In the case of the transmission type, a transparent conductive film is used for 66 pixel electrodes.
The 67 data lines have the same transparent conductive film as the pixel electrodes or
Uses a metal thin film.
BookreferenceExample is the same as the first reference example
In addition, an MO of the same conductivity type as the TFT is provided below the scanning line 64 in the preceding stage.
TFT is turned off because S capacitance is built in
Under normal conditions, only the overlap capacity is valid. But,
BookreferenceIn the example, the scanning line 64 is as shown in FIG.
It has a shape protruding parallel to the data line.
Since the MOS capacitance can be built into thethree
ConsiderationAbout twice the capacity of the example can be added. Accordingly
Higher contrast ratio and wider temperature range
High quality display screen with little licker can be obtained
You. In addition, as shown in FIG.
By making MOS capacitance to cover the gap,
Light leaking from this gap can be blocked,
This contributes to an increase in the last ratio.
[Example]
FIG. 6A shows an active matrix according to the embodiment of the present invention.
(B) and (C) are plan views of the panel panel.
FIG. 3A is a cross-sectional view taken along a line AB and a line CD in FIG.
is there. This reference example is the same as the first reference example and the embodiment of the present invention.
Creates a different conductivity type MOS capacitor than TFT
No. For example, an actuator with a built-in CMOS driver
This is effective for an Eve matrix panel or the like.
Referring to FIG.ImplementationExample active matrices
The structure of the panel will be described. First, place a
Silicon or amorphous silicon thin films 82 and 8
8 is deposited and patterned as shown. 82 is
It becomes the channel part of the TFT and the source / drain electrode.
Reference numeral 8 is an electrode for forming a MOS capacitor. Next,
A gate insulating film 83 is formed, and a gate electrode
A check line 84 is formed. Thereafter, ion implantation is performed selectively.
82 is an N-channel TFT, and 88 is a P-channel TFT.
MOS capacitor. Subsequent steps are the same as in Example 1.
Where 85 is an interlayer insulating film, 86 is a pixel electrode, and 87 is data
Line. In this embodiment, the conduction of the TFT and the MOS capacitor is
Electric type is different. P-channel MOS capacitor
The dependence on the gate voltage is symmetric to that of the N-channel in FIG.
G It becomes Cgso when <Vth is C0, VG> Vth. Therefore
In a normal state where the TFT is turned off, VG <Vth
Therefore, the overlapping area of the electrode 88 and the scanning line 84 is all
Works as an electrode forSCapacity C0 is added
Will be. The size of this capacitance depends on the pixel electrode 86.
Is about 100% to 20% of the capacity of the liquid crystal driven.
First and secondreferenceMuch larger than the example. Follow
The effect is also increased. Also, the previous scanning line is selected.
During this period, the MOS capacitance is turned off and the overlap capacitance Cgs
In addition to only o, there is no need to blunt the scan line waveform.
The drive state does not change due to the addition of capacitance.
No.
[0014]
As described above, the activator according to the present invention is used.
With a passive matrix panel, pixels can be
Can build capacity. By adding capacity
Contrast ratio increases, flicker decreases,
It is possible to obtain a screen with good reproducibility in a low temperature range. Ma
In addition, crosstalk due to capacitive coupling between data lines and pixel electrodes
Also, it has the effect of reducing the variation of picture elements on the screen,
Overall image quality is improved.Also, the electrodes 88 and the scanning lines 84
All the overlapping areas work as electrodes for the capacitance,
The MOS capacitance C0 is added. This capacity is large
The magnitude is the capacitance of the liquid crystal driven by the pixel electrode 86.
About 100% to 20%, compared to the first and second reference examples
And much larger.
【図面の簡単な説明】
【図1】(a)は第1の参考例のアクテイブマトリクス
パネルの構造を示す平面図、(b),(c)はその断面
図。
【図2】従来のアクティブマトリクスパネルの構造を示
す平面図。
【図3】NチヤネルのMOS容量のゲート電圧依存性を
示す図。
【図4】アクテイブマトリクスパネルの各部の電位を示
す図。
【図5】(a)は本発明の第2の参考例のアクテイブマ
トリクスパネルの構造を示す平面図、(b)、(C)は
その断面図。
【図6】(a)は本発明の実施例のアクティプマトリク
スパネルの構造を示す平面図、(b)、(C)はその断
面図。
【符号の説明】
2,62,82・・・ポリシリコンまたはアモルファス
シリコン薄膜
3,63,83・・・ゲート絶縁膜
4,64,84・・・走査線BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1A is a plan view showing a structure of an active matrix panel according to a first reference example, and FIGS. 1B and 1C are cross-sectional views thereof. FIG. 2 is a plan view showing the structure of a conventional active matrix panel. FIG. 3 is a diagram showing the gate voltage dependence of the MOS capacitance of an N-channel. FIG. 4 is a diagram showing potentials at various parts of an active matrix panel. 5 (a) is a plan view showing the structure of Akuteibu matrix panel of the second reference example of the present invention, (b), (C) is a sectional view thereof. FIG. 6A is a plan view showing the structure of an active matrix panel according to an embodiment of the present invention, and FIGS. 6B and 6C are cross-sectional views thereof. [Description of Signs] 2, 62, 82: polysilicon or amorphous silicon thin film 3, 63, 83: gate insulating film 4, 64, 84: scanning line
Claims (1)
と、該画素電極に接続されてなる薄膜トランジスタと保
持容量とを有し、データ線に供給されるデータ信号を該
薄膜トランジスタを介して該画素電極及び該保持容量に
供給するアクティブマトリクスパネルにおいて、 前記薄膜トランジスタのソース・ドレイン領域はシリコ
ン薄膜からなり、 前記保持容量は前記シリコン薄膜とは導電型が異なるシ
リコン薄膜からなる第1電極と、 絶縁膜を介して前記第1電極に対向配置されて、前記薄
膜トランジスタのゲート電極と同一材料で形成された第
2電極とからなることを特徴とするアクティブマトリク
スパネル。(57) [Claims] A pixel electrode arranged in a matrix on the substrate; a thin film transistor connected to the pixel electrode; and a storage capacitor, and a data signal supplied to a data line is transmitted to the pixel electrode and the pixel electrode through the thin film transistor. In an active matrix panel for supplying a storage capacitor, a source / drain region of the thin film transistor is formed of a silicon thin film, and the storage capacitor is formed through a first electrode formed of a silicon thin film having a conductivity type different from that of the silicon thin film, and an insulating film. An active matrix panel, comprising: a gate electrode of the thin film transistor; and a second electrode formed of the same material, which is disposed to face the first electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19245096A JP2663941B2 (en) | 1996-07-22 | 1996-07-22 | Active matrix panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19245096A JP2663941B2 (en) | 1996-07-22 | 1996-07-22 | Active matrix panel |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16258096A Division JP2626650B2 (en) | 1996-06-24 | 1996-06-24 | Active matrix panel manufacturing method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4440497A Division JP2737757B2 (en) | 1997-02-27 | 1997-02-27 | Liquid crystal device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0922029A JPH0922029A (en) | 1997-01-21 |
JP2663941B2 true JP2663941B2 (en) | 1997-10-15 |
Family
ID=16291512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19245096A Expired - Lifetime JP2663941B2 (en) | 1996-07-22 | 1996-07-22 | Active matrix panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2663941B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100438964B1 (en) * | 1996-10-02 | 2004-12-29 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display device and a fabrication method thereof, particularly with regards to increasing an opening ratio without using an additional mask by employing storage electrodes formed on the same layer with the same conductive material as a signal line |
JP3786515B2 (en) * | 1998-01-30 | 2006-06-14 | セイコーエプソン株式会社 | Liquid crystal device, method for manufacturing the same, and electronic device |
JP3575481B2 (en) * | 2003-01-16 | 2004-10-13 | セイコーエプソン株式会社 | Liquid crystal device, method of manufacturing the same, and electronic equipment |
-
1996
- 1996-07-22 JP JP19245096A patent/JP2663941B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0922029A (en) | 1997-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3747768B2 (en) | Liquid crystal display | |
US6075580A (en) | Active matrix type liquid crystal display apparatus with conductive light shield element | |
US7116302B2 (en) | Process of operating active matrix display device having thin film transistors | |
JP3279238B2 (en) | Liquid crystal display | |
CN101467098B (en) | Active matrix substrate and display device having the same | |
JP4902010B2 (en) | Liquid crystal device | |
JPH0134392B2 (en) | ||
JPH0823640B2 (en) | Liquid crystal display | |
GB2223618A (en) | Display devices | |
US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
US7071910B1 (en) | Electrooptical device and method of driving and manufacturing the same | |
JP2663941B2 (en) | Active matrix panel | |
JPH0772509A (en) | Active matrix liquid crystal display element | |
JP3213072B2 (en) | Liquid crystal display | |
JPH0915641A (en) | Active matrix liquid crystal display device | |
JP2000081637A (en) | Liquid crystal display device | |
JP2626650B2 (en) | Active matrix panel manufacturing method | |
JP3297334B2 (en) | Liquid crystal display | |
JP2737757B2 (en) | Liquid crystal device | |
JP2626638B2 (en) | Active matrix panel | |
JP3476865B2 (en) | Driving method of liquid crystal display device | |
JP3089675B2 (en) | Thin film field effect transistor driven liquid crystal display element array and driving method | |
KR100518407B1 (en) | array structure of liquid crystal display and driving method thereof | |
JP3297335B2 (en) | Liquid crystal display | |
JP3533476B2 (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970520 |
|
EXPY | Cancellation because of completion of term |