JP2661958B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2661958B2 JP2661958B2 JP63125255A JP12525588A JP2661958B2 JP 2661958 B2 JP2661958 B2 JP 2661958B2 JP 63125255 A JP63125255 A JP 63125255A JP 12525588 A JP12525588 A JP 12525588A JP 2661958 B2 JP2661958 B2 JP 2661958B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- read
- sample point
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 68
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 12
- 238000005070 sampling Methods 0.000 description 7
- 238000013500 data storage Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Memory System (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はメモリに記憶しているデータの読み出しに際
して、メモリに記憶しているデータの読み出しとメモリ
のリード／ライトを時分割で行う処理と、メモリに記憶
しているデータの読み出し時に異なる位置をサンプリン
グした縮小データの論理和処理を行う画像処理装置に関
するものである。
して、メモリに記憶しているデータの読み出しとメモリ
のリード／ライトを時分割で行う処理と、メモリに記憶
しているデータの読み出し時に異なる位置をサンプリン
グした縮小データの論理和処理を行う画像処理装置に関
するものである。
従来の技術 メモリに記憶された画像データ等の表示において、表
示しながらプリンタ等の出力装置に出力するというよう
にメモリサイクルを２サイクルに区切り、１つのサイク
ルで表示関係のメモリアクセスをし、他方のサイクルで
メモリのリード／ライトを行うというような時分割処理
が行われている。またメモリに記憶された画像データ等
の表示を行なう際、表示できる情報量がメモリ容量より
小さい場合や表示画面上で画像をズーミングする場合、
原データをサンプリングして縮小表示を行なうことにな
る。このような縮小を縮小率にかかわらず一定の速度で
読み出せる方法として、独立にアドレスを与え得るメモ
リを2k個用意し、2k+j画素を１つのブロックとし、この
ブロック内では1/2i（０≦ｉ≦ｊ）に縮小した2kビット
のデータを一度にアクセス出来るデータの記憶方法が提
案されている。
示しながらプリンタ等の出力装置に出力するというよう
にメモリサイクルを２サイクルに区切り、１つのサイク
ルで表示関係のメモリアクセスをし、他方のサイクルで
メモリのリード／ライトを行うというような時分割処理
が行われている。またメモリに記憶された画像データ等
の表示を行なう際、表示できる情報量がメモリ容量より
小さい場合や表示画面上で画像をズーミングする場合、
原データをサンプリングして縮小表示を行なうことにな
る。このような縮小を縮小率にかかわらず一定の速度で
読み出せる方法として、独立にアドレスを与え得るメモ
リを2k個用意し、2k+j画素を１つのブロックとし、この
ブロック内では1/2i（０≦ｉ≦ｊ）に縮小した2kビット
のデータを一度にアクセス出来るデータの記憶方法が提
案されている。
この方法は、各ブロック内の2k+j個のデータを縮小率
に応じてサンプリングした結果を2k個ごとにグループ分
けした場合に、各グループ内の2k個のデータは並列に動
作可能な2k個のメモリに分解して記憶されるように2k+j
個のデータの記憶方法を定めている（例えば、特開昭60
−3039号公報、特開昭60−81661号公報）。
に応じてサンプリングした結果を2k個ごとにグループ分
けした場合に、各グループ内の2k個のデータは並列に動
作可能な2k個のメモリに分解して記憶されるように2k+j
個のデータの記憶方法を定めている（例えば、特開昭60
−3039号公報、特開昭60−81661号公報）。
一般に縮小表示をする場合、サンプリングによって必
要な情報が欠落することが考えられる。そこで、異なる
サンプル点でサンプリングした縮小画像の各々の画素に
ついて論理和をとることにより情報の欠落を防止する必
要がある。この場合の論理和処理は、まず原データをメ
モリより一定量読みだし、その後に縮小率に応じたサン
プル点で前記読み出したデータをサンプリングし、さら
にサンプル点を変えてサンプリングし、前記サンプリン
グした縮小データとの論理和をとることで行なってい
る。
要な情報が欠落することが考えられる。そこで、異なる
サンプル点でサンプリングした縮小画像の各々の画素に
ついて論理和をとることにより情報の欠落を防止する必
要がある。この場合の論理和処理は、まず原データをメ
モリより一定量読みだし、その後に縮小率に応じたサン
プル点で前記読み出したデータをサンプリングし、さら
にサンプル点を変えてサンプリングし、前記サンプリン
グした縮小データとの論理和をとることで行なってい
る。
前述のデータの記憶方法を用いると、縮小画像の論理
和処理を行なう際には２回のメモリアクセスが必要であ
る。従って、論理和処理を行なったデータを表示しなが
ら他のサイクルでプリンタ等に出力しようとすると３サ
イクル必要になることになる。第６図にタイミング図に
示す。
和処理を行なう際には２回のメモリアクセスが必要であ
る。従って、論理和処理を行なったデータを表示しなが
ら他のサイクルでプリンタ等に出力しようとすると３サ
イクル必要になることになる。第６図にタイミング図に
示す。
発明が解決しようとする課題 上記のような従来の方法において、縮小画像の論理和
処理を行ないながらプリンタ等に出力する場合サイクル
数が増大してしまい処理速度が低下してしまうか、処理
速度を維持しようとすると並列に読み出すデータのワー
ド幅を大きくする必要があり、回路規模が増大するいう
いう問題点が生じる。一方、表示しながらプリンタ等に
出力するといったような２サイクルでの使用は実用上表
示している時間に比べれば非常に僅かな時間である。従
って、検索用の端末においては表示用のサイクル以外は
使用されていない状態であることが多い。
処理を行ないながらプリンタ等に出力する場合サイクル
数が増大してしまい処理速度が低下してしまうか、処理
速度を維持しようとすると並列に読み出すデータのワー
ド幅を大きくする必要があり、回路規模が増大するいう
いう問題点が生じる。一方、表示しながらプリンタ等に
出力するといったような２サイクルでの使用は実用上表
示している時間に比べれば非常に僅かな時間である。従
って、検索用の端末においては表示用のサイクル以外は
使用されていない状態であることが多い。
本発明はかかる点に鑑みてなされたもので、検索用端
末等において表示しながらプリンタに出力する等のメモ
リサイクルを２サイクルに分割した使用法において一方
のサイクルを使用していない場合はそのサイクルを使用
して論理和処理を行ない、プリンタ出力等でそのサイク
ルを使用する場合には一時的に論理和処理を中断しプリ
ンタ出力を優先させ、プリンタ出力が終了すれば論理和
処理を行なうというような効率的な画像処理が行なえる
画像処理装置を提供することを目的としている。
末等において表示しながらプリンタに出力する等のメモ
リサイクルを２サイクルに分割した使用法において一方
のサイクルを使用していない場合はそのサイクルを使用
して論理和処理を行ない、プリンタ出力等でそのサイク
ルを使用する場合には一時的に論理和処理を中断しプリ
ンタ出力を優先させ、プリンタ出力が終了すれば論理和
処理を行なうというような効率的な画像処理が行なえる
画像処理装置を提供することを目的としている。
課題を解決するための手段 本発明は、Ｘ方向、Ｙ方向の２次元で構成される画像
データに対し、縮小率を設定する縮小率設定手段と、画
像データを格納するメモリと、縮小時に読み出す位置を
決定する第１のサンプルポイント設定手段と、前記第１
のサンプルポイントとは異なる第２のサンプルポイント
設定手段と、前記第１および前記第２のサンプルポイン
ト設定手段で設定された画素位置に対し、前記メモリに
与えるアドレスを変換するアドレス変換手段と、前記メ
モリから読み出されたデータの並び変えを行うデータ変
換手段を有する２のｉ乗ビット（ｉ＝０を含む自然数）
ごとにサンプリングした縮小率1/2のｉ乗ビットなる縮
小データを読み出すメモリ装置と、前記第１および前記
第２のサンプルポイント設定手段で設定された画素位置
に対する前記メモリに与えるアドレスを切り替えるアド
レス切り替え手段と、前記メモリに対するアドレスを切
り替えて交互に読みだした第１のサンプルポイントに対
する縮小データと、第２のサンプルポイントに対する縮
小データのビット単位の論理和をとり表示データとする
表示読みだし手段と、 前記表示読みだし手段とは独立に画像データのリード
／ライトアクセスを行う手段と、前記表示読みだしとリ
ード／ライトアクセスを時分割制御する手段を有し、メ
モリのリード／ライトアクセスが不要の場合、前記異な
る第１と第２のサンプルポイントでの縮小読みだしを行
うと共に画素単位の論理和処理を行い、該データを表示
データとし、メモリのリード／ライトアクセスが必要な
場合、前記第１のサンプルポイントによる縮小読みだし
と、メモリのリード／ライトアクセスを時分割で行い、
前記第１のサンプルポイントにより読みだした縮小デー
タを表示データとする、あるいは前記第２のサンプルポ
イントによる縮小読みだしと、メモリのリード／ライト
アクセスを時分割で行い、前記第２のサンプルポイント
により読みだした縮小データを表示データとする。この
ようにリード／ライトアクセスの有無により処理を切り
替えるものである。
データに対し、縮小率を設定する縮小率設定手段と、画
像データを格納するメモリと、縮小時に読み出す位置を
決定する第１のサンプルポイント設定手段と、前記第１
のサンプルポイントとは異なる第２のサンプルポイント
設定手段と、前記第１および前記第２のサンプルポイン
ト設定手段で設定された画素位置に対し、前記メモリに
与えるアドレスを変換するアドレス変換手段と、前記メ
モリから読み出されたデータの並び変えを行うデータ変
換手段を有する２のｉ乗ビット（ｉ＝０を含む自然数）
ごとにサンプリングした縮小率1/2のｉ乗ビットなる縮
小データを読み出すメモリ装置と、前記第１および前記
第２のサンプルポイント設定手段で設定された画素位置
に対する前記メモリに与えるアドレスを切り替えるアド
レス切り替え手段と、前記メモリに対するアドレスを切
り替えて交互に読みだした第１のサンプルポイントに対
する縮小データと、第２のサンプルポイントに対する縮
小データのビット単位の論理和をとり表示データとする
表示読みだし手段と、 前記表示読みだし手段とは独立に画像データのリード
／ライトアクセスを行う手段と、前記表示読みだしとリ
ード／ライトアクセスを時分割制御する手段を有し、メ
モリのリード／ライトアクセスが不要の場合、前記異な
る第１と第２のサンプルポイントでの縮小読みだしを行
うと共に画素単位の論理和処理を行い、該データを表示
データとし、メモリのリード／ライトアクセスが必要な
場合、前記第１のサンプルポイントによる縮小読みだし
と、メモリのリード／ライトアクセスを時分割で行い、
前記第１のサンプルポイントにより読みだした縮小デー
タを表示データとする、あるいは前記第２のサンプルポ
イントによる縮小読みだしと、メモリのリード／ライト
アクセスを時分割で行い、前記第２のサンプルポイント
により読みだした縮小データを表示データとする。この
ようにリード／ライトアクセスの有無により処理を切り
替えるものである。
作用 本発明において、表示とメモリのリード／ライトを２
サイクルの時分割処理および縮小画像の論理和処理を行
う場合、表示のみを行なう時には使用していないサイク
ルで縮小画像の論理和処理を行ない、論理和処理を行な
っている時にメモリのリード／ライトの要求がきた場合
には論理和処理を中断し、２サイクルで表示とメモリの
リード／ライトを行なうことでメモリサイクル数を増大
せずに処理がおこなえるので効率的な画像処理を行うこ
とが出来る。
サイクルの時分割処理および縮小画像の論理和処理を行
う場合、表示のみを行なう時には使用していないサイク
ルで縮小画像の論理和処理を行ない、論理和処理を行な
っている時にメモリのリード／ライトの要求がきた場合
には論理和処理を中断し、２サイクルで表示とメモリの
リード／ライトを行なうことでメモリサイクル数を増大
せずに処理がおこなえるので効率的な画像処理を行うこ
とが出来る。
実施例 第１図は本発明の一実施例を示すブロック図である。
同図において、１は縮小率1/2iなる縮小データをＮ＝2k
（ｋ＝整数）ビット一度にアクセスできるメモリ、２は
メモリ制御部、３はデータ変換部であり、メモリ１から
読み出されたデータに対して縮小率に応じて変換を施
す。４は縮小率に応じて表示データの読みだしに対する
メモリに与えるアドレスに変換を施すアドレス変換部１
である。５は縮小率に応じてメモリのリード／ライトに
対するアドレスに変換を施すアドレス変換部２である。
６は縮小したときにサンプリング位置を規定するサンプ
ルポイント１でありこのサンプルポイント１で読み出さ
れたデータが論理和処理を行なう際のメインデータにな
る。７は縮小したときにサンプリング位置を規定するサ
ンプルポイント２でありこのサンプルポイント２で読み
出されたデータが論理和処理を行なう際のサブデータに
なる。また、縮小データの読みだしについて以下、詳細
に説明する。縮小する際にはサンプルポイントを４のア
ドレス変換部１に与える。４のアドレス変換部１では、
設定されたサンプルポイントを画素位置に対するアドレ
スに変換し、メモリ１に画素位置に対応するアドレスを
与える。メモリ１からはサンプルポイントに対応する画
素が縮小率によりＮ＝２のｋ乗ビット（ｋは０を含む自
然数）並列に読み出される。この際、Ｎビット内で、デ
ータの並び替えが行われている。該並び替えて読みださ
れたＮビットデータに対し、データ変換部３では、画素
位置において水平方向では左から右、垂直方向では上か
ら下の順になるようにＮビット内でデータの並び替えを
行う。４のアドレス変換部１では、前記６のサンプルポ
イント１および７のサンプルポイント２で設定された画
素位置に対するアドレスを交互に切り替えメモリ１から
Ｎビット並列にデータを読み出すことでサンプル位置の
異なった縮小データを得ることができる。上記、メモリ
１、データ変換部３、４のアドレス変換部１から構成さ
れるメモリ装置の構成は、例えば、特開昭60−3039号公
報記載の構成を用いることができる。８はデータ変換部
３から出力されたデータを取り込むラッチである。９は
ゲートであり論理和処理の有無によってON/OFFの切り替
を行う。10はOR処理部でありデータ変換部３からの出力
とゲート９からの出力の論理和をとっている。11はOR処
理部10からの出力を取り込むラッチである。第２図に２
サイクルモード時のメモリサイクルとOR処理モード時の
メモリサイクルを示す。（ａ）の２サイクルモードにお
いて表示は表示用にデータをメモリから読み出すサイク
ルであり、R/Wはメモリをリードあるいはライトするサ
イクルである。以下、２サイクルモードでの動作を第１
図および第４図において説明する。４のアドレス変換部
１で表示用のアドレスを発生し縮小率に応じたアドレス
変換を行ないアドレスをメモリ１に与える。５のアドレ
ス変換部２でメモリリード用のアドレスを発生しアドレ
スをメモリ１に与える。このようにして第４図（ａ）の
データがメモリ１から読み出される。メモリ１から読み
出されたデータは縮小率に応じてデータ変換部３で変換
される。変換されたデータはラッチ８で取り込まれ
（ｃ）の出力を得る。一方ラッチ８で取り込まれたデー
タはゲート９でマスクされOR処理部10に入力される。よ
ってOR処理部10ではデータ変換部３の出力がスルーで流
れる。ラッチ11ではOR処理部11の出力を取り込み第４図
の（ｄ）が出力となる。次にOR処理モードでの動作を第
１図および第４図において説明する。４のアドレス変換
部１で表示用のアドレスを発生し、縮小率に応じたアド
レス変換を行いアドレスをメモリに１に与える。この場
合６のサンプルポイント１および７のサンプルポイント
２にそれぞれ縮小したときのサンプリング位置を規定す
るサンプルポイントを与え、それぞれのサンプリング位
置でサンプリングした縮小データを交互に読み出す。各
々のサンプルポイントで読み出したデータの様子を第３
図に示す。第３図において１はサンプルポイント１でア
クセスされるメモリ上のデータであり、２はサンプルポ
イント２でアクセスされるメモリ上のデータである。こ
れらのサンプルポイントは２次元空間内で任意に変える
ことが出来る。第５図においてサンプルポイント１で読
み出されたデータをメインデータ、サンプルポイント２
で読み出されたデータをサブデータと表現する。第５図
の（ａ）はメモリ１から読み出されたデータである。メ
モリ１から読み出されたデータは縮小率に応じてデータ
変換部３で変換される。変換されたデータはラッチ８で
取り込まれ（ｃ）の出力を得る。ラッチ８で取り込まれ
たデータはゲート９を通りOR処理部10に入力される。OR
処理部10ではデータ変換部３の出力とゲート９の出力の
論理和をとり、その出力はラッチ11で取り込まれる。こ
のようにしてサンプルポイント１で縮小したメインデー
タとサンプルポイント２で縮小したサブデータの論理和
を得る。
同図において、１は縮小率1/2iなる縮小データをＮ＝2k
（ｋ＝整数）ビット一度にアクセスできるメモリ、２は
メモリ制御部、３はデータ変換部であり、メモリ１から
読み出されたデータに対して縮小率に応じて変換を施
す。４は縮小率に応じて表示データの読みだしに対する
メモリに与えるアドレスに変換を施すアドレス変換部１
である。５は縮小率に応じてメモリのリード／ライトに
対するアドレスに変換を施すアドレス変換部２である。
６は縮小したときにサンプリング位置を規定するサンプ
ルポイント１でありこのサンプルポイント１で読み出さ
れたデータが論理和処理を行なう際のメインデータにな
る。７は縮小したときにサンプリング位置を規定するサ
ンプルポイント２でありこのサンプルポイント２で読み
出されたデータが論理和処理を行なう際のサブデータに
なる。また、縮小データの読みだしについて以下、詳細
に説明する。縮小する際にはサンプルポイントを４のア
ドレス変換部１に与える。４のアドレス変換部１では、
設定されたサンプルポイントを画素位置に対するアドレ
スに変換し、メモリ１に画素位置に対応するアドレスを
与える。メモリ１からはサンプルポイントに対応する画
素が縮小率によりＮ＝２のｋ乗ビット（ｋは０を含む自
然数）並列に読み出される。この際、Ｎビット内で、デ
ータの並び替えが行われている。該並び替えて読みださ
れたＮビットデータに対し、データ変換部３では、画素
位置において水平方向では左から右、垂直方向では上か
ら下の順になるようにＮビット内でデータの並び替えを
行う。４のアドレス変換部１では、前記６のサンプルポ
イント１および７のサンプルポイント２で設定された画
素位置に対するアドレスを交互に切り替えメモリ１から
Ｎビット並列にデータを読み出すことでサンプル位置の
異なった縮小データを得ることができる。上記、メモリ
１、データ変換部３、４のアドレス変換部１から構成さ
れるメモリ装置の構成は、例えば、特開昭60−3039号公
報記載の構成を用いることができる。８はデータ変換部
３から出力されたデータを取り込むラッチである。９は
ゲートであり論理和処理の有無によってON/OFFの切り替
を行う。10はOR処理部でありデータ変換部３からの出力
とゲート９からの出力の論理和をとっている。11はOR処
理部10からの出力を取り込むラッチである。第２図に２
サイクルモード時のメモリサイクルとOR処理モード時の
メモリサイクルを示す。（ａ）の２サイクルモードにお
いて表示は表示用にデータをメモリから読み出すサイク
ルであり、R/Wはメモリをリードあるいはライトするサ
イクルである。以下、２サイクルモードでの動作を第１
図および第４図において説明する。４のアドレス変換部
１で表示用のアドレスを発生し縮小率に応じたアドレス
変換を行ないアドレスをメモリ１に与える。５のアドレ
ス変換部２でメモリリード用のアドレスを発生しアドレ
スをメモリ１に与える。このようにして第４図（ａ）の
データがメモリ１から読み出される。メモリ１から読み
出されたデータは縮小率に応じてデータ変換部３で変換
される。変換されたデータはラッチ８で取り込まれ
（ｃ）の出力を得る。一方ラッチ８で取り込まれたデー
タはゲート９でマスクされOR処理部10に入力される。よ
ってOR処理部10ではデータ変換部３の出力がスルーで流
れる。ラッチ11ではOR処理部11の出力を取り込み第４図
の（ｄ）が出力となる。次にOR処理モードでの動作を第
１図および第４図において説明する。４のアドレス変換
部１で表示用のアドレスを発生し、縮小率に応じたアド
レス変換を行いアドレスをメモリに１に与える。この場
合６のサンプルポイント１および７のサンプルポイント
２にそれぞれ縮小したときのサンプリング位置を規定す
るサンプルポイントを与え、それぞれのサンプリング位
置でサンプリングした縮小データを交互に読み出す。各
々のサンプルポイントで読み出したデータの様子を第３
図に示す。第３図において１はサンプルポイント１でア
クセスされるメモリ上のデータであり、２はサンプルポ
イント２でアクセスされるメモリ上のデータである。こ
れらのサンプルポイントは２次元空間内で任意に変える
ことが出来る。第５図においてサンプルポイント１で読
み出されたデータをメインデータ、サンプルポイント２
で読み出されたデータをサブデータと表現する。第５図
の（ａ）はメモリ１から読み出されたデータである。メ
モリ１から読み出されたデータは縮小率に応じてデータ
変換部３で変換される。変換されたデータはラッチ８で
取り込まれ（ｃ）の出力を得る。ラッチ８で取り込まれ
たデータはゲート９を通りOR処理部10に入力される。OR
処理部10ではデータ変換部３の出力とゲート９の出力の
論理和をとり、その出力はラッチ11で取り込まれる。こ
のようにしてサンプルポイント１で縮小したメインデー
タとサンプルポイント２で縮小したサブデータの論理和
を得る。
発明の効果 以上述べてきたように、本発明によれば検索用端末等
において表示しながらメモリのリード／ライトを行なう
時分割処理において、メモリのリード／ライトを行なっ
ていない場合、空いているサイクルを利用して縮小画像
の論理和処理を行ない、また表示しながらメモリのリー
ド／ライトを行なっている際は論理和処理を一時中断
し、メモリのリード／ライトが終った時点で論理和処理
を行なうことで、メモリサイクル数を増加させず効率的
な処理が実現できる。
において表示しながらメモリのリード／ライトを行なう
時分割処理において、メモリのリード／ライトを行なっ
ていない場合、空いているサイクルを利用して縮小画像
の論理和処理を行ない、また表示しながらメモリのリー
ド／ライトを行なっている際は論理和処理を一時中断
し、メモリのリード／ライトが終った時点で論理和処理
を行なうことで、メモリサイクル数を増加させず効率的
な処理が実現できる。
第１図は本発明の一実施例の画像処理装置のブロック
図、第２図はタイミング図、第３図は各サンプルポイン
トでアクセスしたメモリ上のデータの様子を示す説明
図、第４図および第５図は画像処理装置の動作を説明す
るタイミング図、第６図は従来のタイミング図である。 １……メモリ、２……メモリ制御部、３……データ変換
部、４……アドレス変換部１、５……アドレス変換部
２、６……サンプルポイント１、７……サンプルポイン
ト２、８……ラッチ、９……ゲート、10……OR処理部、
11……ラッチ。
図、第２図はタイミング図、第３図は各サンプルポイン
トでアクセスしたメモリ上のデータの様子を示す説明
図、第４図および第５図は画像処理装置の動作を説明す
るタイミング図、第６図は従来のタイミング図である。 １……メモリ、２……メモリ制御部、３……データ変換
部、４……アドレス変換部１、５……アドレス変換部
２、６……サンプルポイント１、７……サンプルポイン
ト２、８……ラッチ、９……ゲート、10……OR処理部、
11……ラッチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 草尾 寛 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭60−128496（ＪＰ，Ａ) 特開 昭58−13066（ＪＰ，Ａ) 特開 昭62−244092（ＪＰ，Ａ)
Claims (1)
- 【請求項１】メモリに格納された画像データの表示読み
だし、およびリード／ライトアクセスを行う画像処理装
置であって、Ｘ方向、Ｙ方向の２次元で構成される画像
データに対し、縮小率を設定する縮小率設定手段と、画
像データを格納するメモリと、縮小時に読み出す位置を
決定する第１のサンプルポイント設定手段と、前記第１
のサンプルポイントとは異なる第２のサンプルポイント
設定手段と、前記第１および前記第２のサンプルポイン
ト設定手段で設定された画素位置に対し、前記メモリに
与えるアドレスを変換するアドレス変換手段と、前記メ
モリから読み出されたデータの並び変えを行うデータ変
換手段を有する２のｉ乗ビット（ｉ＝０を含む自然数）
ごとにサンプリングした縮小率1/2のｉ乗なる縮小デー
タを読み出すメモリ装置と、前記第１および前記第２の
サンプルポイント設定手段で設定された画素位置に対す
る前記メモリに与えるアドレスを交互に切り替えるアド
レス切り替え手段と、前記メモリに対するアドレスを切
り替えて交互に読みだした第１のサンプルポイントに対
する縮小データと、第２のサンプルポイントに対する縮
小データのビット単位の論理和をとり表示データとする
表示読みだし手段と、 前記表示読みだし手段とは独立に画像データのリード／
ライトアクセスを行う手段と、前記表示読みだしとリー
ド／ライトアクセスを時分割制御する手段を有し、メモ
リのリード／ライトアクセスが不要の場合、前記異なる
第１と第２のサンプルポイントでの縮小読みだしを行う
と共に画素単位の論理和処理を行い、該データを表示デ
ータとし、メモリのリード／ライトアクセスが必要な場
合、前記第１のサンプルポイントによる縮小読みだし
と、メモリのリード／ライトアクセスを時分割で行い、
前記第１のサンプルポイントにより読みだした縮小デー
タを表示データとする、あるいは前記第２のサンプルポ
イントによる縮小読みだしと、メモリのリード／ライト
アクセスを時分割で行い、前記第２のサンプルポイント
により読みだした縮小データを表示データとすることを
特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125255A JP2661958B2 (ja) | 1988-05-23 | 1988-05-23 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125255A JP2661958B2 (ja) | 1988-05-23 | 1988-05-23 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01293482A JPH01293482A (ja) | 1989-11-27 |
| JP2661958B2 true JP2661958B2 (ja) | 1997-10-08 |
Family
ID=14905577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63125255A Expired - Fee Related JP2661958B2 (ja) | 1988-05-23 | 1988-05-23 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661958B2 (ja) |
-
1988
- 1988-05-23 JP JP63125255A patent/JP2661958B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01293482A (ja) | 1989-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3278756B2 (ja) | 画像処理方法及び装置 | |
| GB2311434A (en) | Image decompressing apparatus with efficient image data storage | |
| US5621866A (en) | Image processing apparatus having improved frame buffer with Z buffer and SAM port | |
| EP0200036B1 (en) | Method and system for displaying images in adjacent display areas | |
| US4941127A (en) | Method for operating semiconductor memory system in the storage and readout of video signal data | |
| US4951143A (en) | Memory configuration for unsynchronized input and output data streams | |
| EP0827082A1 (en) | Semiconductor memory having arithmetic function, and processor using the same | |
| JP2661958B2 (ja) | 画像処理装置 | |
| US6606673B2 (en) | Direct memory access transfer apparatus | |
| GB2180729A (en) | Direct memory access window display | |
| JP3021810B2 (ja) | マルチポートメモリ | |
| US6108746A (en) | Semiconductor memory having an arithmetic function and a terminal arrangement for coordinating operation with a higher processor | |
| CN115426466A (zh) | 一种图像数据的读写控制系统及读写控制方法 | |
| GB2245394A (en) | Video framestore selective addressing system | |
| KR0166853B1 (ko) | 디지탈 영상신호 처리용 메모리 시스템 | |
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| JPS6067990A (ja) | 密度変換機能を有する画情報処理装置 | |
| JPH07121061B2 (ja) | 画像処理装置 | |
| JPH06324935A (ja) | アドレス発生器およびアドレス発生システム | |
| KR920001619B1 (ko) | 화상처리장치 | |
| JP3247441B2 (ja) | 画像処理装置 | |
| SU1317474A1 (ru) | Устройство дл масштабировани изображений | |
| SU1265833A1 (ru) | Устройство дл отображени графической информации на экране электронно-лучевой трубки | |
| SU1566372A1 (ru) | Устройство экранной пам ти | |
| JPH0659966A (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |