[go: up one dir, main page]

JP2647194B2 - 半導体用パッケージの封止方法 - Google Patents

半導体用パッケージの封止方法

Info

Publication number
JP2647194B2
JP2647194B2 JP1096811A JP9681189A JP2647194B2 JP 2647194 B2 JP2647194 B2 JP 2647194B2 JP 1096811 A JP1096811 A JP 1096811A JP 9681189 A JP9681189 A JP 9681189A JP 2647194 B2 JP2647194 B2 JP 2647194B2
Authority
JP
Japan
Prior art keywords
lid
package
package body
adhesive
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1096811A
Other languages
English (en)
Other versions
JPH02273958A (ja
Inventor
勝規 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP1096811A priority Critical patent/JP2647194B2/ja
Priority to US07/505,591 priority patent/US5064782A/en
Priority to AU53103/90A priority patent/AU637092B2/en
Priority to CA002014311A priority patent/CA2014311C/en
Priority to DE69023531T priority patent/DE69023531T2/de
Priority to EP90107037A priority patent/EP0392539B1/en
Publication of JPH02273958A publication Critical patent/JPH02273958A/ja
Application granted granted Critical
Publication of JP2647194B2 publication Critical patent/JP2647194B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Measuring Fluid Pressure (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、接着剤を介在させてパッケージ本体にリッ
ドを接着することにより、半導体チップをパッケージ本
体内に封入する半導体用パッケージの封止方法に関する
ものである。
〔従来の技術〕 半導体パッケージは、一般に矩形のパッケージ本体と
矩形のリッドとで構成されている。従来の半導体用パッ
ケージでは、矩形に形成されたパッケージ本体の接着部
であるメタライズ部に、接着剤である封止用はんだを介
在させた後、全体を加熱しながらリッドを押圧して接着
し、パッケージ本体の封止を行うようにしている。
〔発明が解決しようとする課題〕
ところで、半導体チップの表面は、外気の温度や埃等
に敏感であるため、半導体チップを外気から遮断して不
活性化を図るべくパッケージ内に封入する技術が要求さ
れる。
しかるに、メタライズ部に対し単にリッドを加熱しな
がら押圧する従来の方法では、メタライズ部とリッドの
重なり合った封止部分であるリークパス内にボイド（気
泡）が残り易く、内部の封入ガスが漏れるリーク不良が
発生しがちであった。
ところで、リークパスは接着剤の余分なはみ出し等を
考えた場合なるべく短くした方が良いし、近年のLN（Lo
w Noise）FETを実装する小型パッケージ等では、パッ
ケージの小型化が進みそれに伴いリークパスが短くなり
つつある。したがって、益々リーク不良が発生しがちで
あり、歩留まり悪化させる原因として大きな問題となっ
ていた。
本発明は、パッケージ本体及びリッドに接着剤を馴染
ませることにより、リーク不良を低減する半導体用パッ
ケージの封止方法を提供することをその目的とする。
〔課題を解決するための手段〕
上記目的を達成すべく、請求項１の発明は、半導体チ
ップを収容するパッケージ本体をリッドで封止する半導
体用パッケージの封止方法において、パッケージ本体に
環状の接着部を形成し、接着剤を介在させた当該接着部
に対し、リッドを押圧しながら同心円上に回動させて接
着することをようにした。
〔作用〕
本発明によれば、接着部に対しリッドを押圧しながら
同心円上に回動させて接着することにより、接着部やリ
ッドに対し接着剤の馴染みがよくなりボイドの発生を防
止することができる。
〔実施例〕
第１図及び第２図を参照して、本発明を小型セラミッ
クパッケージに適用した場合について説明する。
パッケージ１は半導体チップＣを収容するパッケージ
本体２と、半導体チップＣをパッケージ本体２内に封入
するリッド３とから構成されている。
パッケージ本体２には、複数のリードフレーム４が両
側に振分けて設けられており、各リードフレーム４のイ
ンナーリード4aの先端と、半導体チップＣの各ボンディ
ングパッドCaとの間は、Au等のワイヤ５によりワイヤボ
ンディングされている。
また、第３図に示すようにパッケージ本体２の上縁2a
には、リッド３との接着部であるメタライズ部2aが形成
されており、パッケージ本体２の封止を行う場合には、
このメタライズ部2aの上に、シール状の共晶合金等で構
成した接着剤（封止用はんだ）６を載せ、全体を加熱し
ながらリッド３をメタライズ部2aに押圧して接着する。
このメタライズ部2aと接着剤６とは、同形状であって
環状に形成される。また、接着剤６は、加熱圧着により
メタライズ部2aとリッド３との間で溶融して、共晶結合
による環状のリークパスＲを構成する。
リッド３の外径寸法は、パッケージ本体２の外形寸法
より幾分小さく形成され、溶融した接着剤６が外部に垂
れ落ちたり、パッケージ本体２の側面に凸部を形成する
ことがないようにしている。
次に、第４図を参照してパッケージ封止装置について
説明する。
パッケージ封止装置７は、発熱体で構成されたコレッ
ト８及びベース９とを備え、コレット８でリッド３を真
空吸着すると共に、ベース９でパッケージ本体２を保持
する。そして、リッド３の位置合せを行った後、コレッ
ト８及びベース９によりパッケージ本体２及びリッド３
を300℃に加熱し、窒素ガスの雰囲気中において、接着
剤６をセットしたパッケージ本体２に対しリッド３を押
圧しながら回動させて接着を行う。この回動は、リッド
３をメタライズ部2aと同心円上に回転角度30度で２往復
するものである。
以上のように、メタライズ部2aを環状に形成して、接
着の際にリッド３を回動させることにより、メタライズ
部2a及びリッド３の接着部3aと接着剤６との馴染みが良
くなり、ボイド（気泡）をリークパスＲから追い出すこ
とができる。
尚、本実施例では、パッケージ本体２の外形寸法を1.
5mm×1.5mmとし、メタライズ部2aの外形を1.3mm、内径
を1.1mmとした。また、接着剤６には、Au/Sn共晶合金の
プリフォームの（厚さ30μｍ）を用いた。
〔発明の効果〕
以上のように請求項１の発明によれば、ボイドの発生
を防止して封止性を向上することができるため、リーク
不良を低減でき、或いはリークパスを短くでき、パッケ
ージの小型化が進んでも歩留まりを向上できる効果を有
する。
【図面の簡単な説明】
第１図は本発明の実施例である半導体用パッケージの裁
断側面図、第２図はリッド接着前の半導体の平面図、第
３図は封止部回りの拡大断面図、第４図はパッケージ封
止装置の部分裁断側面図である。 １……パッケージ、２……パッケージ本体、2a……メタ
ライズ部、３……リッド、６……接着剤、７……パッケ
ージ封止装置、８……コレット、Ｃ……半導体チップ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップを収容するパッケージ本体を
    リッドで封止する半導体用パッケージの封止方法におい
    て、 前記パッケージ本体に環状の接着部を形成し、接着剤を
    介在させた当該接着部に対し、前記リッドを押圧しなが
    ら同心円上に回動させて接着することを特徴とする半導
    体用パッケージの封止方法。
JP1096811A 1989-04-17 1989-04-17 半導体用パッケージの封止方法 Expired - Fee Related JP2647194B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1096811A JP2647194B2 (ja) 1989-04-17 1989-04-17 半導体用パッケージの封止方法
US07/505,591 US5064782A (en) 1989-04-17 1990-04-06 Method of adhesively and hermetically sealing a semiconductor package lid by scrubbing
AU53103/90A AU637092B2 (en) 1989-04-17 1990-04-10 A sealing method for a semiconductor device package
CA002014311A CA2014311C (en) 1989-04-17 1990-04-10 Semiconductor device package and sealing method therefore
DE69023531T DE69023531T2 (de) 1989-04-17 1990-04-12 Packung für Halbleiteranordnung und Dichtungsverfahren dafür.
EP90107037A EP0392539B1 (en) 1989-04-17 1990-04-12 Semiconductor device package and sealing method therefore

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1096811A JP2647194B2 (ja) 1989-04-17 1989-04-17 半導体用パッケージの封止方法

Publications (2)

Publication Number Publication Date
JPH02273958A JPH02273958A (ja) 1990-11-08
JP2647194B2 true JP2647194B2 (ja) 1997-08-27

Family

ID=14174984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1096811A Expired - Fee Related JP2647194B2 (ja) 1989-04-17 1989-04-17 半導体用パッケージの封止方法

Country Status (6)

Country Link
US (1) US5064782A (ja)
EP (1) EP0392539B1 (ja)
JP (1) JP2647194B2 (ja)
AU (1) AU637092B2 (ja)
CA (1) CA2014311C (ja)
DE (1) DE69023531T2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804870A (en) * 1992-06-26 1998-09-08 Staktek Corporation Hermetically sealed integrated circuit lead-on package configuration
US6548956B2 (en) 1994-12-13 2003-04-15 The Trustees Of Princeton University Transparent contacts for organic devices
US5703436A (en) 1994-12-13 1997-12-30 The Trustees Of Princeton University Transparent contacts for organic devices
US6358631B1 (en) 1994-12-13 2002-03-19 The Trustees Of Princeton University Mixed vapor deposited films for electroluminescent devices
US5707745A (en) 1994-12-13 1998-01-13 The Trustees Of Princeton University Multicolor organic light emitting devices
JPH09246904A (ja) * 1996-03-14 1997-09-19 Citizen Watch Co Ltd 表面実装型水晶振動子
US5877042A (en) * 1996-08-28 1999-03-02 Motorola, Inc. Glass/Metal package and method for producing the same
US5956576A (en) * 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
KR100485342B1 (ko) * 1997-12-12 2005-08-23 삼성전자주식회사 세라믹패키지의덮개봉합장치
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
KR100400218B1 (ko) * 2000-08-18 2003-10-30 삼성전자주식회사 마이크로 액튜에이터 및 그 제조방법
DE10120256C1 (de) * 2001-04-25 2002-11-28 Siemens Production & Logistics Anschlußgehäuse für ein elektronisches Bauelement
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7026708B2 (en) 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6958446B2 (en) * 2002-04-17 2005-10-25 Agilent Technologies, Inc. Compliant and hermetic solder seal
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
JP4285753B2 (ja) 2004-06-21 2009-06-24 田中貴金属工業株式会社 ハーメチックシールカバー及びその製造方法
US7309914B2 (en) 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
JP2009049092A (ja) * 2007-08-16 2009-03-05 Nippon Avionics Co Ltd パッケージの封止方法およびパッケージの封止装置
DE102008028404B4 (de) * 2008-06-17 2013-07-18 Saw Instruments Gmbh Kartusche mit integriertem SAW Sensor
TW201034129A (en) * 2009-03-11 2010-09-16 High Conduction Scient Co Ltd Frame-type copper- clad ceramic substrate and the manufacturing method thereof
US10147660B2 (en) 2011-10-27 2018-12-04 Global Circuits Innovations, Inc. Remapped packaged extracted die with 3D printed bond connections
US10128161B2 (en) 2011-10-27 2018-11-13 Global Circuit Innovations, Inc. 3D printed hermetic package assembly and method
US10109606B2 (en) 2011-10-27 2018-10-23 Global Circuit Innovations, Inc. Remapped packaged extracted die
US10002846B2 (en) 2011-10-27 2018-06-19 Global Circuit Innovations Incorporated Method for remapping a packaged extracted die with 3D printed bond connections
US10177054B2 (en) 2011-10-27 2019-01-08 Global Circuit Innovations, Inc. Method for remapping a packaged extracted die
US9870968B2 (en) 2011-10-27 2018-01-16 Global Circuit Innovations Incorporated Repackaged integrated circuit and assembly method
US9966319B1 (en) 2011-10-27 2018-05-08 Global Circuit Innovations Incorporated Environmental hardening integrated circuit method and apparatus
US9935028B2 (en) 2013-03-05 2018-04-03 Global Circuit Innovations Incorporated Method and apparatus for printing integrated circuit bond connections
US20170032958A1 (en) * 2015-07-28 2017-02-02 Infineon Technologies Americas Corp. Method for Cleaning Hermetic Semiconductor Packages
US10115645B1 (en) 2018-01-09 2018-10-30 Global Circuit Innovations, Inc. Repackaged reconditioned die method and assembly
JP2020129629A (ja) * 2019-02-12 2020-08-27 エイブリック株式会社 光センサ装置およびその製造方法
US11508680B2 (en) 2020-11-13 2022-11-22 Global Circuit Innovations Inc. Solder ball application for singular die
DE102021116237A1 (de) * 2021-06-23 2022-12-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711939A (en) * 1970-11-10 1973-01-23 M Stoll Method and apparatus for sealing
JPS5717275A (en) * 1980-07-07 1982-01-28 Nippon Kogaku Kk <Nikon> Electronic camera
JPS5852855A (ja) * 1981-09-25 1983-03-29 Hitachi Ltd キヤツプ接着方法
JPS5932156A (ja) * 1982-08-16 1984-02-21 Hitachi Ltd 半導体装置のキヤツプ取付構造
JPS59145545A (ja) * 1983-12-16 1984-08-21 Nec Corp 半導体装置用容器の気密封止法
JPS60223142A (ja) * 1984-04-20 1985-11-07 Hitachi Ltd 半導体装置
JPS6129155A (ja) * 1984-07-19 1986-02-10 Fujitsu Ltd 半導体装置
JPS61276237A (ja) * 1985-05-31 1986-12-06 Hitachi Ltd 半導体パツケ−ジの気密封止方法およびその装置
JPS6365649A (ja) * 1986-09-05 1988-03-24 Nec Corp 半導体用パツケ−ジ
JPS63240051A (ja) * 1987-03-27 1988-10-05 Nec Corp セラミツクキヤツプ
JPS63269031A (ja) * 1987-04-27 1988-11-07 Fuji Electric Co Ltd 半導体圧力センサ
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package

Also Published As

Publication number Publication date
DE69023531D1 (de) 1995-12-21
EP0392539B1 (en) 1995-11-15
DE69023531T2 (de) 1996-05-02
JPH02273958A (ja) 1990-11-08
EP0392539A3 (en) 1992-05-06
US5064782A (en) 1991-11-12
AU5310390A (en) 1990-10-18
CA2014311C (en) 1993-08-03
AU637092B2 (en) 1993-05-20
EP0392539A2 (en) 1990-10-17
CA2014311A1 (en) 1990-10-17

Similar Documents

Publication Publication Date Title
JP2647194B2 (ja) 半導体用パッケージの封止方法
JPS6255301B2 (ja)
JPS6031102B2 (ja) 集積回路パツケージおよびその製作方法
JPH0590451A (ja) 半導体集積回路及びその実装装置製造方法
JPS598358Y2 (ja) 半導体素子パツケ−ジ
JPS62241355A (ja) 半導体装置
US4183135A (en) Hermetic glass encapsulation for semiconductor die and method
JPH0487354A (ja) 半導体装置
JP2792377B2 (ja) 半導体装置
JPS59129445A (ja) 半導体装置の製造方法
JPH01225140A (ja) 半導体装置の製造方法
US4151638A (en) Hermetic glass encapsulation for semiconductor die and method
JPS6313337A (ja) 半導体素子の実装方法
JPH0547988A (ja) 半導体装置
JPH03235360A (ja) 樹脂封止型半導体装置
KR100214857B1 (ko) 멀티 칩 패키지
JPH05121492A (ja) Ｔａｂテープ
JP2817425B2 (ja) 半導体装置の実装方法
JPH0366152A (ja) 半導体集積回路モジュール
JPS6222456B2 (ja)
JPH0492457A (ja) 半導体装置
JPS6038845A (ja) 半導体装置
JP2002330049A (ja) 弾性表面波装置およびその製造方法
JPS5889847A (ja) 封止形集積回路パツケ−ジ
JPH05299569A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees