[go: up one dir, main page]

JP2640003B2 - Fskデータ波形整形回路 - Google Patents

Fskデータ波形整形回路

Info

Publication number
JP2640003B2
JP2640003B2 JP1185587A JP18558789A JP2640003B2 JP 2640003 B2 JP2640003 B2 JP 2640003B2 JP 1185587 A JP1185587 A JP 1185587A JP 18558789 A JP18558789 A JP 18558789A JP 2640003 B2 JP2640003 B2 JP 2640003B2
Authority
JP
Japan
Prior art keywords
differential amplifier
transistor
transistors
amplifier circuit
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1185587A
Other languages
English (en)
Other versions
JPH0349416A (ja
Inventor
和久 石黒
豊 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP1185587A priority Critical patent/JP2640003B2/ja
Priority to DE69028815T priority patent/DE69028815T2/de
Priority to US07/552,732 priority patent/US5068544A/en
Priority to KR1019900010751A priority patent/KR970005123B1/ko
Priority to EP90113610A priority patent/EP0409142B1/en
Publication of JPH0349416A publication Critical patent/JPH0349416A/ja
Application granted granted Critical
Publication of JP2640003B2 publication Critical patent/JP2640003B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. Transmission Power Control [TPC] or power classes
    • H04W52/02Power saving arrangements
    • H04W52/0209Power saving arrangements in terminal devices
    • H04W52/0225Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • H04W52/0235Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal where the received signal is a power saving command
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • H04L27/142Compensating direct current components occurring during the demodulation and which are caused by mistuning
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はページングシステム(ポケットベル)等のFS
Kデータ受信システムに使用される波形整形回路に関す
る。
(ロ)従来の技術 第3図に図示するように、FSKデータ受信システムは
高周波増幅ブロック(31)、周波数変換ブロック(3
2)、中間周波増幅ブロック(33)、FM検波ブロック(3
4)、低域フィルタ(35)、波形整形回路(36)およびC
PU(37)から構成されており、CPU(37)は波形整形回
路(36)の出力パルス幅を弁別するFSK復調および復調
信号に基づく受信ブロックの制御、呼び出し、あるいは
表示を行なう。
上記のように構成されるFSKデータ受信システムにお
いては、周波数変換ブロック(32)の局部発振周波数の
変動、FM検波ブロック(34)の特性変動等によってFM検
波ブロック(34)の検波出力の直流レベルが変動する。
パルス幅の弁別により復調が行なわれるFSK復調では、
直流レベルが存在する為に、検波出力を単に零電位と比
較する波形整形回路によっては忠実な復調を行なうこと
ができない。そこで、第4図に図示するような波形整形
回路が一般に使用されている。
第4図を参照すると、端子(41)には第3図の低域フ
ィルタ(35)を介してFM検波信号Vdetが入力されてい
る。この端子(41)と比較器(42)の非反転入力端子間
には抵抗R41とコンデンサC41からなる時定数回路が接続
されている。この回路の時定数は扱う信号の周波数が数
百Hzであることから比較的大きく設定されている。ま
た、端子(41)と比較器(42)の反転入力端子間には抵
抗R41と抵抗値が等しい抵抗R42が接続されてオフセット
の防止が図られている。さらに、比較器(42)の電源端
子は制御トランジスタQ41を介して接地されており、制
御トランジスタQ41のベースに間欠的にハイレベルとな
るバッテリセーブ信号(以下、単に制御信号と称する)
VBSを入力することによって波形整形回路を間欠動作さ
せ、消費電力を低下させている。なお、この制御信号V
BSはFSKデータ受信システムの他のブロックにも供給さ
れている。
第5図を参照して上記した波形整形回路の動作を説明
する。制御信号VBSは期間IとIIでハイレベルとなり期
間IIIでローレベルとなる間欠信号であり、制御信号VBS
がハイレベルになると、比較器(42)が動作状態となる
と共に他のブロックも動作を開始してFM検波信号Vdetが
端子(41)に入力される。そして、制御信号VBSの立ち
上がりから略τ(=C41R41)時間経過する期間IIには時
定数回路がFM検波信号Vdetの平均値Vavを比較器(42)
の非反転入力端子に入力する。期間IIが終了し制御信号
VBSがローレベルになる期間IIIには、時定数回路のコン
デンサC41の充電電荷は抵抗R41、低域フィルタ(35)を
介して放電される。したがって、制御信号VBSがハイレ
ベルとなる各サイクルのうち期間IIでのみ比較器(42)
が正確な波形整形を行なう。なお、図のFM検波信号Vdet
波形は単一レベルで変調されたものに対応する。また、
各波形の振幅は任意に目盛られている。
(ハ)発明が解決しようとする課題 従来の波形整形回路は、それに使用される時定数回路
の作用により、正常動作期間が短いため、省電力にそぐ
わない欠点を有している。また、200ms程度の時定数を
有するので、過渡的な直流レベルの変動に即応できない
欠点も有している。
(ニ)課題を解決するための手段 本発明は上記した課題に鑑みてなされたもので、一方
のトランジスタのベース・コレクタが短絡された一対の
トランジスタを含む第1差動増幅回路と、ベース及びエ
ミッタがそれぞれ前記第1差動増幅回路の一対のトラン
ジスタと共通接続された一対のトランジスタを含む第2
差動増幅回路と、一方のトランジスタのベースが前記第
1差動増幅回路の一方のトランジスタのベースに、他方
のトランジスタのベースが前記第1差動増幅回路の他方
のトランジスタのベースにそれぞれ接続された一対のト
ランジスタを含む第3差動増幅回路と、前記第1差動増
幅回路の他方のトランジスタのベースに接続され、前記
第3差動増幅回路の出力信号によって充電されるコンデ
ンサとを備える点を特徴とする。
(ホ)作 用 上記構成は、休止期間における時定数回路の充電電荷
の放電を防止すると共に、速やかな定電流充放電により
過渡特性を改善するよう作用する。
(ヘ)実施例 第1図において、第1差動増幅回路()は、ベース
・コレクタが短絡されたトランジスタQ1と該トランジス
タQ1にエミッタが共通接続されたトランジスタQ4とを含
み、第2差動増幅回路()は、ベース及びエミッタが
トランジスタQ1のベース及びエミッタと共通接続された
トランジスタQ2とベース及びエミッタがトランジスタQ4
のベース及びエミッタと共通接続されたトランジスタQ3
とを含む。そして、トランジスタQ1,Q2,Q3及びQ4のエミ
ッタは、電流源トランジスタQ21のコレクタに共通接続
される。また、第3差動増幅回路()は、ベースがト
ランジスタQ1及びQ2のベースに接続されたトランジスタ
Q5とベースがトランジスタQ3及びQ4のベースに接続され
たトランジスタQ6とを含む。尚、第1差動増幅回路
(1)は電流変換及び変換された電流を分配するための
ものであり、第2差動増幅回路(2)は出力信号を取り
出すためのものであり、第3差動増幅回路(3)はコン
デンサC1の充放電を行うためのものである。
入力端子(4)には、第3図のFM検波ブロック(34)
の出力信号が低域フィルタ(35)を介して印加される。
前記出力信号は、抵抗R1により電流変換され、トランジ
スタQ1及びQ2に供給される。前記出力信号の電圧を
VDET、抵抗R1の抵抗値をR1とすれば、電流値はVDET/R1
となり、前記電圧VDETに追随して変化する。そして、変
換された電流は、第1及び第2差動増幅回路()及び
)で増幅され、前記第2差動増幅回路()を構成
するトランジスタQ2及びQ3のコレクタから後段に伝達さ
れる。
一方、第3差動増幅回路()を構成するトランジス
タQ5のベースが第1差動増幅回路()を構成するトラ
ンジスタQ1のベースに接続されている為、前記変換され
た電流は前記第3差動増幅回路()においても増幅さ
れ、トランジスタQ5及びQ6のコレクタに出力電流が発生
する.トランジスタQ5の出力電流は、トランジスタQ7
びQ8から成る電流ミラー回路で反転され、トランジスタ
Q6のコレクタ電流はトランジスタQ9及びQ10から成る電
流ミラー回路とトランジスタQ11及びQ12から成る電流ミ
ラー回路で反転されるので、トランジスタQ8及びQ12
コレクタ接続点にトランジスタQ5及びQ6のコレクタ電流
の差電流が発生し、この差電流によってトランジスタ
Q3,Q4及び6の共通ベースに接続されたコンデンサC1
充放電される。例えば、トランジスタQ5のベース直流電
圧がトランジスタQ6のベース直流電圧よりも大になる
と、トランジスタQ8のコレクタ電流がトランジスタQ12
のコレクタ電流よりも大になり、コンデンサC1の充電が
行なわれる。また、トランジスタQ5のベース直流電圧が
トランジスタQ6のベース直流電圧よりも小になると、ト
ランジスタQ8のコレクタ電流がトランジスタQ12のコレ
クタ電流よりも小になり、コンデンサC1の放電が行なわ
れる。
さて、コンデンサC1が完全放電している状態におい
て、入力端子(4)にFM検波ブロック(34)の出力電圧
が印加されたとすれば、その直流電圧VAVに応じて、ト
ランジスタQ1,Q2及びQ5が導通し、該トランジスタQ5
コレクタ電流に応じてコンデンサC1の充電が行なわれ、
所定時間の経過後、前記コンデンサC1の端子電圧がVAV
となり、第1及び第2差動増幅回路()及び()の
バイアスが適正な状態となる。その状態で、前記FM検波
ブロック(34)の出力電圧中の信号(交流)電圧が入力
端子(4)に印加されると、前記信号電圧が抵抗R1によ
り電流に変換され、トランジスタQ1及びQ4に供給され
る。その為、第1及び第2差動増幅回路()及び
)は、コンデンサC1の端子電圧VAVを基準とした増
幅動作(比較動作)を行ない、トランジスタQ2及びQ3
コレクタに出力信号が発生する。その際、前記信号電圧
に応じた電流がトランジスタQ5のベースにも供給される
が、信号の周期に比べコンデンサC1の充放電時定数を大
に設定すれば、信号の変化に対してコンデンサC1の端子
電圧が追随せず、基準電圧が大きく変化することは無
い。
トランジスタQ2及びQ3のコレクタに得られる出力電圧
は、トランジスタQ13及びQ14のエミッタに印加される。
前記トランジスタQ13及びQ14は、ダイオード接続された
トランジスタQ15と電流ミラー関係に接続されており、
前記トランジスタQ15のコレクタ電流は、電流源トラン
ジスタQ16のコレクタ電流に応じて定まる。その為、第
2差動増幅回路()の出力信号が零の場合は、トラン
ジスタQ13及びQ14のエミッタ電圧がトランジスタQ15
エミッタ電圧と等しくなり、トランジスタQ13及びQ14
コレクタ電流がトランジスタQ15のコレクタ電流と等し
くなるので、トランジスタQ13のコレクタ電流をトラン
ジスタQ17及びQ18から成る電流ミラー回路で反転した後
トランジスタQ14のコレクタ電流と加算すれば、トラン
ジスタQ19がオフになり、出力端子(5)に「H」レベ
ルの出力信号が発生する。また、第2差動増幅回路
)からトランジスタQ13のエミッタ電圧が小、トラ
ンジスタQ14のエミッタ電圧が大となる出力電圧が発生
したとすれば、トランジスタQ14のコレクタ電流がトラ
ンジスタQ13のコレクタ電流よりも大となり、トランジ
スタQ19がオンになり、出力端子(5)に「L」レベル
の出力信号が発生する。逆に、トランジスタQ13のエミ
ッタ電圧が大、トランジスタQ14のエミッタ電圧が小に
なる場合は、トランジスタQ19がオフし、無信号時と同
様、出力端子に「H」レベルの出力信号が発生する。
次に、第1図の回路の動作を、バッテリセーブ信号V
BS及びチャージコントロール信号VCと関連づけ、第2図
を参照しながら説明する。バッテリセーブ状態において
は、バッテリセーブ信号VBSが「H」レベルと「L」レ
ベルとを交互に繰り返し、チャージコントロール信号VC
が「L」レベルを維持する。また、信号受信状態におい
ては、バッテリセーブ信号VBS及びチャージコントロー
ル信号VCがともに「H」レベルになり、第1図の回路全
体が正常動作状態になる。バッテリセーブ信号VBS
「H」レベルになると、トランジスタQ20がオンし、ダ
イオード接続されたトランジスタQ22がオンし、それに
応じて電流源トランジスタQ23及びQ16がオンする。ま
た、チャージコントロール信号VCが「H」レベルになる
と、トランジスタQ23がオンし、第3差動増幅回路
)が動作を開始する。信号受信状態においては、バ
ッテリセーブ信号VBS及びチャージコントロール信号が
第2図図示の如く共に「H」レベルとなるので、正常な
波形整形動作が行なわれ、出力端子(5)に第2図図示
の出力信号VOが発生する。その時、コンデンサC1の端子
電圧は、第3差動増幅回路()により、第2図図示の
如く入力信号中の直流電圧VAVと等しくなる。
バッテリセーブ状態に入ると、チャージコントロール
信号VCが「L」レベルになり、第3差動増幅回路(
がオフになる。その為、コンデンサC1の端子電圧は、バ
ッテリセーブ状態に入る直前の入力信号中の直流電圧V
AVとなり、バッテリセーブ状態中その値を維持する。そ
して、再び信号受信状態に入ると、前記コンデサC1の端
子電圧が略VAVとなっているので、波形整形動作が直ち
に開始され、また信号受信状態に入ると同時に、第3差
動増幅回路()が動作を開始するので、コンデンサC1
のわずかな放電は直ちに補償される。従って、出力端子
(5)に得られる出力信号は、第2図図示の如く、信号
受信状態に入った直後に正しい波形となる。
信号受信状態において、局部発振周波数のドリフト等
に起因して受信信号のキャリアの周波数ずれが生じたと
すると、FM検波ブロック(34)の出力信号中の直流電圧
が変化する。しかして、第1図の回路において前記直流
電圧の変化が起こると、それを第3差動増幅回路(
が直ちに検出し、コンデンサC1の充放電を行なって、前
記コンデンサC1の端子電圧を変化後の直流電圧に追随さ
せる。従って、周波数ずれが生じた場合においても、短
時間で正しい波形の出力信号を発生させることが出来
る。ちなみに、第2図の場合、約500Hzの入力信号に対
し、15ms程度の時間で正常動作に復帰させることが出来
る。
(ト)発明の効果 以上述べたように、本発明の波形整形回路は主電源投
入後の所定時間の除き正確な波形整形を行なうことがで
きると共に過渡特性が良好であり、周波数ずれによる直
流電圧の変化時には、直ちに基準レベルを前記変化に追
随させることが出来るという顕著な効果を奏する。特
に、バッテリセーブ状態においては基準レベルを保持し
ておくことが出来、一方入力信号の交流電圧に追随しな
い様にすることが出来るので、迅速かつ正確な波形整形
を行なうことが出来る。
【図面の簡単な説明】
第1図は本発明の波形整形回路の回路図、第2図は同動
作波形図、第3図はFSKデータ受信システムのブロック
図、第4図は従来の波形整形回路の回路図、第5図は同
動作波形図である。 ()……第1差動増幅回路、()……第2差動増幅
回路、()……第3差動増幅回路、(31)……高周波
増幅ブロック、(32)……周波数変換ブロック、(33)
……中間周波増幅ブロック、(34)……FM検波ブロッ
ク、(35)……低域フィルタ、(36)……波形整形回
路、(37)……CPU、(41)……比較器、Q1〜Q23……ト
ランジスタ、C1……コンデンサ、Vdet……FM検波信号、
VOUT……波形整形回路出力、VBS……バッテリセーブ信
号、VC……チャージコントロール信号。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】一方のトランジスタのベース・コレクタが
    短絡された一対のトランジスタを含む第1差動増幅回路
    と、ベース及びエミッタがそれぞれ前記第1差動増幅回
    路の一対のトランジスタと共通接続された一対のトラン
    ジスタを含む第2差動増幅回路と、一方のトランジスタ
    のベースが前記第1差動増幅回路の一方のトランジスタ
    のベースに、他方のトランジスタのベースが前記第1差
    動増幅回路の他方のトランジスタのベースにそれぞれ接
    続された一対のトランジスタを含む第3差動増幅回路
    と、前記第1乃至第3差動増幅回路の他方のトランジス
    タのベースに接続され、前記第3差動増幅器の一対のト
    ランジスタのコレクタ電流の差電流によって充放電され
    るコンデンサとを備え、前記第1差動増幅回路の一方の
    トランジスタに入力信号を印加し、前記第2差動増幅回
    路を構成する一対のトランジスタの少なくとも一方のコ
    レクタに波形整形された出力信号を発生する様にしたこ
    とを特徴とするFSKデータ波形整形回路。
  2. 【請求項2】前記第1及び第2差動増幅回路は、電流源
    トランジスタを有し、該電流源トランジスタは、バッテ
    リセーブ信号に応じて間欠駆動されることを特徴とする
    請求項1記載のFSKデータ波形整形回路。
JP1185587A 1989-07-18 1989-07-18 Fskデータ波形整形回路 Expired - Fee Related JP2640003B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1185587A JP2640003B2 (ja) 1989-07-18 1989-07-18 Fskデータ波形整形回路
DE69028815T DE69028815T2 (de) 1989-07-18 1990-07-16 Schaltung zur Wellenformung von FSK-Daten
US07/552,732 US5068544A (en) 1989-07-18 1990-07-16 Fsk data waveform shaping circuit
KR1019900010751A KR970005123B1 (ko) 1989-07-18 1990-07-16 Fsk 데이타 파형 정형 회로
EP90113610A EP0409142B1 (en) 1989-07-18 1990-07-16 FSK data waveform shaping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1185587A JP2640003B2 (ja) 1989-07-18 1989-07-18 Fskデータ波形整形回路

Publications (2)

Publication Number Publication Date
JPH0349416A JPH0349416A (ja) 1991-03-04
JP2640003B2 true JP2640003B2 (ja) 1997-08-13

Family

ID=16173415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1185587A Expired - Fee Related JP2640003B2 (ja) 1989-07-18 1989-07-18 Fskデータ波形整形回路

Country Status (5)

Country Link
US (1) US5068544A (ja)
EP (1) EP0409142B1 (ja)
JP (1) JP2640003B2 (ja)
KR (1) KR970005123B1 (ja)
DE (1) DE69028815T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4138661C1 (ja) * 1991-11-25 1993-06-03 Siemens Ag, 8000 Muenchen, De
US5258661A (en) * 1992-04-20 1993-11-02 International Business Machines Corporation High noise tolerance receiver
GB2330279B (en) * 1997-10-07 1999-09-22 Ramar Technology Ltd Low power density radio systems
JP2002195260A (ja) 2000-12-26 2002-07-10 Yoshikazu Ichiyama 磁性流体モータ
US8222590B2 (en) * 2007-03-29 2012-07-17 Nec Corporation Signal amplifier for optical receiver circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57104390A (en) * 1980-12-22 1982-06-29 Victor Co Of Japan Ltd Data extracting circuit
US4459699A (en) * 1981-10-02 1984-07-10 National Semiconductor Corporation Differential sample and hold coupling circuit
JPS5918774U (ja) * 1982-07-26 1984-02-04 関東電気工事株式会社 吊上金具
JPS59126318A (ja) * 1983-01-08 1984-07-20 Fujitsu Ltd クロツク再生回路
US4612509A (en) * 1983-01-13 1986-09-16 Paradyne Corporation Frequency shift keyed demodulator
JPS6461914A (en) * 1987-09-02 1989-03-08 Fujitsu Ltd Photoelectronic image transfer device
US5015961A (en) * 1990-08-03 1991-05-14 Da-Tel Research Company, Incorporated Frequency shift demodulator

Also Published As

Publication number Publication date
EP0409142A3 (en) 1993-01-13
DE69028815T2 (de) 1997-05-07
KR910003929A (ko) 1991-02-28
DE69028815D1 (de) 1996-11-14
US5068544A (en) 1991-11-26
JPH0349416A (ja) 1991-03-04
EP0409142A2 (en) 1991-01-23
KR970005123B1 (ko) 1997-04-12
EP0409142B1 (en) 1996-10-09

Similar Documents

Publication Publication Date Title
JP2640003B2 (ja) Fskデータ波形整形回路
JP2707461B2 (ja) 波形整形回路
US4310810A (en) Modulator systems
EP0251239B1 (en) Fm demodulator
JPH0155762B2 (ja)
JPS6142887B2 (ja)
US5459434A (en) Detector amplifier for standby system
JPH07303051A (ja) 受信機装置
CA1130873A (en) Pulse signal amplifier
JP2534645B2 (ja) 波形整形回路
JPS5941616Y2 (ja) 電源回路
KR910003473Y1 (ko) 자동이득제어 펄스 발생회로
JP2572758B2 (ja) 直流再生回路
JPH0833419B2 (ja) ピークホールド回路
JPS5921531Y2 (ja) 直接結合増幅器のミユ−テイング回路
JPS60259013A (ja) 積分器
JPS5827539Y2 (ja) 音声増幅器
JPS6116604A (ja) 増幅回路
JPH05327446A (ja) 電流スイッチ回路
JPS6188611A (ja) 発振回路
JPS5836525B2 (ja) Fm フクチヨウカイロ
JPS5992604A (ja) 検波回路
JPH03162005A (ja) Am検波回路
JPS61247116A (ja) フイルタ回路
JPS59121971U (ja) クランプ回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees