JP2636843B2

JP2636843B2 - 画像データ拡張装置

Info

Publication number: JP2636843B2
Application number: JP61203192A
Authority: JP
Inventors: 登村山
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1986-08-29
Filing date: 1986-08-29
Publication date: 1997-07-30
Anticipated expiration: 2012-07-30
Also published as: JPS6359263A

Description

【発明の詳細な説明】発明の分野本発明は、画像成分あり画素および画像成分なし画素
の２次元分布で表した画像データの記録，表示等に用い
る、画像を構成する画素対応のビットデータを、縦横そ
れぞれ複数画素分の出力ビットデータに変換（拡張）す
る、画像データ拡張装置に関する。

従来の技術例えば、ファクシミリ通信においては、送信側でスキ
ャナで原稿を走査して画像データを得て、これを符号化
圧縮して送信し、受信側においては、受信データを復号
して画像データを再生し、この画像データに基づいて画
像をプリントアウトする。

スキャナで原稿を読み取る際に、画像濃度が２値化閾
値付近にあるとき、２値化データが黒（１）になったり
白（０）になったりするので、画像、例えば文字の線
に、ノッチ（１ドット＝１画素）の突き出しやへこみを
生ずる。このようなノッチは、再現画像の図形に乱れを
もたらす。

第5a図にCCITTの標準画像No.1を８ドット/mmで読み取
った画像を8.5倍に拡大して示す。この画像には、主走
査方向（横方向）および副走査方向（縦方向）ともにノ
ッチ（突き出しとへこみ）が見られる。このような突き
出しとへこみの修正が望まれる。

一方、ファクシミリ送受信や複写、あるいは画像編集
において、画像の拡大や密度変換を行なうことが多い。
例えば、ファクシミリにおいては送受信時間を短縮する
ために、主走査方向を８画素/mmで、副走査方向を４画
素/mmで原稿を読み取り、受信側で副走査方向を８画素/
mmにデータを拡張して主走査方向および副走査方向共
に、８ドット/mmの記録を行なう。他の画像処理、例え
ば文章編集や複写において、画像を拡大するために、あ
るいは低密度画素データ（単位長当りの画素分割数が少
い読取り）を高密度画素データ（単位長当りの画素分割
数が多い）に変換して記録又は表示を行なう。

この種の拡大あるいは密度変換において、原画像デー
タをそのまま希望の倍率で拡張すると、斜線における階
段状のでこぼこが目立つようになるので、拡張におい
て、画像上の斜線等の平滑化処理が行なわれる。例え
ば、第5a図に示す画像をそのまま２×２倍に拡大すると
第5b図に示す図形となり、斜線における階段状のでこぼ
ことノッチが大きく視認されるようになる。

したがって、原画像データよりノッチを判定して、こ
れを消去すればよいが、100％正確にノッチを判定する
ことは実質上不可能である。ノッチ検出確率を高くする
と、非ノッチをノッチと誤判定して、ノッチでない画像
部位を消去してしまう。

目的本発明は、画像データの拡張処理においてノッチを抑
制し画像品質を向上する画像データ拡張装置を提供する
ことを目的とする。

構成上記目的を達成するために本発明は、所定の画素密度
の原画像ビットデータを縦横それぞれ複数画素分の出力
画像ビットデータに変換する画像データ拡張装置におい
て、原画像ビットデータを保持する画像データメモリ手段
と、原画像上の変換しようとする注目画素対応のビットデ
ータ、および、該注目画素に隣接する少なくとも８個の
画素のそれぞれに対応するビットデータ、を参照パター
ンとしてこれを、注目画素を順次に更新して順次に読み
出す画像パターンデータ読み出し手段と、前記参照パターンより注目画素が原画像上のノッチ画
素かの検出を行い、ノッチ画素でないときには、縦横そ
れぞれ複数画素分の、注目画素のビットデータと同一の
ビットデータを発生し、ノッチ画素のときには、前記縦
横それぞれ複数画素の領域の、縦列と横列の少くとも一
列には注目画素と異なる、ノッチを抑制するビットデー
タを発生し、他の画素には注目画素と同一のビットデー
タを発生する拡張データ発生手段と、該拡張データ発生手段が発生したビットデータを格納
する拡張データメモリ手段と、を備えることを特徴とする。

これによれば、原画像データにおけるノッチが９画素
以上でなる画像面で判定され、ノッチでない注目画素の
ビットデータは、縦横それぞれ複数画素分の、注目画素
のビットデータと同一のビットデータに拡張される。

注目画素がノッチであるときには、注目画素のビット
データは、縦横それぞれ複数画素の領域の、縦列と横列
の少くとも一列には注目画素と異なる、ノッチを抑制す
るビットデータを、他の画素は注目画素と同一のビット
データを宛てた複数画素分のビットデータに拡張され
る。

ノッチのビットデータと同一のビットデータの数が少
いので、このようにして得られた拡張画像データにおい
て、ノッチが圧縮され目立たないものとなる。最も一般
的には１画素毎に画像データを数画素分に拡張するが、
本発明では拡張しようとする原画像データの各画素デー
タをかこむ隣接画素データをも参照するので、ノッチ検
出は比較的に正確となる。仮にノッチ検出がエラーであ
っても、原画素データ（黒：画像情報あり）を完全に消
去（白：画像情報なし）するのではないので、正常な画
像情報を消去してしまうことがない。

画像データの拡大の代表的なものは、１画素のドット
データを主走査方向２画素分、副走査方向２画素分（ド
ットデータ数４倍）に画像データを拡張するものであ
る。すなわち原画像データの１画素を４画素分のデータ
に拡張する。この４倍拡張では、本発明では、ノッチの
拡張は２画素とする。ノッチが横（主走査方向）向き
か、縦（副走査方向）向きかにより、ノッチの拡張方向
を、目立たない方向に設定する。すなわち、４×４画素
領域の横一列又は縦一列のみをノッチのビットデータと
同一とし、他の列はノッチのビットデータと異なるビッ
トデータとする。

また、ノッチの周囲の画像情報分布に対応して、極力
ノッチを目立たないように抑制するのが好ましいので、
本発明の、４倍拡張の好ましい実施例では、次の第１表
に示す通りにノッチの拡張（ノッチ画素のビットデータ
を２画素分の同一ビットデータに拡張）を行なう。ノッ
チと判定しない画像領域では設定倍率の拡張（１画素の
ビットデータを４画素分の同一ビットデータに拡張）を
行なう。

注）次の第１表において、Ｐは原画像データ上の拡張
しようとする注目画素であって、画像情報（黒:1）を有
するもの。

Ｑは原画像データ上の拡張しようとする注目画素であ
って、画像情報を有しない（白:0）もの。

Ｗは注目画素に隣接する画素であって、画像情報を有
しない（白:0）もの。

Ｂは注目画素に隣接する画素であって、画像情報
（黒:1）を有するもの。

？は注目画素に隣接する画素であって、画像情報を有
する（黒:1）か否（白:1）かを問わない。

第１表の左欄が、原画像データ上でノッチ有無判定に
使用する参照パターンであり、参照パターンはａ〜ｉの
画素でなり、ｅが目下拡張処理しようとする注目画素で
ある。右欄がノッチの拡張パターンであり画素数では４
画素j,k,m,nに拡張するが、画像情報（同一のビットデ
ータ）の拡張は２画素である。

これによれば、ノッチの向きに応じて、それが最も目
立たない方向のみにノッチ画像データが拡張される。

本発明の他の目的および特徴は、図面を参照した以下
の実施例の説明より明らかになろう。

第1a図に、本発明の第１実施例を示す。第1a図を参照
すると、この装置は、大きく分けて、画像パターン発生
器100,参照パターン切出し回路200,拡張データ発生回路
300,出力バッファメモリ400および読出し書込み制御回
路500より構成されている。この装置のデータの流れを
簡略化して表わしたブロック図を第2a図に示す。

第2a図において、パターン発生器100は第1a図に示し
た画像パターン発生器100に、３×３レジスタ（マトリ
クスレジスタ）200は第1a図に示した参照パターン切出
し回路200に、論理回路300は第1a図に示した拡張データ
発生回路300に、バッファメモリ400は第1a図に示した出
力バッファメモリ400に、コントローラ500は第1a図に示
した読出し書込み制御回路500に、それぞれ対応してい
る。つまり、パターン発生器100から３×３レジスタ200
により参照パターンデータPPMを摘出し、論理回路300で
第１表の演算を行なって拡張データEPM（第1h図＆第１
表の右欄）を作成し、バッファメモリ400に一時ストア
する。コントローラ500はデータの流れおよびこれらの
構成要素の制御を行ない、必要に応じて画像パターン拡
張データをバッファメモリ400からプリンタ等への出力
インターフェイスに出力する。

再度第1a図を参照すると、読出し書込み制御回路500
のマイクロプロセッサ（CPU）18に接続される図示しな
いキーボード，親機のホストプロセッサまたは文章メモ
リ等の入力装置よりのキャラクタ指定信号に応答して、
オリジナルモードでは画像パターン原データを，横倍角
モードでは画像パターン原データを横方向２倍に拡張し
た画像パターン拡張データを，縦倍角モードでは画像パ
ターン原データを縦方向２倍に拡張した画像パターン拡
張データを，全倍角モードでは画像パターン原データを
縦横方向共に２倍に拡張した画像パターン拡張データ
を，図示しないCRTディスプレイユニット，ドットプリ
ンタ，ビットメモリ（頁メモリ），ファクシミリ，コン
ピュータ等の出力装置または情報処理装置に向けて出力
する。

画像パターン発生器100は、所要キャラクタ数分の、
１キャラクタ当り24×24ビットの画像パターン原データ
を格納している。実際には、この画像パターン発生器10
0に記憶されている各画像パターン原データはリニアな
形となるが、ここでは、説明の便宜上画像パターン原デ
ータ（ODP）は、第1i図に示すように縦24×横24ビット
のビットデータが２次元的に並んでおり、それが、第1j
図に示すように１ライン（横の並び）３バイトのデータ
24行で記憶されているものとする。そこで、以下におい
ては、指定キャラクタに対応する画像パターン原データ
ODPの任意のラインの任意のバイトを第Ｉθバイトと呼
び、例えば第３ラインの第２バイトであれば、第3₂バイ
トと呼ぶことにする。また、各画像パターン原データOD
Pは、読出し書込み制御回路500のCPU18よりのキャラク
タアドレスで指定され、指定された画像パターン原デー
タODPの各ラインはCPU18よりのラインアドレスで指定さ
れるものとする。

読み出しは、ラインアドレスにより指定されたライン
ごとに行なわれ、その読み出しデータ（ラインデータ）
は参照パターン切出し回路200のデータセレクタ15に与
えられる。

データセレクタ15は、オリジナルモードでは、受信し
たラインデータを直ちに拡張データ発生回路300のマル
チプレクサ16に転送するが、その他のモード（横倍角モ
ード，縦倍角モードまたは全倍角モード）では、該ライ
ンデータをパラレルイン／シリアルアウトシフトレジス
タ（以下、P/Sレジスタという）２に転送する。このP/S
レジスタ２は、それぞれ８ビットのP/Sレジスタ2₁,2₂お
よび2₃のシリーズ接続でなり、合計24ビット（３バイ
ト）のP/Sレジスタとなっている。

データセレクタ15は、CPU18の指定に応じて、横倍
角，縦倍角または全倍角モードが設定されているとき
に、受信したラインデータの第１バイトを2₁に，第２バ
イトを2₂に，第３バイトを2₃に，それぞれ分配する。

P/Sレジスタ２に一担格納されたラインデータは、シ
リアル24ビットのデータとして次段のシフトレジスタ５
に転送される。

シフトレジスタ５は、先頭より８ビットのシフトレジ
スタ5₁,同じく８ビットのシフトレジスタ5₂,および９ビ
ットのシフトレジスタ5₃のシリーズ接続による合計25ビ
ットのシフトレジスタとなっており、後述するように１
ライン分のデータ入力終了後、第25ビットにダミーデー
タ（白データ:0）を入力する。レジスタ５は、少なくと
も先頭のレジスタ5₁の第１ビット，第２ビットおよび第
３ビットをパラレルに出力できるシリアルイン／パラレ
ルアウトシフトレジスタ（以下、S/Pレジスタという）
になっている。シフトレジスタ４およびシフトレジスタ
３についても、シフトレジスタ５と全く同じ構成になっ
ており、これらシフトレジスタ3,4,5はシリーズに接続
されて全体として25×３ビットのシフトレジスタを構成
し、すべてがレジスタ２と共に、同期してシフト付勢さ
れる。したがって、各シフトレジスタ3,4,5に格納され
る同ビット番号のビットデータには、それぞれ１ライン
分のずれが生じ、シフトレジスタ４に格納されているビ
ットデータはシフトレジスタ３に格納されているビット
データより１ライン分後に読み出しされたデータとな
る。すなわち、各シフトレジスタ3,4および５の、それ
ぞれ第１ビット，第２ビットおよび第３ビットをパラレ
ル出力するS/Pレジスタにより、前述の３×３マトリク
スレジスタを構成することができる。

これについて、第1g図を参照して詳細に説明すると、
シフトレジスタ４（4₁）の第２ビットに注目画素ｅ対応
のビットデータ（注目データ）ｅが格納され、その第１
ビットには注目画素ｅの左隣画素対応のビットデータｄ
が，その第３ビットには注目画素ｅの右隣画素対応のビ
ットデータｆがそれぞれ格納される。

シフトレジスタ３に格納されている各ビットデータ
は、それぞれシフトレジスタ４に格納されている各ビッ
トデータのちょうど１ライン分手前のデータとなってい
るので、シフトレジスタ３（3₁）の第１ビットには注目
画素ｅの左上画素対応のビットデータａが，その第２ビ
ットには注目画素ｅの真上画素対応のビットデータｂ
が，その第３ビットには注目画素ｅの右上画素対応のビ
ットデータｃがそれぞれ格納される。

シフトレジスタ５に格納されている各ビットデータ
は、それぞれシフトレジスタ４に格納されている各ビッ
トデータのちょうど１ライン分後のデータとなっている
ので、シフトレジスタ５（5₁）の第１ビットには注目画
素ｅの左下画素対応のビットデータｇが，その第２ビッ
トには注目画素ｅの真下画素対応のビットデータｈが，
その第３ビットには注目画素ｅの右下画素対応のビット
データｉがそれぞれ格納される。

したがって、２次元的には第1h図に示した如き配列と
なる参照パターンデータPPMが摘出される。参照パター
ンデータPPMは、拡張データ発生回路300の情報分布パタ
ーン検出回路６に与えられる。

情報分布パターン検出回路６の構成を第1b図に示す。
検出回路６は、第１表の（１）〜（13）のそれぞれの成
立を判定するアンドゲートAN1〜AN13、データ拡張時の
斜線平滑化を行なう回路61,オアゲートOR1〜OR10、アン
ドゲートAN14〜AN17および遅延回路DLYで構成されてい
る。

第１表の（１）〜（13）のそれぞれが成立すると、ア
ンドゲートAN1〜AN13のそれぞれが「１」を出力し、オ
アゲートOR1〜OR4が、第１表の右欄に示す拡張データj,
k,mおよびｎを出力する。孤立点（第１表の第（９）
欄）をアンドゲートAN9が検出したときには、AN9の出力
「１」がインバータIN1で「０」に反転されてアンドゲ
ートAN14〜AN17に印加され、これにより拡張データj,k,
mおよびｎがすべて「０（白）にされる。斜線平滑化回
路61は、本出願人の出願にかかる特願昭61−28647号に
開示された、画像データ拡張平滑化回路であり、第１表
に示す（１）〜（13）以外の画像情報分布のときに、そ
れに対応した、注目画素１画素当り２×２画素の拡張デ
ータ（j,k,m,n）を発生し、オアゲートOR5〜OR8に与え
る。これにより、オアゲートOR5〜OR8は、原画像データ
のノッチは２画素（第１表）に、他の部位１画素を４画
素にしかも斜線部の階段状のでこぼこは１画素単位の階
段状に平滑化した、拡張データj,k,m,nを出力する。

遅延回路DLYは、Ｄ−フリップフロップアレイであ
り、シフトレジスタ2,3,4および５に同期して付勢され
る。したがって、DLY出力は、１つ手前の注目データの
（つまり、原画像パターンの、注目画素ｅの左隣画素ｄ
対応の）拡張データとなる。

このようにして、情報分布パターン検出回路６では、
参照パターンデータPPMの各ビットデータにより、第１
表のノッチ拡張データを演算して、１つ手前の注目デー
タの（つまり、原画像パターンの、注目画素の左隣画素
対応の）拡張データj,k,mおよびｎを生成する。

再度第1a図を参照する。情報分布パターン検出回路６
の出力、つまり拡張データj,k,mおよびｎは、４ビット
のパラレルデータとなるが、ビットデータｊは４ビット
S/Pレジスタ（シリアルイン／パラレルアウトシフトレ
ジスタ）７および８ビットS/Pレジスタ11へ，ビットデ
ータｋは４ビットS/Pレジスタ８へ，ビットデータｍは
４ビットS/Pレジスタ９および８ビットS/Pレジスタ12
へ，ビットデータｎは４ビットS/Pレジスタ10へ，それ
ぞれ与えられる。S/Pレジスタ7,8,9,10,11,および12
は、それぞれ同一のシフトパルスによりシフト付勢さ
れ、拡張データj,k,m,nのパラレル出力ごとに左に１ビ
ットシフトされる。

S/Pレジスタ７および８においては、レジスタ７の第
１ビット（格納されるビットデータをj₁とする：以下は
同義）出力がラッチ13の第１ビット入力に，レジスタ８
の第１ビット（k₁）出力がラッチ13の第２ビット入力
に，レジスタ７の第２ビット（j₂）出力がラッチ13の第
３ビット入力に，レジスタ８の第２ビット（k₂）出力が
ラッチ13の第４ビット入力に，・・・・，というように
交互に８ビットのラッチ13に接続されている。つまり、
ラッチ13には４画素分の原データの拡張を終了するごと
に、１番目のデータ（そのときの注目画素の４つ手前の
画素対応のデータ：左側４つ目の画素対応のデータ）を
拡張した上左データ，上右データ,2番目のデータ（同じ
く３つ手前の画素対応のデータ）を拡張した上左デー
タ，上右データ,3番目のデータ（同じく２つ手前の画素
対応のデータ）を拡張した上左データ，上右データ,4番
目のデータ（同じく１つ手前の画素対応のデータ：左隣
画素対応のデータ）を拡張した上左データ，上右デー
タ，と並ぶので、ラッチ13において拡張データの上側ラ
インのデータを合成することができる。

S/Pレジスタ９および10においては、レジスタ９の第
１ビット（m₁）出力がラッチ14の第１ビット入力に，レ
ジスタ10の第１ビット（n₁）出力がラッチ14の第２ビッ
ト入力に，レジスタ９の第２ビット（m₂）出力がラッチ
14の第３ビット入力に，レジスタ10の第２ビット（n₂）
出力がラッチ14の第４ビット入力に，・・・・，という
ように交互に８ビットのラッチ14に接続されている。つ
まり、ラッチ14には４画素分の原データの拡張を終了す
るごとに、１番目のデータ（上記に同じく４つ手前の画
素対応のデータ）を拡張した下左データ，下右データ,2
番目のデータ（同じく３つ手前の画素対応のデータ）を
拡張した下左データ，下右データ,3番目のデータ（同じ
く２つ手前の画素対応のデータ）を拡張した下左デー
タ，下右データ,4番目のデータ（同じく１つ手前の画素
対応のデータ：左隣画素対応のデータ）を拡張した下左
データ，下右データ，と並ぶので、ラッチ14において拡
張データの下側ラインのデータを合成することができ
る。

したがって、ラッチ13および14は、S/Pレジスタ7,8,9
および10が、４ビット分（注目画素４個分）の処理で得
られた、拡張データを入力するごとにラッチ付勢され、
合成した拡張データ（注目画素４個×４画素:16ビッ
ト）の上側ラインのデータ（13の内容）および下側ライ
ンのデータ（14の内容）をマルチプレクサ16に出力す
る。

S/Pレジスタ11および12は、８ビット分（注目画素８
個分）の処理で得られた、拡張データ（j₁〜j₈,m₁〜
m₈）を入力するごとに、上側ラインのデータ（11の内
容）および下側ラインのデータ（12の内容）をパラレル
データとしてマルチプレクサ16に出力する。

マルチプレクサ16は、CPU18の指示に応じて、オリジ
ナルモードではデータセレクタ15からの画像パターン原
データODPのオリジナルラインのデータを選択し，横倍
角モードではラッチ13からの拡張データの上側ラインの
データを選択し，縦倍角モードではS/Pレジスタ11およ
び12のパラレルデータを選択し，全倍角モードではラッ
チ13および14からの拡張データの上側および下側ライン
のデータを選択する。

出力バッファメモリ400は４つの24×24ビットのバッ
ファメモリI,II,III,IV（領域）からなり、オリジナル
モードでは付勢されないが、横倍角モードではマルチプ
レクサ16により選択されたラッチ13からの拡張データの
上側ラインのデータを逐次バッファＩおよびIIに格納し
て横倍角の画像パターン拡張データを作成し，縦倍角モ
ードではマルチプレクサ16により選択されたS/Pレジス
タ11からのパラレルデータを奇数番ラインに、およびS/
Pレジスタ12からのパラレルデータを偶数番ラインに、
と交互にバッファＩおよびIIIに格納し縦倍角の画像パ
ターン拡張データを作成し，全倍角モードではマルチプ
レクサ16により選択されたラッチ13からの拡張データの
上側ラインのデータを奇数番ラインに、およびラッチ14
からの拡張データの下側ラインのデータを偶数番ライン
に、と交互にバッファI,II,III,およびIVに格納して全
倍角の画像パターン拡張データを作成する。つまり、出
力バッファメモリ400において拡張データを２次元的に
整理し、画像パターン拡張データを作成している。

なお、以下においては、説明の便宜上、バッファメモ
リ400の書き込み領域は、第1j図に示したODPと同様にラ
イン番号と書き込みバイトアドレスにより１バイトごと
に指定されるものとする。

読出し書込み制御回路500のCPU18は、以上の概略説明
の如くに各部を制御し、指定キャラクタ対応の画像パタ
ーン原データODPから画像パターン拡張データを作成し
ている。なお、システムコントローラ19はCPU18の、読
み出し命令，データセレクト命令，書き込み命令，シフ
ト命令等を構成各部に転送するデコーダであり、信号ラ
インの図示を省略している。パルス発生器20はシフトパ
ルスを発生し、システムコントローラ19を介したCPUの
シフト命令に応じて上記の各レジスタに断続的にシフト
パルスを印加するが、この信号ラインの図示も省略して
いる。

カウンタ１（21）はシフトレジスタ3,4および５に印
加するシフトパルスをカウントする25進のカウンタであ
る。カウンタ２（22）はS/Pレジスタ7,8,9,10,11,およ
び12に印加するシフトパルスをカウントする８進のカウ
ンタであり、４カウントごとの信号も出力でき、４進の
カウンタを兼ねている。

以下、第1c図，第1d図，第1e図および第1f図に示すフ
ローチャートを参照してCPU18が実行する制御の詳細を
説明する。なお、以下の説明は、入力装置（ホストプロ
セッサ：図示せず）よりのキャラクタ指定があった後に
実行されるサブルーチンとなっている。

S1（第１ステップ，フローチャートではＳを省略して
いる：以下同じ）で、各レジスタ，カウンタおよびレジ
スタ等をクリア（リセット）し、S2において、指定キャ
ラクタに対応するキャラクタアドレスを画像パターン発
生器100にセットする。

オリジナルモードであれば、S3からS4に進み、通常の
とおり画像パターン原データODPを読み出し、出力装置
側へ転送する。

オリジナルモード以外（縦倍角モード，横倍角モー
ド，全倍角モード）ではS5に進み、ここで、前述のライ
ンアドレスに対応するパラメータＩを０に，出力バッフ
ァメモリに対する書き込み回数に対応するパラメータＫ
を０に，および書き込みライン数（出力バッファメモリ
400の書き込みライン番号）に対応するパラメータＬを
１にそれぞれセットする。

S6でカウンタ21をクリア（０）してS7でパラメータＩ
を１インクリメントする（I:0→１）。

Ｉの値は１なので（Ｉ＜25）、S8からS9に進み、ここ
で読み出しするライン（指定ライン）のバイト番号を示
すパラメータθを１にセットし、S10で画像パターン発
生器100およびデータセレクタ15に所定の指示を発して
画像パターン原データODPの第1₁バイトをP/Sレジスタ２
の2₁に格納する。その後、S11からS12に進み、θを１ア
ップしてS10に戻ってODPの第1₂バイトを2₂に格納し、同
じループでODPの第1₃バイトを2₃に格納する。

P/Sレジスタ２へのODP第１ラインの書き込みを終了す
ると、パラメータθの値は３になっているのでS11から
このループを抜けるが、Ｉの値は依然として１であるの
で（Ｉ＜２）S14へ進む。

S14はP/Sレジスタ２およびシフトレジスタ3,4,5を同
期シフト付勢してカウンタ21をカウントアップするステ
ップであり、S14−S15−S14−，・・・・・・，−S15な
るループでカウンタ21の値が25になるまで繰返し実行す
る。このループにおいて、カウンタ21の値が24となる
と、P/Sレジスタ２に書き込んだODPの第１ラインのデー
タはすべてシフトレジスタ５（第２ビット〜第25ビッ
ト）に転送されるが、さらにS14を実行することによ
り、ODPの第１ラインのデータがシフトレジスタ５の第
１ビット〜第24ビットに、第25ビットにダミーデータ
（0:つまり白画素）が格納される。この間、情報分布パ
ターン検出回路６は、S1でクリアされたときのダミーデ
ータ（“0"）に逐次注目して拡張データを出力するが、
S/Pレジスタ７〜12以下が付勢されないので画像パター
ン拡張データの生成に無関係となる。

S15からS6に戻り、カウンタ21をクリアしてS7でパラ
メータＩを１インクリメントする。これによりＩの値は
２になるが、Ｉ＜25であるので、S9で再びパラメータθ
を１にセットしてS10−S11−S12−，・・・・，−S12な
るループで、上記同様にP/Sレジスタ２へODPの第２ライ
ンを書き込む。

Ｉ＝２であるので、再度、S14−S15−S14−，・・・
・・・，−S15なるループで、今度はシフトレジスタ５
に格納されているODPの第１ラインのデータをシフトレ
ジスタ４に、P/Sレジスタ２に格納されているODPの第２
ラインのデータをシフトレジスタ５に、それぞれ逐次転
送する。

このループにおいて、カウンタ21の値が24になると、
シフトレジスタ４の第２ビット〜第25ビットにODPの第
１ラインのデータが、シフトレジスタ５の第１ビットに
第１ラインのダミーデータが、シフトレジスタ５の第２
ビット〜第25ビットにODPの第２ラインのデータが、そ
れぞれ格納される。つまり、ODPの第１ライン第１この
ループにおいて、カウンタ21の値が24になると、シフト
レジスタ４の第２ビット〜第25ビットにODPの第１ライ
ンのデータが、シフトレジスタ５の第１ビットに第１ラ
インのダミーデータが、シフトレジスタ５の第２ビット
〜第25ビットにODPの第２ラインのデータが、それぞれ
格納される。つまり、ODPの第１ライン第１ビットのデ
ータ（1₁）が注目データとなる。このとき、シフトレジ
スタ３の第１ビット〜第25ビットおよびシフトレジスタ
４の第２ビットには、S1においてクリアされたときのダ
ミーデータ（“0"）が格納されているので、参照パター
ンデータPPMは第1k図に示すようになる。これより、ダ
ミーデータは原画像パターン外の背景画素（白画素：し
たがって以下のダミーデータはすべて“0"である）に対
応していることがわかる。

ODPのビットデータ1₁に注目して得た拡張データ（j,
k,m,n）は、ディレイ回路DLYに入力される（第1b図参
照）。

この後さらに、S14を実行してシフトレジスタ２〜５
を１ビットシフトすることにより、ODPの第１ラインの
データがシフトレジスタ４の第１ビット〜第24ビット
に、第１ラインのダミーデータが第25ビットに、ODPの
第２ラインのデータがシフトレジスタ５の第１ビット〜
第24ビットに、第２ラインのダミーデータが第25ビット
に、それぞれ格納される（注目データは1₂になる）。

S6に戻ってカウンタ21をクリア（０）し、S7でＩを１
インクリメント（２→３）し、S9でθを１にセットし、
S10−S11−S12−，・・・・，−S12なるループで上記同
様に、ODPの第３ラインのデータをP/Sレジスタ２へ書き
込む。

今度は、パラメータＩの値が３になっているので、S1
3からS16に進む。S16で出力バッファメモリ400の書き込
みバイトアドレスφの値を先頭アドレスを示す値１にセ
ットした後、S17（第1c図）でカウンタ22をクリア
（０）する。

この時点の注目データは1₂（ODP第１ライン第１ビッ
トデータ）であり、情報分布パターン検出回路６は、ビ
ットデータ1₁に注目したときの拡張データを補正した拡
張データ（１つ手前のデータ:j,k,m,n:以下、これを
「ビットデータ1₁の拡張データ」のように呼ぶものとす
る）を出力しているので、S18でS/Pレジスタ７〜12を１
ビット同期付勢してビットデータ1₁の拡張データを取り
込む。ここでカウンタ22を１カウントアップするので、
その値は１になる。

S19は、前述のS14に同一のステップであり、これを実
行すると、注目データが1₃になり、シフトレジスタ５の
第25ビットにODPの第３ライン第１ビットデータ（3₁）
が書き込まれる。ここでカウンタ21を１カウントアップ
するので、その値は１になる。

縦倍角モードについては後述する。

カウンタ22の値は１であるので、S21からS18に戻る。

S18では、S/Pレジスタ７〜12を１ビット同期付勢して
情報分布パターン検出回路６が出力している、ビットデ
ータ1₂の拡張データを取り込む。カウンタ22の値は２に
なる。

S19を実行すると、注目データが1₄になり、シフトレ
ジスタ５の第25ビットにODPの第３ライン第２ビットデ
ータ（3₂）が書き込まれる。カウンタ21の値は２にな
る。

S21からS18に戻り、S/Pレジスタ７〜12を１ビット同
期付勢して情報分布パターン検出回路６が出力してい
る、ビットデータ1₃の拡張データを取り込む。カウンタ
22の値は３になる。

S19を実行すると、注目データが1₅になり、シフトレ
ジスタ５の第25ビットにODPの第３ライン第３ビットデ
ータ（3₃）が書き込まれる。カウンタ21の値は３にな
る。

S21からS18に戻り、S/Pレジスタ７〜12を１ビット同
期付勢して情報分布パターン検出回路６が出力してい
る、ビットデータ1₄の拡張データを取り込む。これによ
り、ラッチ13にはビットデータ1₁〜1₄を拡張した上側の
拡張データが揃い、ラッチ14にはビットデータ1₁〜1₄を
拡張した下側の拡張データが揃う（７＆８と13,9＆10と
14の接続については前述のとおり）。ここでカウンタ22
を１カウントアップするのでその値は４になる。

S19を実行すると、注目データが1₆になり、シフトレ
ジスタ５の第25ビットにODPの第３ライン第４ビットデ
ータ（3₄）が書き込まれる。カウンタ21の値は４にな
る。

カウンタ22の値が４になったので、S21からS22に進
む。ラッチ13およびラッチ14にビットデータ1₁〜1₄を拡
張した拡張データが揃っているので、S22でこれらをラ
ッチ付勢する。

全倍角モードであればS24において、ラッチ13からの
拡張データの上側８ビットのパラレルデータを、出力バ
ッファメモリ400の第１ライン〔第（2L−１）ライン:L
＝１〕の第１バイト（φ＝１）に書き込み，ラッチ14か
らの下側８ビットのパラレルデータを、出力バッファメ
モリ400の第２ライン（第2Lライン:L＝１）の第１バイ
ト（φ＝１）に書き込む。

横倍角モードであればS25において、ラッチ13からの
拡張データの上側８ビットのパラレルデータを、出力バ
ッファメモリ400の第１ライン（第Ｌライン:L＝１）の
第１バイト（φ＝１）に書き込む。

S24またはS25において書込みバイトスφを１インクリ
メントするのでその値は２になる。

S26では、出力バッファメモリ400に対する書き込み回
数を示すパラメータＫを１アップするとその値が１にな
るので、S27からS17に戻る。

以下しばらくは、以上の繰り返しが続くが、データの
取り込みと書き込みが複雑であるので簡単に説明してお
く。

S17でカウンタ22をクリアしてS18−S19−S20−S21−
・・・・−S21のループとなる。

７〜10にビットデータ1₅の拡張データを、レジスタ５
の第25ビットに3₅を取り込む。注目データは1₇,カウン
タ21は5,カウンタ22は１になる。

７〜10にビットデータ1₆の拡張データを、レジスタ５
の第25ビットに3₆を取り込む。注目データは1₈,カウン
タ21は6,カウンタ22は２になる。

７〜10にビットデータ1₇の拡張データを、レジスタ５
の第25ビットに3₇を取り込む。注目データは1₉,カウン
タ21は7,カウンタ22は３になる。

７〜10にビットデータ1₈の拡張データを、レジスタ５
の第25ビットに3₈を取り込む。注目データは1₁₀,カウン
タ21は8,カウンタ22は４になる。

S18−S19−S20−S21−・・・・−S21のループを抜け
る。

全倍角モードでは、ビットデータ1₅〜1₈の上側拡張デ
ータを出力バッファメモリ400の第１ライン第２バイト
に書き込み、下側拡張データを第２ライン第２バイトに
書き込む。

横倍角モードでは、ビットデータ1₅〜1₈の上側拡張デ
ータを、出力バッファメモリ400の第１ライン第２バイ
トに書き込む。

書込みバイトアドレスφは３に、パラメータＫは２に
なる。

カウンタ22をクリアしてS18−S19−S20−S21−・・・
・−S21のループとなる。

７〜10にビットデータ1₉の拡張データを、レジスタ５
の第25ビットに3₉を取り込む。注目データは1₁₁,カウン
タ21は9,カウンタ22は１になる。

７〜10にビットデータ1₁₀の拡張データを、レジスタ
５の第25ビットに3₁₀を取り込む。注目データは1₁₂,カ
ウンタ21は10,カウンタ22は２になる。

７〜10にビットデータ1₁₁の拡張データを、レジスタ
５の第25ビットに3₁₁を取り込む。注目データは1₁₃,カ
ウンタ21は11,カウンタ22は３になる。

７〜10にビットデータ1₁₂の拡張データを、レジスタ
５の第25ビットに3₁₂を取り込む。注目データは1₁₄,カ
ウンタ21は12,カウンタ22は４になる。

S18−S19−S20−S21−・・・・−S21のループを抜け
る。

全倍角モードでは、ビットデータ1₉〜1₁₂の上側拡張
データを出力バッファメモリ400の第１ライン第３バイ
トに書き込み、下側拡張データを第２ライン第３バイト
に書き込む。

横倍角モードでは、ビットデータ1₉〜1₁₂の上側拡張
データを、出力バッファメモリ400の第１ライン第３バ
イトに書き込む。

書込みバイトアドレスφは４に、パラメータＫは３に
なる。

７〜10にビットデータ1₁₃の拡張データを、レジスタ
５の第25ビットに3₁₃を取り込む。注目データは1₁₅,カ
ウンタ21は13,カウンタ22は１になる。

７〜10にビットデータ1₁₄の拡張データを、レジスタ
５の第25ビットに3₁₄を取り込む。注目データは1₁₆,カ
ウンタ21は14,カウンタ22は２になる。

７〜10にビットデータ1₁₅の拡張データを、レジスタ
５の第25ビットに3₁₅を取り込む。注目データは1₁₇,カ
ウンタ21は15,カウンタ22は３になる。

７〜10にビットデータ1₁₆の拡張データを、レジスタ
５の第25ビットに3₁₆を取り込む。注目データは1₁₈,カ
ウンタ21は16,カウンタ22は４になる。

S18−S19−S20−S21−・・・・−S21のループを抜け
る。

全倍角モードではビットデータ1₁₃〜1₁₆の上側拡張デ
ータを出力バッファメモリ400の第１ライン第４バイト
に書き込み、下側拡張データを第２ライン第４バイトに
書き込む。

横倍角モードではビットデータ1₁₃〜1₁₆の上側拡張デ
ータを、出力バッファメモリ400の第１ライン第４バイ
トに書き込む。

書込みバイトアドレスφは５に、パラメータＫは４に
なる。

７〜10にビットデータ1₁₇の拡張データを、レジスタ
５の第25ビットに3₁₇を取り込む。注目データは1₁₉,カ
ウンタ21は17,カウンタ22は１になる。

７〜10にビットデータ1₁₈の拡張データを、レジスタ
５の第25ビットに3₁₈を取り込む。注目データは1₂₀,カ
ウンタ21は18,カウンタ22は２になる。

７〜10にビットデータ1₁₉の拡張データを、レジスタ
５の第25ビットに3₁₉を取り込む。注目データは1₂₁,カ
ウンタ21は19,カウンタ22は３になる。

７〜10にビットデータ1₂₀の拡張データを、レジスタ
５の第25ビットに3₂₀を取り込む。注目データは1₂₂,カ
ウンタ21は20,カウンタ22は４になる。

S18−S19−S20−S21−・・・・−S21のループを抜け
る。

全倍角モードではビットデータ1₁₆〜1₂₀の上側拡張デ
ータを出力バッファメモリ400の第１ライン第５バイト
に書き込み、下側拡張データを第２ライン第５バイトに
書き込む。

横倍角モードではビットデータ1₁₆〜1₂₀の上側拡張デ
ータを、出力バッファメモリ400の第１ライン第５バイ
トに書き込む。

書込みバイトアドレスφは６に、パラメータＫは５に
なる。

７〜10にビットデータ1₂₁の拡張データを、レジスタ
５の第25ビットに3₂₁を取り込む。注目データは1₂₃,カ
ウンタ21は21,カウンタ22は１になる。

７〜10にビットデータ1₂₂の拡張データを、レジスタ
５の第25ビットに3₂₂を取り込む。注目データは1₂₄,カ
ウンタ21は22,カウンタ22は２になる。

注目データが1₂₄（つまり原画像パターンの右角画素
が注目画素）となる場合の参照パターンデータPPMを第1
l図に示した。この場合、ビットデータa,bおよびｃがS1
での初期化によるダミーデータ、ｆが第１ラインのダミ
ーデータ、ｉが第２ラインのダミーデータとなる。

７〜10にビットデータ1₂₃の拡張データを、レジスタ
５の第25ビットに3₂₃を取り込む。注目データは第１ラ
インのダミーデータ，カウンタ21は23,カウンタ22は３
になる。

７〜10にビットデータ1₂₄の拡張データを取り込む。
この場合、ビットデータ1₂₄の拡張データは、前述のよ
うに第１ラインのダミーデータによる補正を受けている
ことになるが、ダミーデータは“0"であるので、実際に
はダミーデータの影響はない（補正を受けない）。

レジスタ５の第25ビットに3₂₄を取り込む。注目デー
タは2₁,カウンタ21は24,カウンタ22は４になる。

注目データが2₁となる場合の参照パターンデータPPM
を第1m図に示した。この場合、ビットデータａがS1での
初期化によるダミーデータ、ｂが第１ラインのダミーデ
ータ、ｇが第２ラインのダミーデータとなる。

S18−S19−S20−S21−・・・・−S21のループを抜け
る。

全倍角モードではビットデータ1₂₁〜1₂₄の上側拡張デ
ータを出力バッファメモリ400の第１ライン第６バイト
に書き込み、下側拡張データを第２ライン第６バイトに
書き込む。

横倍角モードではビットデータ1₂₁〜1₂₄の上側拡張デ
ータを、出力バッファメモリ400の第１ライン第６バイ
トに書き込む。

書込みバイトアドレスφは７に、パラメータＫは６に
なる。

パラメータＫの値が６になったので、S17〜S27のルー
プを抜けて、第1f図のS28に進む。

この時点で、注目データは2₁となっており、情報分布
パターン検出回路６は第１ラインのダミーデータの拡張
データを出力しているが、この拡張データは無意味であ
るのでこれをレジスタ７〜12に取り込まずに、S28にお
いてレジスタ２〜５を１ビット同期シフトする。これに
より、レジスタ５の第25ビットには第３ラインのダミー
データが書き込まれ、注目データは2₂となる。

S29でパラメータＫの値を０にセットし、S30でパラメ
ータＬを１アップする。これにより、Ｌの値は２とな
り、S31からS6に戻る。

S7でパラメータＩを１インクリメントしてその値を４
とし、S8,S9と進み、S10−S11−S12−・・・・−S11の
ループで、P/Sレジスタ２にODPの第４ラインを書き込
む。

その後、S13,S16,S17と進み、S18ではレジスタ７〜12
にビットデータ2₁の拡張データを取り込む。

以下は、上記と同様にして、逐次ビットデータ2₂〜2
₂₄の拡張データを作成して、全倍角モードでは出力バッ
ファメモリ400の第３ラインと第４ラインに、横倍角モ
ードでは第２ラインにそれを書き込む（Ｌ＝２）。

第1n図はビットデータ2₂₄に注目する参照パターンデ
ータPPMを示すが、ｃが第１ラインのダミーデータ,fが
第２ラインのダミーデータ,iが第１ラインのダミーデー
タとなる。

以上の処理を繰り返し、S7においてパラメータＩの値
が25となると、S8から直接S16に進む。つまり、P/Sレジ
スタ２に対するデータの書き込みを行なわないので、そ
の内容はオール０となっている。このとき、注目データ
は23₂であり、パラメータＬの値は23になっている。

この後、上記のS17〜S27のループでデータ23₁〜23₂₄
の拡張データを作成して、全倍角モードでは出力バッフ
ァメモリ400の第45ラインと第46ラインに、横倍角モー
ドでは第23ラインにそれを書き込む（Ｌ＝23）。この間
は、ダミーデータが第25ラインのデータとして逐次レジ
スタ５に書き込まれることになる。したがって、データ
24₁が注目データとなるとき（カウンタ21＝24,カウンタ
22＝４）、第1p図に示すように、ａが第22ラインのダミ
ーデータ,dが第23ラインのダミーデータ,gが第24ライン
のダミーデータ,hおよびｉが第25ラインのデータとして
書き込まれたダミーデータになる。

次にS7に来ると、Ｉの値は26になり、S8から直接S16
に進む。このときの注目データは24₂であり、パラメー
タＬの値は24となっている。

この後、上記のS17〜S27のループでデータ24₁〜25₂₄
の拡張データを作成して、全倍角モードでは出力バッフ
ァメモリ400の第47ラインと第48ラインに、横倍角モー
ドでは第24ラインにそれを書き込む（Ｌ＝24）。この間
は、ダミーデータが第26ラインのデータとして逐次レジ
スタ５に書き込まれることになる。したがって、データ
24₂₄が注目データとなるとき（カウンタ21＝22,カウン
タ22＝２）、第1q図に示すように、ｃが第23ラインのダ
ミーデータ,fが第24ラインのダミーデータ,gが第25ライ
ンのデータとして書き込まれたダミーデータ,hおよびｉ
が第26ラインのデータとして書き込まれたダミーデータ
になる。

24₂₄までの拡張データのメモリ400に対する書き込み
を終了し、S26−S27−S28−S29−S30と進むと、パラメ
ータＬの値は25になるので、S31からS32に進む。

全倍角モードでは出力バッファメモリ400の領域Ｉ〜I
Vに画像パターン拡張データが格納されるのでそれを出
力装置に転送し（S33）、横倍角モードでは出力バッフ
ァメモリ400の領域ＩおよびIIに画像パターン拡張デー
タが格納されるのでそれを出力装置に転送し（S33）、
図示しないメインルーチンに復帰する。

次に縦倍角モードについて説明する。縦倍角モードで
は横方向の拡張がないので、S/Pレジスタ11および12に
拡張データが揃うためには、ODPのデータが８ビット分
必要である。つまり、前述のS21をS35（第1e図）に替え
て、S18−S19−S20−S35−S18−・・・・−S35なるルー
プを構成して、カウンタ22の値が８となるごとに、レジ
スタ11の内容（上側）を出力バッファメモリ400の第（2
L−１）ライン第φバイトに、レジスタ12の内容（下
側）を出力バッファメモリ400の第2Lライン第φバイト
に、それぞれ書き込む。

ODPの１ラインは24ビットであり、ODPのデータ８ビッ
トごとにメモリ400に対する書き込みを行なうので、パ
ラメータＫが３になると１ライン分の縦倍角処理を完了
し、S38からS39−S40−S41−S42と進む。

S39,S40,S41およびS42については、前述のS28,S29,S3
0およびS31と全く同義であり、ここでの説明を省略す
る。

縦倍角モードでは出力バッファメモリ400の領域Ｉお
よびIIIに画像パターン拡張データが格納されるのでそ
れを出力装置に転送し（S43）、図示しないメインルー
チンに復帰する。

以上が第1a図に示した画像パターンデータ拡張装置の
データ拡張処理動作である。

第６図はこの装置による第5a図の拡張画像パターン
（全倍角モード：面積で４倍）である。つまり、第5a図
の図形を表わす画像パターンを全倍角モードで拡張処理
した拡張データにより、プリントしたものである。斜め
の線が非常に滑らかになりしかも縦線と横線の交点にお
ける不要ドットの発生による画像の分解能の劣化はな
い。これは、特願昭61−28647号に詳細が開示された、
第1b図に示す斜線平滑化回路61による拡張列理に基づく
ものである。第5a図の図形の縦方向および横方向のノッ
チが抑制され、ノッチ部で図形が滑らかになっているの
は、第１表の拡張処理を行なう第1b図のアンドゲート等
による拡張処理に基づく。

なお上述の第１実施例は、パターンメモリ100の文字
パターンを全倍角（面積で４倍），横倍角（面積で２
倍）および縦倍角（面積で２倍）のいずれかで拡張処理
するものであるが、これをフアクシミリの受信側でのデ
ータ拡張に用いるときには、パターンメモリ100を、復
号データを格納するラインバッフアメモリに変えること
になり、また、出力バッフアメモリ400より読み出すデ
ータを、プリントデータバッフアメモリ（ラインバッフ
ァメモリ）に格納することになる。副走査方向４ドット
/mmのデータを副走査方向８ドット/mmのデータに拡張
し、主走査方向には送信が８ドット/mmで、受信側では
拡張しない態様では、前述の縦倍角モードでデータ拡張
処理を行なうことになる。

ところで、上記第１実施例（概要が第2a図、詳細が第
1a図）では情報分布パターン検出回路６を論理回路で構
成したが、第2b図に示すようにROMテーブルとしても良
い。この場合、ビットデータａ〜ｉを９ビットのアドレ
スとして拡張データEPMを読出すことになる。

次に、本発明の第２実施例を説明する。第２実施例で
は、第１実施例（第1a図）の、参照パターン切出し回路
200,拡張データ発生回路300,出力バッファメモリ400お
よび、読出し書込み制御回路500を１つのマイクロコン
ピュータまたはパーソナルコンピュータ等に置き換え
る。つまり、第３図に示すように、画像パターン発生器
30と出力装置32の間にコンピュータ31が接続される構成
となる。この場合の画像パターン発生器30は前述と同様
に、所定キャラクタ数分の、第1i図に示す如き24×24ビ
ットの画像パターン原データを記憶しているパターンメ
モリとする。この場合のコンピュータ31が実行するプロ
グラム（BASIC言語）を第４図に示す。なお、コンピュ
ータ31としては、マイクロコンピュータ，パーソナルコ
ンピュータ，ミニコンピュータ等の各種コンピュータを
使用し得るが、以下はマイクロコンピュータを用いてい
るものとして説明を続ける。

次に、第６図に示すプログラムの前提条件およびその
実行による演算処理を説明する。

第1: この処理においては、黒画素を“0",白画素を
“1"で示している。つまり、出力装置32がCRTディスプ
レイユニットである場合を対象としている。

第2: この処理における画像パターン原データは、画像
パターン発生器30から指定キャラクタに対応して読み出
され、その第０ライン，第25ライン，第０列および第25
列ダミーデータを付加する処理、すなわち第1i図におい
て画像パターン原データODPの周囲に１ビット分のダミ
ーデータの縁を施す処理、を行なった後、マイクロコン
ピュータ31内のRAMに格納されているものとする。

第３上記RAMに格納された画像パターン原データの各
ビットデータはＡ（，）で示されるものとする。こ
れについて、第2c図を参照されたい。第2c図は前述した
第1h図に示した参照パターンデータPPMに同じものを示
すが、ハッチングを施した部分が注目データ（前述の
ｅ）となっている。この注目データをＡ（I,J）とする
と（Ｉ＝1,2,3,・・・・,23,24;J＝1,2,3,・・・・,23,
24）、注目画素の左上対応データがＡ（Ｉ−1,J−１），注目画素の真上対応データがＡ（Ｉ−1, Ｊ），注目画素の右上対応データがＡ（Ｉ−1,J＋１），注目画素の左隣対応データがＡ（Ｉ ,J−１），注目画素の右隣対応データがＡ（Ｉ ,J＋１），注目画素の左下対応データがＡ（Ｉ＋1,J−１），注目画素の真下対応データがＡ（Ｉ＋1, Ｊ），注目画素の右下対応データがＡ（Ｉ＋1,J＋１），となる。

第4: 第４図に示すプログラムは画像パターン原データ
を縦横２倍に拡張した画像パターン拡張データを作成す
る処理（前述の全倍角モードに対応する）について示
し、出力装置に画像パターン拡張データを転送する制御
については特に示さない。

第5: 作成した画像パターン拡張データはRAMに格納す
る（前述の出力バッファメモリ400に対する書き込みに
相当）。

第6: 画像パターン拡張データの各ビットデータをＢ
（，）で示すものとする。つまり、注目データＡ
（I,J）を変換した拡張データの、上左のビットデータ
（第1h図のデータｊ）をＢ（I2,J2），上右のビットデ
ータ（第1h図のデータｋ）をＢ（I2,J2＋１），下左の
ビットデータ（第1h図のデータｍ）をＢ（I2＋1,J2），
下右のビットデータ（第1h図のデータｎ）をＢ（I2＋1,
J2＋１），と示す（遅延なし）。また、１つ手前の注目
データ〔つまりＡ（I,J−１）〕の拡張データの上左デ
ータ（前述のｊ）はＢ（I2,J2−２），上右データはＢ
（I2,J2−１）となる。第４図に示すプログラムリスト
において、番地930〜1090が第１表に示す、ノッチデー
タ拡張処理である。これにおいては、940と950でＩとＪ
の範囲を設定し、960〜1080で、注目画素の拡張データ
を演算する。

効果以上に説明したように、本発明の拡張装置は、ノッチ
を検出して、これを非ノッチ部よりも低倍率で拡張する
ので、拡張データにおいてはノッチ部が抑制され、画像
がその特性を良く示す合理的な形状に修正される。ノッ
チ検出は比較的に正確であり、仮にノッチ検出がエラー
となっても、その部位のデータを完全に消去しないの
で、正常な画像情報を消去してしまうことがない。

【図面の簡単な説明】

第1a図は本発明の第１実施例の画像パターンデータ拡張
装置の構成を示すブロック図、第1b図は第1a図に示す装
置の情報分布パターン検出回路６の構成を示す論理回路
である。第1c図，第1d図，第1e図および1f図は第1a図に示す装置
のマイクロプロセッサ18の概略動作を示すフローチャー
トである。第1g図は第1a図に示す装置のシフトレジスタ3,4および
５による参照パターンデータPPMの抽出原理を示す平面
図、第1h図は参照パターンデータPPMおよび拡張パター
ンEPMを示す平面図、第1i図および第1j図は画像パター
ン原データODPを示す平面図である。第1k図，第1l図，第1m図，第1n図，第1p図および第1q図
はダミーデータを含む参照パターンデータPPMを示す平
面図である。第2a図は第1a図に示す画像パターンデータ拡張装置の構
成概要を示すブロック図，第2b図は変形例の構成概要を
示すブロック図である。第2c図は本発明の第２実施例の参照パターンデータPPM
の各ビットデータのアドレスを示す平面図である。第３図は本発明の第２実施例の画像パターンデータ拡張
装置の構成概要を示すブロック図である。第４図は第２実施例のマイクロコンピユータ31が実行す
るプログラムリストを示す平面図である。第5a図は、原画像データに基づいて記録された画像を示
す平面図である。第5b図は、原画像データをそのまま面積で４倍に拡大し
た拡張データに基づいて記録された画像を示す平面図で
ある。第６図は、原画像データを第１実施例で拡張処理したデ
ータに基づいて記録された画像を示す平面図である。 100:画像パターン発生器（画像パターンデータメモリ手
段） 200:参照パターン切出し回路（画像パターンデータ読み
出し手段） 300:拡張データ発生回路（拡張データ発生手段） 400:出力バッファメモリ（拡張データメモリ手段） 500:読出し書込み制御回路（画像パターンデータ読み出
し手段） 2:パラレルイン／シリアルアウトレジスタ 3,4,5:シフトレジスタ 6:情報分布パターン検出回路 7,8,9,10,11,12:シリアルイン／パラレルアウトレジス
タ 13,14:ラッチ 15:データセレクタ 16:マルチプレクサ 18:マイクロプロセッサ 19:システムコントローラ 20:パルス発生器 21,22:カウンタ 30:画像パターン発生器（画像パターンデータメモリ手
段） 31:マイクロコンピュータ（画像パターンデータ読み出
し手段，拡張データ発生手段，拡張データメモリ手段） 32:出力装置 DLY:遅延回路

Claims

(57)【特許請求の範囲】

【請求項１】所定の画素密度の原画像ビットデータを縦
横それぞれ複数画素分の出力画像ビットデータに変換す
る画像データ拡張装置において、原画像ビットデータを保持する画像データメモリ手段
と、原画像上の変換しようとする注目画素対応のビットデー
タ、および、該注目画素に隣接する少なくとも８個の画
素のそれぞれに対応するビットデータ、を参照パターン
としてこれを、注目画素を順次に更新して順次に読み出
す画像パターンデータ読み出し手段と、前記参照パターンより注目画素が原画像上のノッチ画素
かの検出を行い、ノッチ画素でないときには、縦横それ
ぞれ複数画素分の、注目画素のビットデータと同一のビ
ットデータを発生し、ノッチ画素のときには、前記縦横
それぞれ複数画素の領域の、縦列と横列の少くとも一列
には注目画素と異なる、ノッチを抑制するビットデータ
を発生し、他の画素には注目画素と同一のビットデータ
を発生する拡張データ発生手段と、該拡張データ発生手段が発生したビットデータを格納す
る拡張データメモリ手段と、を備えることを特徴とする画像データ拡張装置。
【請求項２】前記縦横それぞれ複数画素の領域は、２画
素以上×２画素以上である、前記特許請求の範囲第
（１）項記載の画像データ拡張装置。