JP2618958B2

JP2618958B2 - パリティチェック制御装置

Info

Publication number: JP2618958B2
Application number: JP63073789A
Authority: JP
Inventors: 三千男村井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-03-28
Filing date: 1988-03-28
Publication date: 1997-06-11
Anticipated expiration: 2012-06-11
Also published as: AU613726B2; JPH01245719A; AU3169289A; US5033050A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、演算制御部（CPU），主記憶部（ROM,RA
M），入出力インタフェース部（I/Oポート）等からなる
演算制御装置と、プロセス入出力装置，インテリジェン
トターミナルなどの外部機器とを外部バスで接続してな
るシステムに利用されるパリティチェック制御装置に関
する。

（従来の技術）第４図において、１は演算制御部（CPU），主記憶部
（ROM,RAM），入出力インタフェース部（I/Oポート）等
からなる演算制御装置、２はパリティチェック機能を有
するインタフェース、３は上記インタフェース２に接続
されるプロセス入出力装置、４および５は例えばインテ
リジェントターミナル等の外部装置であり、演算制御装
置１とインタフェース２および外部装置4,5とは外部バ
ス６、コマンド信号線７、パリティ信号線８により接続
されている。そして、上記演算制御装置1,インタフェー
ス２および外部装置4,5には、それぞれ入力データの異
常検出を行なうためのパリティ発生及び検出回路9,10,1
1,12が内蔵されている。

このようなシステムにおいては、演算制御装置１が外
部バス６等を介して入出力装置３または外部装置4,5を
制御してデータの入出力を行なう場合、次のようなパリ
ティチェック動作が行なわれる。先ず、演算制御装置１
のデータ収集時すなわちリードパリティチェック時に
は、演算制御装置１はデータを収集しようとする入出力
装置３または外部装置4,5に対してコマンド信号線７を
介して収集コマンドを送出する。そうすると、収集コマ
ンドを受信した入出力装置３または外部装置4,5は該当
するデータを外部バス６へ送出すると同時に、内蔵もし
くは接続されたインタフェース２のパリティ発生回路に
より所定の機能にしたがってパリティビットを生成し、
パリティ信号としてパリティ信号線８に送出する。そこ
で、外部バス６からの収集データとパリティ信号線８の
パリティ信号とを受信した演算制御装置１はパリティ検
出回路により受信した収集データから所定の機能にした
がってパリティビットを生成し、受信したパリティ信号
と比較照合して異常判定を行なう。

一方、演算制御装置１のデータ出力時すなわちライト
パリティチェック時には、演算制御装置１はデータを出
力しようとする入出力装置３または外部装置4,5に対し
てコマンド信号線７を介して出力コマンドを送出し、続
いて外部バス６を介してデータを出力すると同時にパリ
ティ発生回路により出力データから所定の機能にしたが
ってパリティビットを生成し、パリティ信号としてパリ
ティ信号線８に送出する。そうすると、出力コマンドを
受信した入出力装置３または外部装置4,5は内蔵もしく
は接続されたインタフェース２のパリティ検出回路によ
り続いて受信したデータから所定の機能にしたがってパ
リティビットを生成し、パリティ信号線８より受信した
パリティ信号と比較照合して異常判定を行なう。

このように、従来、外部バス６に接続される入出力装
置３に対しては、演算制御装置１におけるパリティチェ
ック機能に合致したパリティ発生及び検出回路10を有す
るインタフェース２が必要であり、また、パリティ発生
及び検出回路を内蔵可能な外部装置4,5に対してはその
回路がやはり演算制御装置１におけるパリティチェック
機能に合致した回路である必要があった。

（発明が解決しようとする課題）上述したように、従来、パリティチェック機能を持っ
た演算制御装置の外部バスに接続される機器は全て同一
機能のパリティ発生及び検出回路を必要とし、当該回路
を持たない機器や異なったパリティチェック機能の回路
を有する機器は同一バス上で使用できなかった。このた
め、システムの構築に制限が加わり、柔軟性のある構築
を行なえない問題があった。

そこで本発明は、パリティチェック機能を持った演算
制御装置の外部バスに、パリティ発生及び検出回路を持
たない機器や異なったパリティチェック機能の回路を有
する機器を接続できるようにし、システム構築の制限を
緩和して柔軟性のある構築を行ない得、実用性を高め得
るパリティチェック制御装置を提供しようとするもので
ある。

［発明の構成］（課題を解決するための手段）本発明のパリティチェック制御装置は、少なくとも演
算制御部，主記憶部，入出力インタフェース部からなり
かつ入出力データの異常検出を行うためのパリティ発生
及び検出回路を有する演算制御装置と、この演算制御装
置の制御によりデータの入出力を行なう外部機器とを接
続する外部バスに接続されたパリティチェック制御装置
であり、前記演算制御装置におけるパリティチェック機
能と同一機能の代行パリティ発生及び検出回路と、前記
外部機器との間を接続するパリティ動作制御信号線の状
態からパリティ代行要求を検出した場合は前記代行パリ
ティ発生及び検出回路に前記外部機器のパリティチェッ
クを代行させるパリティ制御回路とを備え、前記外部機
器に、当該外部機器のパリティチェックを代行させると
きは前記パリティ動作制御信号線の状態を制御してパリ
ティ代行要求を出すパリティ代行要求機能を備える。

（作用）このような手段を講じたことにより、演算制御装置が
外部バスを介して外部機器をアクセスする場合、その外
部機器のパリティ代行要求機能で制御されたパリティ動
作制御信号線の状態が「パリティ代行要求」となってい
ればパリティチェック制御装置の代行パリティ発生及び
検出回路によりリードパリティチェック時のパリティビ
ット生成及びライトパリティチェック時のパリティチェ
ックがその外部機器の代わりに行われる。したがって、
外部機器に備えたパリティ代行要求機能でパリティ動作
制御信号線を「パリティ代行要求」の状態にしておくこ
とにより、演算制御装置と同一バス上にパリティチェッ
ク機能を持たない又は演算制御装置とはパリティチェッ
ク機能の異なる外部機器を接続することができる。一
方、パリティ動作制御信号線の状態が「パリティ代行要
求」となっていなければパリティチェック制御装置での
パリティチェックの代行は行わないので、演算制御装置
と同一機能のパリティチェック機能を有する外部機器が
外部バスに接続された場合には、その外部機器でパリテ
ィチェック動作を行うこともできる。

（実施例）以下、本発明の実施例を図面を参照しながら説明す
る。

第１図は本発明のパリティチェック制御装置を用いた
一実施例のシステム構成を示すブロック図である。同図
において、21は演算制御部（CPU），主記憶部（ROM,RA
M），入出力インタフェース部（I/Oポート）等からなる
演算制御装置、22はプロセス入出力装置、23および24は
例えばインテリジェントターミナル等の外部装置、25は
本発明のパリティチェック制御装置であり、演算制御装
置21と入出力装置22,外部装置23,24およびパリティチェ
ック制御装置25とは外部バス26、コマンド信号線27、パ
リティ信号線28、パリティエラー信号線29により接続さ
れている。また、パリティチェック制御装置25と、外部
装置23,24との間にはパリティ動作制御信号線30が設け
られている。なお、入出力装置22は上記パリティ動作制
御信号線30と接続可能であるが、本実施例では説明の便
宜上接続されていないものとする。

また、上記演算制御装置21,外部装置23,24およびパリ
ティチェック制御装置25にはそれぞれ入力データの異常
検出を行なうためのパリティ発生及び検出回路31,32,3
3,34が内蔵されている。なお、外部装置23,24は上記パ
リティ発生及び検出回路32,33を持たなくてもよい。

第２図は上記演算制御装置21,外部装置23およびパリ
ティチェック制御装置25におけるパリティチェック機能
を説明するためのブロック図である。なお、外部装置24
も外部装置23と同一構成とする。演算制御装置21におけ
るパリティ発生及び検出回路31は、ライトパリティ発生
回路41、この回路41の信号出力側に設けられ演算制御部
（不図示）からのライトパリティ許可信号S1により開動
作するゲート回路42、演算制御部からのリードパリティ
チェック信号S2に同期してパリティチェックを行ない、
異常時にはリードパリティエラー信号を上記演算制御部
へ返信するリードパリティ検出回路43、この回路43の信
号入力側に設けられるゲート回路44から構成される。

外部装置23におけるパリティ発生及び検出回路32は、
リードパリティ発生回路51、この回路51の信号出力側に
設けられ該回路51からのパリティ動作禁止信号S4により
開動作するゲート回路52、パリティチェックを行ない異
常時にはパリティエラー信号線29に対してライトパリテ
ィエラー信号S6を出力するライトパリティ検出回路53、
この回路53の信号入力側に設けられるゲート回路54から
構成される。なお、このパリティ発生及び検出回路32が
パリティ動作を行なうか否かは例えば当該装置32の制御
部（不図示）によって切換制御可能となっている。そし
て、パリティ動作実行時には上記リードパリティ発生回
路51またはライトパリティ発生回路53を介してパリティ
禁止要求回路55にパリティ動作禁止信号S4,S6が出力さ
れる。パリティ禁止要求回路55は演算制御装置21からの
収集または出力コマンドに応じて動作し、上記パリティ
動作禁止信号S4,S6を入力することにより前記パリティ
動作制御信号線30へパリティ動作禁止要求信号S7を出力
するものである。

パリティチェック制御装置25におけるパリティ発生及
び検出回路34は、リードパリティ発生回路61、この回路
61の信号出力側に設けられ、後述するパリティ制御回路
65からのリードパリティ許可信号S8がローレベルのとき
開動作するゲート回路62、上記パリティ制御回路65から
のライトパリティ許可信号S9がローレベルのときパリテ
ィチェックを行ない、異常時にはパリティエラー信号線
29に対してライトパリティエラー信号S5を出力するライ
トパリティ検出回路63、この回路63の信号入力側に設け
られるゲート回路64から構成される。パリティ制御回路
65は前記演算制御装置21からの収集または出力コマンド
に応じて動作し、前記パリティ動作制御信号線30からパ
リティ動作禁止要求信号S7を入力することにより、前記
リードパリティ許可信号S8およびライトパリティ許可信
号S9をハイレベルとしてパリティ発生及び検出回路34の
動作を禁止制御するものである。

第３図は上記パリティ禁止要求回路55およびパリティ
制御回路65を具体的に示す回路図である。外部装置23側
において、ANDゲート71は演算制御装置21からの出力コ
マンドRDにより開動作し、パリティ信号線28上のパリテ
ィ信号をリードパリティ発生回路51に供給する。ANDゲ
ート72は上記出力コマンドRDにより開動作し、演算制御
装置21が当該装置23をアクセスしたときハイレベルとな
る選択信号SELをゲート回路52およびNORゲート73に供給
する。ANDゲート74は演算制御装置21からの収集コマン
ドにより開動作し、上記選択信号SELをライトパリティ
検出回路52および上記NORゲート73に供給する。上記NOR
ゲート73は当該装置23のパリティ発生及び検出回路32の
パリティ動作実行時に前記制御部から供給されるパリテ
ィ制御許可信号ENにより作動し、出力端はパリティ動作
制御信号線30に接続されている。

一方、パリティチェック制御装置25側において、AND
ゲート81は演算制御装置21からの出力コマンドRDにより
開動作し、パリティ信号線28上のパリティ信号をリード
パリティ発生回路61に供給する。ANDゲート82は上記出
力コマンドRDにより開動作し、パリティ動作制御信号線
30上の信号をゲート回路62に供給する。ANDゲート83は
演算制御装置21からの収集コマンドにより開動作し、上
記パリティ動作制御信号線30上の信号をライトパリティ
検出回路62に供給する。

このような構成の本実施例において、先ず、演算制御
装置21が外部装置23をアクセスしてデータの収集を行な
う場合について説明する。演算制御装置21より外部装置
23に対して収集コマンドRDが送出されると、外部装置23
においては該当するデータが外部バス26へ送出されると
ともにリードパリティ発生回路51により出力データから
所定の機能にしたがってパリティビットが生成される。
また、パリティチェック制御装置25においては収集コマ
ンドRDに応じてリードパリティ発生回路61により上記外
部装置23の出力データから所定の機能にしたがってパリ
ティビットが生成される。ここで、例えば外部装置23の
パリティチェック機能が演算制御装置21の同機能と異な
る場合や、一時的または特定領域に対して外部装置23で
のパリティ動作が禁止される場合には、外部装置23のゲ
ート回路52が閉制御されており、リードパリティ発生回
路51にて生成されたパリティビットはパリティ信号線28
に出力されない。一方、パリティ動作制御信号線30上の
信号S7はインアクティブであり、これによりリードパリ
ティ許可信号S8はローレベルである。この結果、上記パ
リティチェック制御装置25のリードパリティ発生回路61
にて生成されたパリティビットがパリティ信号としてパ
リティ信号線28に出力される。

これに対し、例えば外部装置23のパリティチェック機
能が演算処理装置21の同機能と同一の場合、パリティ動
作禁止信号S4によりゲート回路52が開動作される。ま
た、パリティ禁止要求回路55よりパリティ動作制御信号
線30にパリティ動作禁止要求信号S7が出力され、これに
よりリードパリティ許可信号S8がハイレベルとなる。こ
の結果、パリティチェック制御装置25のリードパリティ
発生回路61にて生成されたパリティビットは出力され
ず、前記外部装置23のリードパリティ発生回路51にて生
成されたパリティビットがパリティ信号としてパリティ
信号線28に出力される。

演算制御装置21においては、外部装置23またはパリテ
ィチェック制御装置25より収集データとパリティ信号と
が受信されると、リードパリティ検出回路43により受信
したデータから所定の機能にしたがってパリティビット
が生成され、リードパリティチェック信号S2に同期して
受信したパリティ信号と比較照合されて異常判定が行な
われ、異常判定時にはリードパリティエラー信号S3が演
算処理部へ送出される。すなわち、演算処理装置21にお
いては、外部装置23より発生したパリティ信号であろう
と、パリティチェック制御装置25より発生したパリティ
信号であろうと、同一の動作によってパリティチェック
を行なうことができる。

次に、演算制御装置21が外部装置23をアクセスしてデ
ータの出力を行なう場合について説明する。演算制御装
置21より外部装置23に対して出力コマンドWDが送出さ
れ、続いて外部バス26を介してデータが出力されると同
時にライトパリティ発生回路43により出力データから所
定の機能にしたがってパリティビットが生成され、この
パリティビットがライトパリティ許可信号S1に同期して
パリティ信号としてパリティ信号線28に送出されると、
外部装置23およびパリティチェック制御装置25において
は両者とも出力データおよびパリティ信号が入力され
る。ここで、外部装置23のパリティ発生及び検出回路32
がパリティ動作を行なわない場合、パリティ動作制御信
号線30上の信号S7がインアクティブなので、これにより
パリティチェック制御装置25におけるパリティ制御回路
65からライトパリティ検出回路63へ出力されるライトパ
リティ許可信号S9がローレベルとなる。この結果、上記
ライトパリティ発生回路63においては受信した出力デー
タから所定の機能にしたがってパリティビットが生成さ
れ、受信したパリティ信号と比較照合されて異常判定が
行なわれ、異常時にはライトパリティエラー信号S5がパ
リティエラー信号線29に送出される。

これに対し、外部装置23のパリティ発生及び検出回路
32がパリティ動作を行なう場合、パリティ禁止要求回路
55よりパリティ動作制御信号線30にパリティ動作禁止要
求信号S7が出力され、これによりライトパリティ許可信
号S9がハイレベルとする。この結果、パリティチェック
制御装置25のライトパリティ検出回路63においてはパリ
ティチェック動作が行なわれず、前記外部装置23のライ
トパリティ発生回路53において受信した出力データから
所定の機能にしたがってパリティビットが生成され、受
信したパリティ信号と比較照合されて異常判定が行なわ
れ、異常時にはライトパリティエラー信号S5がパリティ
エラー信号線29に送出される。

一方、演算制御装置21が入出力装置22をアクセスして
データの収集または出力を行なう場合、パリティチェッ
ク制御装置25におけるパリティ制御回路65に供給される
パリティ動作制御信号線30上の信号S7は常にローレベル
なので、収集データに対するパリティビットの生成およ
び出力データに対するパリティチェックは上記パリティ
チェック制御装置25のパリティ発生及び検出回路34にて
行なわれる。

このように本実施例によれば、パリティチェック制御
装置25はパリティ禁止要求信号S7が入力されていない場
合、入出力装置22または外部装置23,24に代って演算制
御装置21との間のパリティチェックを実行でき、演算制
御装置21と入出力装置22または外部装置23,24との間で
のデータ入出力が可能となる。したがって、パリティチ
ェック機能を有する演算制御装置21の外部バス26上に上
記パリティチェック制御装置25を接続することにより、
同一バス26上にパリティチェック機能を持たない入出力
装置22あるいは異なるパリティチェック機能のパリティ
発生及び検出回路32,33を有する外部装置23,24を接続す
ることができる。その結果、システム構築の制限が緩和
され、柔軟性のあるシステムを構築でき、実用性を向上
できる。

また、外部装置23,24におけるパリティチェック機能
が演算制御装置21の同機能と同一の場合、パリティ禁止
要求回路55よりパリティ要求禁止信号S7をパリティチェ
ック制御装置25へ送出することにより、パリティチェッ
ク制御装置25のパリティチェック動作を禁止できる。し
たがって、外部装置23,24のパリティチェック機能を生
かしたシステム構築も可能であり、実用性をより向上で
きる。

［発明の効果］以上詳述したように、本発明によれば、パリティチェ
ック機能を持った演算制御装置の外部バスに、パリティ
発生及び検出回路を持たない機器や異なったパリティチ
ェック機能の回路を有する機器を接続できるようにし、
システム構築の制限を緩和して柔軟性のある構築を行な
い得、実用性を高め得るパリティチェック制御装置を提
供できる。

【図面の簡単な説明】

第１図ないし第３図は本発明の一実施例を示す図であっ
て、第１図は本発明のパリティチェック制御装置を適用
したシステム全体の概略構成を示すブロック図、第２図
は同システムにおけるパリティチェック機能を説明する
ためのブロック図、第３図はパリティ禁止要求回路およ
びパリティ制御回路の具体的な回路構成図、第４図は従
来例を説明するための図である。 21……演算制御装置、22……入出力装置、23,24……外
部装置、25……パリティチェック制御装置、26……外部
バス、31,32,33,34……パリティ発生及び検出回路、55
……パリティ禁止要求回路、65……パリティ制御回路。

Claims

(57)【特許請求の範囲】

【請求項１】少なくとも演算制御部，主記憶部，入出力
インタフェース部からなりかつ入出力データの異常検出
を行うためのパリティ発生及び検出回路を有する演算制
御装置と、この演算制御装置の制御によりデータの入出
力を行なう外部機器とを接続する外部バスに接続された
パリティチェック制御装置であり、前記演算制御装置におけるパリティチェック機能と同一
機能の代行パリティ発生及び検出回路と、前記外部機器
との間を接続するパリティ動作制御信号線の状態からパ
リティ代行要求を検出した場合は前記代行パリティ発生
及び検出回路に前記外部機器のパリティチェックを代行
させるパリティ制御回路とを備え、前記外部機器のパリティチェックを代行させるとき前記
パリティ動作制御信号線の状態を制御してパリティ代行
要求を出すパリティ代行要求機能を前記外部機器に備え
たことを特徴とするパリティチェック制御装置。