JP2616062B2 - Contact hole filling method - Google Patents
Contact hole filling methodInfo
- Publication number
- JP2616062B2 JP2616062B2 JP1295806A JP29580689A JP2616062B2 JP 2616062 B2 JP2616062 B2 JP 2616062B2 JP 1295806 A JP1295806 A JP 1295806A JP 29580689 A JP29580689 A JP 29580689A JP 2616062 B2 JP2616062 B2 JP 2616062B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- silicon
- contact hole
- layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- YNLAOSYQHBDIKW-UHFFFAOYSA-M diethylaluminium chloride Chemical compound CC[Al](Cl)CC YNLAOSYQHBDIKW-UHFFFAOYSA-M 0.000 claims description 6
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 claims description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 239000010410 layer Substances 0.000 description 16
- 238000000151 deposition Methods 0.000 description 14
- 230000008021 deposition Effects 0.000 description 14
- 239000010408 film Substances 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 125000004177 diethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線構造形成方法に関し、特にAl配線上
へのコンタクト孔埋め込み方法に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a multilayer wiring structure, and more particularly, to a method for embedding a contact hole on an Al wiring.
Al薄膜の選択的成長の応用としては、半導体の配線形
成において従来のプロセスであるスパッタ法では不可能
であった、微細なコンタクト孔の埋め込みによる配線の
高密度化や、平坦化、さらには多結晶シリコンへのAlの
張り付けによる配線抵抗の低減等がある。The application of the selective growth of Al thin films is not possible with the conventional process of sputtering in the formation of semiconductor wiring. There is a reduction in wiring resistance due to the attachment of Al to crystalline silicon.
従来、コンタクト孔埋め込みには、第18回固体素子材
料コンファレンス予稿集（1986）の755−756頁記載のよ
うに、トリイソブチルアルミニウム（（ｉ−C4H9）3A
l）を原料として用いた、Al薄膜の選択的堆積が報告さ
れている。そこでは、酸化シリコンのパターンを形成し
たシリコン基板上で、化学気相堆積（CVD）法によりシ
リコンが露出したところにのみAlを堆積させるという選
択的堆積を実現している。Conventionally, contact hole filling is performed by triisobutylaluminum ((iC 4 H 9 ) 3 A, as described on pages 755-756 of the 18th Solid-State Device Materials Conference Proceedings (1986).
Selective deposition of Al thin films using l) as a raw material has been reported. Here, on a silicon substrate on which a pattern of silicon oxide has been formed, selective deposition has been realized in which Al is deposited only where silicon is exposed by chemical vapor deposition (CVD).
また、上記のシリコン上へのコンタクト孔の埋め込み
の他に、下層Al配線と上層Al配線を電気的に導通させる
ための、Al配線上へ形成されたスルーホールの埋め込み
の技術が、多層配線形成には必要である。この技術に関
しては、例えば、平成元年春季 第36回応用物理学関係
連合講演会講演予稿集722頁記載のAl系配線上へのＷの
選択堆積によるコンタクト孔埋め込みが報告されてい
る。In addition to the above-described embedding of contact holes on silicon, a technique of embedding through holes formed on Al wiring to electrically connect the lower Al wiring and the upper Al wiring has been developed. Is necessary. Regarding this technology, for example, it has been reported that a contact hole is buried by selective deposition of W on Al-based wiring described in page 722 of the proceedings of the 36th JSAP Spring Meeting, 1989.
しかしながら、このようなAl上への選択堆積において
はジャーナル・オブ・キューム・サイエンス・アンド・
テクノロジ（JOURNAL OF VACUUM SCIENCE AND TECHNOLO
GY PART A）誌1989年A7巻630頁記載の報告で既知によう
に、Alの自然酸化膜が表面を覆っているAl上には、CVD
法を用いたAl堆積が困難である。このため自然酸化膜で
通常覆われているAl上への選択堆積は実用的でなかっ
た。従来これを解決する手段としては、CVD装置内に例
えばスパッタ装置を設けてAlの酸化膜をCVD直前に除去
する方法がある。しかしながら、この方法では、スパッ
タによるマスク材である絶縁膜の活性化による選択性の
低下の問題が考えられる。実際、平成元年春季 第36回
応用物理学関係連合講演会講演予稿集722頁記載のAl系
配線上へのＷの選択堆積によるコンタクト孔埋め込みの
報告によると、スパッタにより酸化シリコン膜の表面の
ESCAのSi（2p）ピークが低エネルギー側にシフトし、未
結合性シリコンの増加が観測されており、Alの選択堆積
においても酸化シリコン膜上へのAlの核形成密度の増加
による選択性の低下が十分予想される。However, in the selective deposition on such Al, the Journal of Cum Science and
Technology (JOURNAL OF VACUUM SCIENCE AND TECHNOLO
As is known from the report of GY PART A), 1989, A7, p. 630, a CVD process is performed on Al whose natural oxide film covers the surface.
Al deposition using the method is difficult. For this reason, selective deposition on Al usually covered with a native oxide film was not practical. Conventionally, as a means for solving this problem, there is a method in which, for example, a sputtering apparatus is provided in a CVD apparatus to remove an Al oxide film immediately before CVD. However, in this method, there is a problem that the selectivity is reduced due to activation of the insulating film serving as a mask material by sputtering. In fact, according to the report of selective deposition of W on Al-based wiring, described in page 722 of the 36th JSAP Lecture Meeting on Applied Physics in the spring of 1989, the surface of the silicon oxide film was sputtered by sputtering.
The Si (2p) peak of ESCA has shifted to the low energy side, and an increase in unbonded silicon has been observed. The decline is expected.
Al表面が露出した状態では、Alの自然酸化膜を除去す
ることがたとえできたとしても、大気中の酸素あるいは
水分によりすぐに自然酸化膜が形成されてしまう。従っ
て、CVD法において、大気にさらすことなく表面処理で
きる手段を講じなければならない。In the state where the Al surface is exposed, even if the natural oxide film of Al can be removed, the natural oxide film is immediately formed by oxygen or moisture in the air. Therefore, in the CVD method, it is necessary to take measures for surface treatment without exposure to the atmosphere.
本発明は、絶縁層で被覆された、上層がシリコン、下
層がAlである多層構造のAl配線を形成し、このAl配線上
の絶縁層を一部除去して絶縁層に開口部分を形成してシ
リコンを露出する工程と、ジエチルアルミニウムクロラ
イド（（C2H5）2AlCl）を原料ガスとして前記Al配線の
上層シリコンをAlに置換する工程と、ジメチルアルミニ
ウムハイドライド（（CH3）2AlH）を原料ガスとして用
い、前記工程で置換され形成されたAl上に熱CVDにより
選択的堆積を用いてAlを堆積することを特長とする構成
になっている。The present invention forms an Al wiring having a multilayer structure in which an upper layer is silicon and a lower layer is Al, which is covered with an insulating layer, and an opening is formed in the insulating layer by partially removing the insulating layer on the Al wiring. Exposing silicon by etching, and using aluminum diethyl chloride ((C 2 H 5 ) 2 AlCl) as a source gas to replace the upper silicon of the Al wiring with Al; and dimethyl aluminum hydride ((CH 3 ) 2 AlH) Is used as a source gas, and Al is deposited by selective deposition on the Al formed in the above step by thermal CVD.
本発明では、シリコンを上層部に持つAl配線を利用す
る。これは、Alが酸化するのを防ぎ、シリコンは自然酸
化膜が完全に形成されるまでは数時間の余裕があるた
め、シリコンの自然酸化膜の除去に関しては、通常の液
相による処理で十分間に合う。つぎに、ジエチルアルミ
ニウムクロライドを用いた選択的置換で、露出したシリ
コンを選択的にAlを置換する。但し、ジエチルアルミニ
ウムクロライドの選択CVDでは、シリコンを消費した後
のAl堆積の堆積速度及びモホロジに関して良好なものが
できないため、発明者が見い出したジメチルアルミハイ
ドライドを用いた、Al選択堆積を利用する。上記の工程
により自然酸化膜の無いAlが生じるために、ガスを切り
替えて、温度を調整することにより、継続して選択的堆
積が可能となる。In the present invention, Al wiring having silicon as an upper layer is used. This prevents Al from being oxidized, and silicon has a few hours to completely form a natural oxide film.For removing the natural oxide film of silicon, a normal liquid phase treatment is sufficient. In time. Next, the exposed silicon is selectively replaced with Al by selective replacement using diethylaluminum chloride. However, in the selective CVD of diethylaluminum chloride, since the deposition rate and morphology of Al deposition after consuming silicon are not good, Al selective deposition using dimethylaluminum hydride found by the inventor is used. Since Al without a natural oxide film is generated by the above-described process, selective deposition can be continuously performed by switching the gas and adjusting the temperature.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を説明するための主要工程
を示す図である。まず、第１図（ａ）に示すように、Al
配線１は、各種デバイスが形成されているデバイス層４
上に形成され、さらにAl配線１上にポリシリコン薄膜層
２が形成されて多層構造のAl配線になっている。このAl
配線は酸化シリコン絶縁膜３で覆われ、絶縁膜13の一部
は開口されてコンタクト孔５が形成されている。この構
造は標準的なCMOS製作方法を用いて形成した。なお、通
常Al配線は単層で使用されるがここでは、本発明の特徴
である、Al配線上に膜厚0.1μｍのシリコン膜を形成し
て多層構造にした。この構造を持った基板は大気にさら
した場合でもAlは酸化されることなくシリコン表面が自
然酸化されるのみである。つぎに、コンタクト孔底面に
露出した自然酸化シリコン薄膜層を希HFで除去し、CVD
装置に導入する。ジエチルアルミニウムクロライドを用
いた化学気相堆積により下地であるシリコンをAlで置換
することができることが平成元年春季 第36回応用物理
学関係連合講演会講演予稿集507頁に報告されている。
ジエチルアルミクロライドを水素でバブルし、330℃に
加熱したウエハに原料分圧約0.2TORRでさらし、開口部
底部に露出したシリコンとAlを置換して、第１図（ｂ）
に示すように、置換Al薄膜層６を形成する。つぎに、ジ
メチルアルミニウムハイドライドを用いた選択的CVD法
で、ウエハ温度を約260℃、ジメチルアルミニウムハイ
ドライドを分圧約0.5TORRで水素とともにウエハ面にさ
らし、第１図（ｃ）に示すように、Al薄膜層６上にのみ
A17を堆積させてコンタクト孔を埋め込む。FIG. 1 is a view showing main steps for explaining an embodiment of the present invention. First, as shown in FIG.
The wiring 1 is a device layer 4 on which various devices are formed.
A polysilicon thin film layer 2 is formed on the Al wiring 1 to form an Al wiring having a multilayer structure. This Al
The wiring is covered with a silicon oxide insulating film 3 and a part of the insulating film 13 is opened to form a contact hole 5. This structure was formed using standard CMOS fabrication methods. The Al wiring is usually used as a single layer, but here, a multilayer film structure is formed by forming a 0.1 μm-thick silicon film on the Al wiring, which is a feature of the present invention. Even when the substrate having this structure is exposed to the atmosphere, Al is not oxidized and only the silicon surface is naturally oxidized. Next, the native silicon oxide thin film layer exposed at the bottom of the contact hole is removed with dilute HF,
Introduce into the device. It is reported in the spring of 1989 the 36th JSAP Lecture Meeting on Applied Physics, page 507, that the underlying silicon can be replaced by Al by chemical vapor deposition using diethylaluminum chloride.
Diethylaluminum chloride is bubbled with hydrogen and exposed to a wafer heated to 330 ° C. at a raw material partial pressure of about 0.2 TORR, replacing silicon and Al exposed at the bottom of the opening, and FIG. 1 (b)
As shown in FIG. 5, a substituted Al thin film layer 6 is formed. Next, by a selective CVD method using dimethylaluminum hydride, the wafer temperature was exposed to the wafer surface together with hydrogen at a wafer temperature of about 260 ° C. and a partial pressure of about 0.5 TORR, as shown in FIG. Only on thin film layer 6
A17 is deposited to fill the contact holes.
このようにして微細なコンタクト孔が良好な形状で埋
め込まれる。このときのコンタクト抵抗は0.1Ω以下と
十分低い値になった。In this way, fine contact holes are buried in a good shape. The contact resistance at this time was a sufficiently low value of 0.1Ω or less.
以上説明したように本発明は、シリコンを上層に持つ
Al配線を利用して、まず、ジエチルアルミニウムクロラ
イドを用いたシリコンとの置換によりAlを形成し、次に
ジメチルアルミニウムハイドライドを用いた選択的Al堆
積により、微細なコンタクト孔を埋め込み電気的導通を
容易に得ることができる。したがって、集積度の高い集
積回路を用いられるAl系配線の多層配線形成を、CVD装
置内にスパッタ装置を設けるという複雑な装置構成を取
らず、また、スパッタによる選択性低下を受けずに実現
することができる。As described above, the present invention has silicon as an upper layer
Using Al wiring, firstly, Al is formed by replacement with silicon using diethylaluminum chloride, and then fine contact holes are buried by selective Al deposition using dimethylaluminum hydride to facilitate electrical conduction. Can be obtained. Therefore, multilayer wiring formation of Al-based wiring using a highly integrated circuit can be realized without using a complicated apparatus configuration in which a sputtering apparatus is provided in a CVD apparatus and without reducing selectivity due to sputtering. be able to.
第１図（ａ），（ｂ），（ｃ）は本発明の一実施例を説
明するための主要工程を示す図である。 １……Al配線、２……ポリシリコン薄膜層、３……酸化
シリコン絶縁層、４……下層デバイス層、５……コンタ
クト孔、６……置換Al薄膜層、７……Al選択堆積。1 (a), 1 (b) and 1 (c) are views showing main steps for explaining an embodiment of the present invention. 1 ... Al wiring, 2 ... Polysilicon thin film layer, 3 ... Silicon oxide insulating layer, 4 ... Lower device layer, 5 ... Contact hole, 6 ... Substituted Al thin film layer, 7 ... Al selective deposition.
Claims (1)
層がAlである多層構造のAl配線を形成し、このAl配線上
の絶縁層を一部除去して絶縁層に開口部分を形成してシ
リコンを露出する工程と、ジエチルアルミニウムクロラ
イド（（C2H5）2AlCl）を原料ガスとして前記Al配線の
上層シリコンをAlに置換する工程と、ジメチルアルミニ
ウムハイドライド（（CH3）2AlH）を原料ガスとして用
い、前記工程で置換され形成されたAl上に熱CVDにより
選択的にAlを堆積することを特徴とする、コンタクト孔
埋め込み方法。1. An Al wiring having a multilayer structure in which an upper layer is made of silicon and a lower layer is made of Al and covered with an insulating layer is formed. An insulating layer on the Al wiring is partially removed to form an opening in the insulating layer. Exposing silicon, performing a process of replacing the upper silicon of the Al wiring with Al using diethyl aluminum chloride ((C 2 H 5 ) 2 AlCl) as a source gas, and a process of exchanging dimethyl aluminum hydride ((CH 3 ) 2 AlH ) Is used as a source gas, and Al is selectively deposited on the Al formed in the above step by thermal CVD.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295806A JP2616062B2 (en) | 1989-11-13 | 1989-11-13 | Contact hole filling method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295806A JP2616062B2 (en) | 1989-11-13 | 1989-11-13 | Contact hole filling method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03155133A JPH03155133A (en) | 1991-07-03 |
| JP2616062B2 true JP2616062B2 (en) | 1997-06-04 |
Family
ID=17825409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1295806A Expired - Lifetime JP2616062B2 (en) | 1989-11-13 | 1989-11-13 | Contact hole filling method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616062B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334046A (en) * | 1993-05-26 | 1994-12-02 | Nec Corp | Filling method for contact hole |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57162449A (en) * | 1981-03-31 | 1982-10-06 | Fujitsu Ltd | Formation of multilayer wiring |
-
1989
- 1989-11-13 JP JP1295806A patent/JP2616062B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03155133A (en) | 1991-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09148268A (en) | Method for manufacturing semiconductor device | |
| JP2616062B2 (en) | Contact hole filling method | |
| JPH10326830A (en) | Method for manufacturing semiconductor device | |
| JPS60115221A (en) | Manufacture of semiconductor device | |
| JPH08288390A (en) | Semiconductor device and manufacture thereof | |
| KR100203905B1 (en) | Metal wiring manufacturing method | |
| JP2570857B2 (en) | Method for manufacturing semiconductor device | |
| JP2590594B2 (en) | Contact hole filling method | |
| JP3072544B2 (en) | Semiconductor device wiring method | |
| JP2519756B2 (en) | Method for manufacturing semiconductor device | |
| JPH03291920A (en) | Method for filling contact hole | |
| JP2538607B2 (en) | Vapor growth method | |
| JPS6235539A (en) | Manufacture of semiconductor device | |
| JPS6211227A (en) | Manufacture of semiconductor device | |
| JPH02139932A (en) | Manufacture of semiconductor device | |
| JPH07297151A (en) | Method for manufacturing semiconductor device | |
| KR100214526B1 (en) | Process for forming interconnector of semiconductor device | |
| JPH1022379A (en) | Method for manufacturing semiconductor device | |
| JPH10335453A (en) | Manufacture of semiconductor device | |
| JP2522373B2 (en) | Semiconductor substrate manufacturing method | |
| JPH06224309A (en) | Filling-in method for connecting hole | |
| JPH0810682B2 (en) | Method for manufacturing semiconductor device | |
| JP2606080B2 (en) | Method for manufacturing semiconductor device | |
| JPH1126461A (en) | Semiconductor device and manufacturing method thereof | |
| JP3006816B2 (en) | Method for manufacturing semiconductor device |