JP2613986B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2613986B2 JP2613986B2 JP3120586A JP12058691A JP2613986B2 JP 2613986 B2 JP2613986 B2 JP 2613986B2 JP 3120586 A JP3120586 A JP 3120586A JP 12058691 A JP12058691 A JP 12058691A JP 2613986 B2 JP2613986 B2 JP 2613986B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- request signal
- nmi
- maskable interrupt
- interrupt request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 19
- 230000005856 abnormality Effects 0.000 claims description 20
- 101150043088 DMA1 gene Proteins 0.000 description 9
- 101150090596 DMA2 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
にマスク不可能割込み（Ｎｏｎ−Ｍａｓｋａｂｌｅ Ｉ
ｎｔｅｒｒｕｐｔ、以下ＮＭＩという）を有する情報処
理装置に関する。
にマスク不可能割込み（Ｎｏｎ−Ｍａｓｋａｂｌｅ Ｉ
ｎｔｅｒｒｕｐｔ、以下ＮＭＩという）を有する情報処
理装置に関する。
【０００２】
【従来の技術】従来、ＮＭＩを有する情報処理装置にお
いては、メモリパリティエラー等のハードウェア異常に
起因するＮＭＩ要求情報とシステム立ち下げ時の緊急処
理要求等のハードウェア異常以外のＮＭＩ要求情報とは
ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎ
ｉｔ）にのみ通知されるようになっていた。そのため、
ＣＰＵがＮＭＩ情報を検出してから実行するプログラム
によってのみ、ＣＰＵとメモリリフレッシュ以外のデバ
イスの動作を停止して、ＮＭＩ処理を行うことができ
た。
いては、メモリパリティエラー等のハードウェア異常に
起因するＮＭＩ要求情報とシステム立ち下げ時の緊急処
理要求等のハードウェア異常以外のＮＭＩ要求情報とは
ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎ
ｉｔ）にのみ通知されるようになっていた。そのため、
ＣＰＵがＮＭＩ情報を検出してから実行するプログラム
によってのみ、ＣＰＵとメモリリフレッシュ以外のデバ
イスの動作を停止して、ＮＭＩ処理を行うことができ
た。
【０００３】図３はこの種の従来の情報処理装置のブロ
ック図である。図３に示すように、ハードウェア異常を
要因とするＮＭＩ要求信号５とハードウェア異常以外を
要因とするＮＭＩ要求信号６とはゲート回路３に入力さ
れる。そして、ゲート回路３から出力されたＣＰＵに対
するＮＭＩ要求信号７がＣＰＵ１に入力される。ＮＭＩ
要求が発生してＣＰＵ１でＮＭＩ要求７が受け付けられ
た後、ＣＰＵ１はＮＭＩ処理を行う。ＮＭＩ処理プログ
ラムでＣＰＵとメモリリフレッシュ以外のデバイスのバ
スアクセス権調停禁止にするような命令が実行される
と、ＣＰＵ１はアドレスバス８とデバイス９とでＩ／Ｏ
レジスタ回路４にＣＰＵとメモリリフレッシュ以外のデ
バイスのバスアクセス権調停を禁止にするように指示す
る。
ック図である。図３に示すように、ハードウェア異常を
要因とするＮＭＩ要求信号５とハードウェア異常以外を
要因とするＮＭＩ要求信号６とはゲート回路３に入力さ
れる。そして、ゲート回路３から出力されたＣＰＵに対
するＮＭＩ要求信号７がＣＰＵ１に入力される。ＮＭＩ
要求が発生してＣＰＵ１でＮＭＩ要求７が受け付けられ
た後、ＣＰＵ１はＮＭＩ処理を行う。ＮＭＩ処理プログ
ラムでＣＰＵとメモリリフレッシュ以外のデバイスのバ
スアクセス権調停禁止にするような命令が実行される
と、ＣＰＵ１はアドレスバス８とデバイス９とでＩ／Ｏ
レジスタ回路４にＣＰＵとメモリリフレッシュ以外のデ
バイスのバスアクセス権調停を禁止にするように指示す
る。
【０００４】Ｉ／Ｏレジスタ回路４がＣＰＵとメモリリ
フレッシュ以外のデバイスのバスアクセス権調停を禁止
するようにセットされたならば、Ｉ／Ｏレジスタ回路４
はプログラムによるバスアクセス権調停禁止信号１０を
アクティヴに確定してバスアクセス権調停回路２に送
る。これによって、ＣＰＵとメモリリフレッシュ以外の
デバイスの動作を停止して、ハードウェア異常に対する
ＣＰＵのＮＭＩ処理を行うことができる。
フレッシュ以外のデバイスのバスアクセス権調停を禁止
するようにセットされたならば、Ｉ／Ｏレジスタ回路４
はプログラムによるバスアクセス権調停禁止信号１０を
アクティヴに確定してバスアクセス権調停回路２に送
る。これによって、ＣＰＵとメモリリフレッシュ以外の
デバイスの動作を停止して、ハードウェア異常に対する
ＣＰＵのＮＭＩ処理を行うことができる。
【０００５】図４は従来の情報処理装置におけるバス要
求デバイスとＮＭＩの要求発生からサービスまでの状態
の例を示した図である。図４の例では、メモリリフレッ
シュとＤＭＡ１とＤＭＡ２とＣＰＵによるバス要求競合
時にハードウェア異常によるＮＭＩが発生したとする。
求デバイスとＮＭＩの要求発生からサービスまでの状態
の例を示した図である。図４の例では、メモリリフレッ
シュとＤＭＡ１とＤＭＡ２とＣＰＵによるバス要求競合
時にハードウェア異常によるＮＭＩが発生したとする。
【０００６】図４を参照すると、ＤＭＡ１がサービスさ
れて、次にＤＭＡ２がサービスされている。そして、Ｄ
ＭＡ２がサービスされている時にハードウェア異常が発
生している。しかし、ＤＭＡ１がバス要求している為に
ＣＰＵがサービスされずにＤＭＡ１がサービスされ、次
にＤＭＡ２がバス要求している為にＤＭＡ２がサービス
される。その後、ＣＰＵがサービスされてＮＭＩによる
エラー処理が開始されるが、メモリリフレッシュのバス
要求が発生した為にすぐにＮＭＩ処理が中断されて、メ
モリリフレッシュがサービスされる。メモリリフレッシ
ュがサービスされている時にＤＭＡ１が再びバス要求し
ている為にＤＭＡ１がサービスされ、次に再びＣＰＵが
サービスされる。そして、ＮＭＩ処理が再開されて、プ
ログラムによってＣＰＵとメモリリフレッシュ以外のデ
バイスのバスアクセス権調停禁止を行なう。以降は、Ｃ
ＰＵとメモリリフレッシュ以外のデバイスの動作が停止
されて、ハードウェア異常に対するＣＰＵのＮＭＩ処理
が行なわれる。
れて、次にＤＭＡ２がサービスされている。そして、Ｄ
ＭＡ２がサービスされている時にハードウェア異常が発
生している。しかし、ＤＭＡ１がバス要求している為に
ＣＰＵがサービスされずにＤＭＡ１がサービスされ、次
にＤＭＡ２がバス要求している為にＤＭＡ２がサービス
される。その後、ＣＰＵがサービスされてＮＭＩによる
エラー処理が開始されるが、メモリリフレッシュのバス
要求が発生した為にすぐにＮＭＩ処理が中断されて、メ
モリリフレッシュがサービスされる。メモリリフレッシ
ュがサービスされている時にＤＭＡ１が再びバス要求し
ている為にＤＭＡ１がサービスされ、次に再びＣＰＵが
サービスされる。そして、ＮＭＩ処理が再開されて、プ
ログラムによってＣＰＵとメモリリフレッシュ以外のデ
バイスのバスアクセス権調停禁止を行なう。以降は、Ｃ
ＰＵとメモリリフレッシュ以外のデバイスの動作が停止
されて、ハードウェア異常に対するＣＰＵのＮＭＩ処理
が行なわれる。
【０００７】
【発明が解決しようとする課題】上述した従来の情報処
理装置においては、ＣＰＵがＮＭＩを検出してから実行
するプログラムによってＣＰＵとメモリリフレッシュ以
外のデバイスの動作を停止してハードウェア異常に対す
るＣＰＵのＮＭＩ処理を行うので、ＣＰＵ以外のデバイ
スの処理中にハードウェア異常によるＮＭＩが発生した
場合にはＣＰＵ以外のデバイスの処理が終了した後にＣ
ＰＵのＮＭＩ処理が実行されることになりＣＰＵとメモ
リリフレッシュ以外のデバイスのバスアクセス権調停禁
止になるのが遅れるという問題点がある。
理装置においては、ＣＰＵがＮＭＩを検出してから実行
するプログラムによってＣＰＵとメモリリフレッシュ以
外のデバイスの動作を停止してハードウェア異常に対す
るＣＰＵのＮＭＩ処理を行うので、ＣＰＵ以外のデバイ
スの処理中にハードウェア異常によるＮＭＩが発生した
場合にはＣＰＵ以外のデバイスの処理が終了した後にＣ
ＰＵのＮＭＩ処理が実行されることになりＣＰＵとメモ
リリフレッシュ以外のデバイスのバスアクセス権調停禁
止になるのが遅れるという問題点がある。
【０００８】この遅れは、ハードウェア異常を原因とす
るシステムの誤動作による被害を大きくする。
るシステムの誤動作による被害を大きくする。
【０００９】したがって本発明の目的はハードウェア異
常を原因とするシステムの誤動作による被害を小さくす
ることのできる情報処理装置を提供することにある。
常を原因とするシステムの誤動作による被害を小さくす
ることのできる情報処理装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の情報処理装置
は、ハードウェア異常を要因とするＮＭＩ要求信号をバ
スアクセス権回路に入力し、ハードウェア異常を要因と
するＮＭＩ要求発生によって自動的にＣＰＵとメモリリ
フレッシュ以外のデバイスのバスアクセス権調停を禁止
することを特徴とする。
は、ハードウェア異常を要因とするＮＭＩ要求信号をバ
スアクセス権回路に入力し、ハードウェア異常を要因と
するＮＭＩ要求発生によって自動的にＣＰＵとメモリリ
フレッシュ以外のデバイスのバスアクセス権調停を禁止
することを特徴とする。
【００１１】
【実施例】次に本発明をその実施例について図面を用い
て説明する。
て説明する。
【００１２】図１を参照すると、本実施例の情報処理装
置は、ＣＰＵ１と、ハードウェア異常を要因とするＮＭ
Ｉ要求信号５を入力し、ＣＰＵとメモリリフレッシュ関
係デバイスとを除くデバイスのバスアクセス権調停を禁
止することが可能なバスアクセス権調停回路２と、ハー
ドウェア異常を要因とするＮＭＩ要求信号５とハードウ
ェア異常以外を要因とするＮＭＩ要求信号６とを入力し
てＣＰＵ１に対するＮＭＩ要求信号７を出力するゲート
回路３とを有している。
置は、ＣＰＵ１と、ハードウェア異常を要因とするＮＭ
Ｉ要求信号５を入力し、ＣＰＵとメモリリフレッシュ関
係デバイスとを除くデバイスのバスアクセス権調停を禁
止することが可能なバスアクセス権調停回路２と、ハー
ドウェア異常を要因とするＮＭＩ要求信号５とハードウ
ェア異常以外を要因とするＮＭＩ要求信号６とを入力し
てＣＰＵ１に対するＮＭＩ要求信号７を出力するゲート
回路３とを有している。
【００１３】ハードウェア異常を要因とするＮＭＩ要求
信号５とハードウェア異常以外を要因とするＮＭＩ要求
信号６とはゲート回路３に入力される。そして、ゲート
回路３から出力されたＣＰＵに対するＮＭＩ要求信号７
がＣＰＵ１に入力される。また、ハードウェア異常を要
因とするＮＭＩ要求信号５はバスアクセス権調停回路２
にも入力されて、ハードウェア異常を要因とするＮＭＩ
要求は、ＣＰＵとメモリリフレッシュ以外のデバイスの
バスアクセス権調停禁止の要因の一つとされる。
信号５とハードウェア異常以外を要因とするＮＭＩ要求
信号６とはゲート回路３に入力される。そして、ゲート
回路３から出力されたＣＰＵに対するＮＭＩ要求信号７
がＣＰＵ１に入力される。また、ハードウェア異常を要
因とするＮＭＩ要求信号５はバスアクセス権調停回路２
にも入力されて、ハードウェア異常を要因とするＮＭＩ
要求は、ＣＰＵとメモリリフレッシュ以外のデバイスの
バスアクセス権調停禁止の要因の一つとされる。
【００１４】ハードウェア異常を要因とするＮＭＩ要求
発生によって、バスアクセス権調停回路２は自動的にＣ
ＰＵとメモリリフレッシュ以外のデバイスのバスアクセ
ス権調停禁止になる。ハードウェア異常以外を要因とす
るＮＭＩ要求発生によっては、バスアクセス権調停回路
２は自動的にＣＰＵとメモリリフレッシュ以外のデバイ
スのバスアクセス権調停禁止にはならない。
発生によって、バスアクセス権調停回路２は自動的にＣ
ＰＵとメモリリフレッシュ以外のデバイスのバスアクセ
ス権調停禁止になる。ハードウェア異常以外を要因とす
るＮＭＩ要求発生によっては、バスアクセス権調停回路
２は自動的にＣＰＵとメモリリフレッシュ以外のデバイ
スのバスアクセス権調停禁止にはならない。
【００１５】ＮＭＩ要求が発生してＣＰＵ１でＮＭＩ要
求が受け付けられた後、ＣＰＵ１はＮＭＩ処理を行う。
ハードウェア異常を要因とするＮＭＩ要求発生時は、Ｃ
ＰＵとメモリリフレッシュ以外のデバイスの動作をハー
ドウェア異常発生時に停止した状態で、ハードウェア異
常に対するＣＰＵのＮＭＩ処理を速やかに行うことがで
きる。こうすることによって、ハードウェア異常を原因
とするシステムの誤動作による被害を小さくできる。
求が受け付けられた後、ＣＰＵ１はＮＭＩ処理を行う。
ハードウェア異常を要因とするＮＭＩ要求発生時は、Ｃ
ＰＵとメモリリフレッシュ以外のデバイスの動作をハー
ドウェア異常発生時に停止した状態で、ハードウェア異
常に対するＣＰＵのＮＭＩ処理を速やかに行うことがで
きる。こうすることによって、ハードウェア異常を原因
とするシステムの誤動作による被害を小さくできる。
【００１６】図２は本発明の一実施例の情報処理装置に
おけるバス要求デバイスとＮＭＩの要求発生からサービ
スまでの状態の例を示した図である。図２の例では、メ
モリリフレッシュとＤＭＡ１とＤＭＡ２とＣＰＵによる
バス要求競合時にハードウェア異常によるＮＭＩが発生
したとする。
おけるバス要求デバイスとＮＭＩの要求発生からサービ
スまでの状態の例を示した図である。図２の例では、メ
モリリフレッシュとＤＭＡ１とＤＭＡ２とＣＰＵによる
バス要求競合時にハードウェア異常によるＮＭＩが発生
したとする。
【００１７】図２を参照すると、ＤＭＡ１がサービスさ
れて、次にＤＭＡ２がサービスされている。そして、Ｄ
ＭＡ２がサービスされている時にハードウェア異常が発
生している。この時にハードウェア異常を要因とするＮ
ＭＩ発生によって、自動的にバスアクセス権調停禁止に
なる。その結果、ＤＭＡ１とＤＭＡ２のバス要求はサー
ビスされずにＣＰＵがサービスされて、ＮＭＩによるエ
ラー処理が開始される。その後、メモリリフレッシュの
バス要求が発生したためにＮＭＩ処理が中断されるが、
メモリリフレッシュがサービスされた後に再びＣＰＵが
サービスされる。そして、ＮＭＩ処理が再開される。
れて、次にＤＭＡ２がサービスされている。そして、Ｄ
ＭＡ２がサービスされている時にハードウェア異常が発
生している。この時にハードウェア異常を要因とするＮ
ＭＩ発生によって、自動的にバスアクセス権調停禁止に
なる。その結果、ＤＭＡ１とＤＭＡ２のバス要求はサー
ビスされずにＣＰＵがサービスされて、ＮＭＩによるエ
ラー処理が開始される。その後、メモリリフレッシュの
バス要求が発生したためにＮＭＩ処理が中断されるが、
メモリリフレッシュがサービスされた後に再びＣＰＵが
サービスされる。そして、ＮＭＩ処理が再開される。
【００１８】
【発明の効果】以上説明したように本発明によればハー
ドウェア異常を要因とするＮＭＩ要求発生によって自動
的にＣＰＵとメモリリフレッシュ以外のデバイスのバス
アクセス権調停を禁止することによって、ハードウェア
異常を原因とするシステムの誤動作による被害を小さく
できるという効果がある。
ドウェア異常を要因とするＮＭＩ要求発生によって自動
的にＣＰＵとメモリリフレッシュ以外のデバイスのバス
アクセス権調停を禁止することによって、ハードウェア
異常を原因とするシステムの誤動作による被害を小さく
できるという効果がある。
【図１】本発明の情報処理装置の一実施例のブロック
図。
図。
【図２】本発明の一実施例の情報処理装置におけるバス
要求デバイスとＮＭＩの要求発生からサービスまでの状
態の例を示した図。
要求デバイスとＮＭＩの要求発生からサービスまでの状
態の例を示した図。
【図３】従来の情報処理装置のブロック図。
【図４】従来の情報処理装置におけるバス要求デバイス
とＮＭＩの要求発生からサービスまでの状態の例を示し
た図。
とＮＭＩの要求発生からサービスまでの状態の例を示し
た図。
１ ＣＰＵ ２ バスアクセス権調停回路 ３ ゲート回路 ４ Ｉ／Ｏレジスタ回路 ５ ハードウェア異常を要因とするＮＭＩ要求信号 ６ ハードウェア異常以外を要因とするＮＭＩ要求信
号 ７ ＣＰＵに対するＮＭＩ要求信号 ８ アドレスバス ９ データバス １０ プログラムによるバスアクセス権調停禁止信号
号 ７ ＣＰＵに対するＮＭＩ要求信号 ８ アドレスバス ９ データバス １０ プログラムによるバスアクセス権調停禁止信号
Claims (3)
- 【請求項１】 ハードウェア異常を要因とするマスク不
可能割込み要求信号とハードウェア異常以外を要因とす
るマスク不可能割込み要求信号とを入力してＣＰＵに対
するマスク不可能割込み要求を行なう情報処理装置にお
いて、前記ハードウェア異常を要因とするマスク不可能
割込み要求信号をバスアクセス権調停回路にも入力して
ハードウェア異常を要因とするマスク不可能割込み要求
発生によって自動的に前記ＣＰＵとメモリリフレッシュ
関係デバイスとを除くデバイスのバスアクセス権調停を
禁止することを特徴とする情報処理装置。 - 【請求項２】 前記ハードウェア異常を要因とするマス
ク不可能割込み要求信号と前記ハードウェア異常以外を
要因とするマスク不可能割込み要求信号とをゲート回路
に入力して前記ＣＰＵに対するマスク不可能割込み要求
信号を出力することを特徴とする請求項１記載の情報処
理装置。 - 【請求項３】 ＣＰＵと、ハードウェア異常を要因とす
るマスク不可能割込み要求信号を入力するとともに前記
ＣＰＵとメモリリフレッシュ関係のデバイスとを除くデ
バイスのバスアクセス権調停を禁止することが可能なバ
スアクセス権調停回路と、前記ハードウェア異常を要因
とするマスク不可能割込み要求信号とハードウェア異常
以外を要因とするマスク不可能割込み要求信号とを入力
して前記ＣＰＵに対するマスク不可能割込み要求信号を
出力するゲート手段とを有することを特徴とする情報処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120586A JP2613986B2 (ja) | 1991-05-27 | 1991-05-27 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120586A JP2613986B2 (ja) | 1991-05-27 | 1991-05-27 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04347758A JPH04347758A (ja) | 1992-12-02 |
| JP2613986B2 true JP2613986B2 (ja) | 1997-05-28 |
Family
ID=14789944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3120586A Expired - Fee Related JP2613986B2 (ja) | 1991-05-27 | 1991-05-27 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613986B2 (ja) |
-
1991
- 1991-05-27 JP JP3120586A patent/JP2613986B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04347758A (ja) | 1992-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978539B2 (ja) | データ転送制御装置 | |
| US6378083B1 (en) | Watch dog timer device | |
| US20060149903A1 (en) | Fault tolerant computer system and a synchronization method for the same | |
| US7181559B2 (en) | Message based transport mechanism for level sensitive interrupts | |
| US7617389B2 (en) | Event notifying method, event notifying device and processor system permitting inconsistent state of a counter managing number of non-notified events | |
| JP2613986B2 (ja) | 情報処理装置 | |
| JP2845616B2 (ja) | マルチプロセッサシステム | |
| JPH0414376B2 (ja) | ||
| US20250068725A1 (en) | Electronic control unit and access control method | |
| JPH0736820A (ja) | Ｉ／ｏ制御装置 | |
| JPH05289987A (ja) | バス権調停回路 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JP2932867B2 (ja) | 共通バスシステムにおける排他制御方式 | |
| KR100238175B1 (ko) | 버스 제어논리장치 | |
| JP2560968B2 (ja) | コンピュータシステム | |
| JP3206013B2 (ja) | ダイレクト・メモリ・アクセス転送制御装置 | |
| JPS6029856A (ja) | マルチプロセツサ・システムにおけるロ−カルメモリのアクセス制御方式 | |
| JPH10312354A (ja) | 割り込み処理システム | |
| JPH04205432A (ja) | プロセッサに対する割り込み制御装置 | |
| JPS6336543B2 (ja) | ||
| JPH04270441A (ja) | データ処理装置 | |
| JPS58158746A (ja) | 情報処理装置 | |
| JPS5856057A (ja) | 割込信号発生装置 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPH06131218A (ja) | Ｃｐｕ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970107 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |