JP2601724Y2 - 起動回路 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】この考案は、たとえば、スイッチ
ング電源において、スイッチのオン、オフ時間の比を制
御するオン・オフ時間比制御回路を起動する起動回路に
関する。

【０００２】

【従来の技術】一般に、スイッチング電源においては、
出力電圧の安定化を図るために、出力電圧と基準電圧を
比較し、両者の差の応じて、スイッチのオン、オフ時間
の比を制御するオン・オフ時間比制御回路が設けられて
いる。

【０００３】このオン・オフ時間比制御回路を起動する
ための起動回路を構成する場合は、この制御回路から出
力される制御パルスによって、起動用電源の出力電圧が
変動しないようにする必要がある。

【０００４】このため、従来は、起動用電源に並列にコ
ンデンサ（以下、「入力コンデンサ」という。）を接続
し、この入力コンデンサにより、制御パルスによる電源
電圧の変動を吸収するようになっている。

【０００５】しかしながら、このような構成では、起動
用電源をオン状態に設定したとき、この電源から入力コ
ンデンサに急激に大きな電流（突入電流）が流れ、この
コンデンサが破壊されてしまうことがある。

【０００６】また、上述したような構成では、起動用電
源により入力コンデンサが充電されるまで、電源電圧が
安定しないため、オン・オフ時間比制御回路が誤動作し
てしまうことがある。

【０００７】そこで、従来は、入力コンデンサに直列に
電流制限用の抵抗を接続することにより、突入電流の発
生を防止するようになっている。

【０００８】また、従来は、起動用電源がオン状態に設
定されてから所定時間後に、オン・オフ時間比制御回路
を起動することにより、この制御回路の誤動作を防止す
るようになっている。

【０００９】図２は、上述したような突入電流防止機能
と起動遅延機能を有する従来の起動回路の構成を示す回
路図である。

【００１０】図において、１０は起動回路であり、２０
はこの起動回路１０により起動されるオン／オフ時間比
制御回路である。

【００１１】起動回路１０は、起動用電源Ｖ０と、この
電源Ｖ０に並列に接続された入力コンデンサＣ０と、こ
のコンデンサＣ０に突入電流が流れるのを防止する突入
電流防止部１１と、起動用電源Ｖ０がオン状態に設定さ
れてから所定時間経過後に、オン・オフ時間比制御回路
２０を起動する起動遅延部１２とからなる。

【００１２】突入電流防止部１１は、抵抗Ｒ０，Ｒ１，
Ｒ２と、ツェナーダイオードＤ０と、電解効果トランジ
スタ（以下、「ＦＥＴ」という。）Ｑ０と、バイポーラ
トランジスタ（以下、「トランジスタ」という。）とか
ら構成されている。

【００１３】ここで、抵抗Ｒ１は、入力コンデンサＣ０
に直列に接続され、このコンデンサＣ０に流れる電流Ｉ
を制限する電流制限抵抗である。また、ＦＥＴＱ０は、
ドレイン・ソース間電流路が電流制限抵抗Ｒ１に並列に
接続され、入力コンデンサＣ０の充電電圧が所定値に達
すると、この抵抗Ｒ１の両端を短絡するスイッチ素子で
ある。抵抗Ｒ０，Ｒ２と、ツェナーダイオードＤ０と、
トランジスタＱ１は、ＦＥＴＱ１のオン、オフを制御す
る制御回路を構成する。

【００１４】起動遅延部１２は、抵抗Ｒ３，Ｒ４，Ｒ
５，Ｒ６，Ｒ７と、ツェナーダイオードＤ１と、ダイオ
ードＤ２と、トランジスタＱ２と、コンデンサＣ１と、
コンパレータＩＣとから構成されている。

【００１５】ここで、抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６と、
ツェナーダイオードＤ１と、ダイオードＤ２と、トラン
ジスタＱ２は、オン・オフ時間比制御回路２０に電源電
圧を供給する電源電圧供給回路を構成する。また、抵抗
Ｒ５，Ｒ６，Ｒ７と、コンデンサＣ１と、コンパレータ
ＩＣは、オン・オフ時間比制御回路２０のオン、オフを
制御する制御回路を構成する。

【００１６】上記構成において、図３を参照しながら、
動作を説明する。なお、図３は、図２の各部の信号波形
を示す波形図である。

【００１７】まず、突入電流防止部１１の突入電流防止
動作を説明する。

【００１８】起動用電源Ｖ０がオン状態に設定される
と、この電源Ｖ０から電源電圧Ｖａが出力される（図３
（ａ）参照）。これにより、電源Ｖ０から入力コンデン
サＣ０に電流Ｉが流れる。

【００１９】このとき、抵抗Ｒ１の両端には、電源電圧
Ｖａが現れる。これにより、トランジスタＱ１がオン
（導通）状態に設定される。その結果、ツェナーダイオ
ードＤ０の両端電圧Ｖｃが零に設定される（図３（ｃ）
参照）。

【００２０】ツェナーダイオードＤ０の両端電圧Ｖｃが
零に設定されることにより、ＦＥＴＱ０がオフ（非道
通）状態に設定される。これにより、電流Ｉは、抵抗Ｒ
１のみを通り、この抵抗Ｒ１により制限される。

【００２１】この後、入力コンデンサＣ０は電流Ｉによ
り充電される。これにより、このコンデンサＣ０の両端
電圧が、その容量値ｃ０と抵抗Ｒ１の抵抗値ｒ１とによ
り表される時定数ｒ１ｃ０に従って徐々に増加する。そ
の結果、抵抗Ｒ１の両端電圧Ｖｂは、この時定数ｒ１ｃ
０に従って徐々に減少する（図３（ｂ）参照）。

【００２２】抵抗Ｒ１の両端電圧Ｖｂが減少し、トラン
ジスタＱ１のベース飽和電圧Ｖ_ＢＥ（ｓａｔ）以下にな
ると、このトランジスタＱ１がオフ状態に設定される。
これにより、ツェナーダイオードＤ０の両端にツェナー
電圧が発生する（図３（ｃ）参照）。

【００２３】ツェナーダイオードＤ０の両端にツェナー
電圧が発生することにより、ＦＥＴＱ０がオン状態に設
定される。これにより、抵抗Ｒ１の両端が短絡され、こ
の抵抗Ｒ１による電流制限動作が解除される。

【００２４】以上が、突入電流防止部１１の突入電流防
止動作である。次に、起動遅延部１２の起動遅延動作を
説明する。

【００２５】起動用電源Ｖ０がオン状態に設定される
と、この電源Ｖ０から抵抗Ｒ３を介してツェナーダイオ
ードＤ１に電流が流れる。これにより、このツェナーダ
イオードＤ１の両端にツェナーダ電圧が発生する。その
結果、抵抗Ｒ５とダイオードＤ２のカソードとの接続点
に、このツェナー電圧から、トランジスタＱ２のベース
飽和電圧Ｖ_ＢＥ（ｓａｔ）とダイオードＤ２の順電圧Ｖ
ｆとを引いた定電圧Ｖｄが現れる（図３（ｆ）参照）。

【００２６】この定電圧Ｖｄは、オン・オフ時間比制御
回路２０の電源端子に電源電圧として供給される。ま
た、この定電圧Ｖｄは、分圧抵抗Ｒ５，Ｒ６により分割
されるとともに、抵抗Ｒ７の抵抗値ｒ７とコンデンサＣ
１の容量値ｃ１とにより表される時定数ｒ７ｃ１に従っ
て、コンデンサＣ１に充電される。

【００２７】抵抗Ｒ５，Ｒ６の分割電圧Ｖｅ（図３
（ｄ）参照）は、基準電圧として、コンパレータＩＣ０
の負側入力端子に供給される。一方、コンデンサＣ１の
充電電圧Ｖｇ（図３（ｄ）参照）は、比較電圧として、
コンパレータＩＣ０の正側入力端子に供給される。

【００２８】このコンパレータＩＣ０の出力電圧Ｖｈ
は、比較電圧Ｖｇが基準電圧Ｖｅより低い場合は、ロウ
レベルに設定され、高い場合は、ハイレベルに設定され
る（図３（ｅ）参照）。この出力電圧Ｖｈは、オン・オ
フ時間比制御回路２０のオン、オフを制御するための制
御電圧として、この制御回路２０の制御端子に供給され
る。

【００２９】オン・オフ時間比制御回路２０は、制御電
圧Ｖｈがロウレベルの場合は、オフ状態に設定され、ハ
イレベルの場合は、オン状態に設定される。これによ
り、この制御回路２０は、起動用電源Ｖ０がオン状態に
設定されてから、時定数ｒ７ｃ１によって規定される時
間が経過した時点で起動される。

【００３０】オン・オフ時間比制御回路２０がオン状態
に設定されると、この制御回路２０からは、図示しない
スイッチのオン、オフを制御する駆動パルスＤＰが出力
される（図３（ｇ）参照）。

【００３１】なお、起動遅延用の時定数ｒ７ｃ１は、Ｆ
ＥＴＱ０がオン状態に設定された後に、オン・オフ時間
比制御回路２０が起動されるという条件（条件１）を満
たすように設定される。これは、ＦＥＴＱ０がオン状態
に設定される前に、制御回路２０が起動されると、これ
を確実に起動させることができないことがあるからであ
る。

【００３２】また、この時定数ｒ７ｃ１は、あまり大き
くならないという条件（条件２）を満たすように設定さ
れる。これは、時定数ｒ７ｃ１をあまり大きくすると、
スイッチング電源の負荷によって不具合が生じることが
あるからである。

【００３３】

【考案が解決しようとする課題】以上述べたように、従
来の起動回路１０は、突入電流防止部１１と起動遅延部
１２とを設け、突入電流の防止と、オン・オフ時間比制
御回路２０の誤動作防止を図るようになっている。

【００３４】しかしながら、従来の起動回路１０におい
ては、突入電流防止部１１と起動遅延部１２が独立に動
作するようになっているため、突入電流防止用の時定数
ｒ１ｃ０を変更すると、面倒な回路定数の設定作業を行
わなければならないことがあるという問題があった。

【００３５】すなわち、従来の起動回路１０において
は、オン・オフ時間比制御回路２０の起動遅延時間は、
時定数ｒ７ｃ１により設定される。この起動遅延用の時
定数ｒ７ｃ１は、上述したように、条件１を満たすよう
に設定されなければならない。したがって、突入電流防
止用の時定数ｒ１ｃ０を大きい方に変更すると、起動遅
延用の時定数ｒ７ｃ１も変更しなければならないことが
ある。

【００３６】しかしながら、時定数ｒ７ｃ１を変更する
には、電源電圧Ｖａの変動や抵抗Ｒ１、Ｒ７の抵抗値ｒ
１，ｒ７、コンデンサＣ０，Ｃ１の容量値ｃ０，ｃ１の
ばらつきを考慮しなければならないため、容易なことで
はない。

【００３７】そこで、この考案は、突入電流防止用の時
定数の変更時、面倒な回路定数の設定作業を行わなくて
もよい起動回路を提供することを目的とする。

【００３８】

【課題を解決するための手段】上記目的を達成するため
に、この考案は、電流制限抵抗の両端が抵抗短絡手段に
より短絡されると、これに連動して、起動対象を起動す
るような起動遅延手段を設けるようにしたものである。

【００３９】

【作用】上記構成においては、入力コンデンサの充電電
圧が所定電圧に達すると、抵抗短絡手段により電流制限
抵抗の両端が短絡される。そして、これに連動して、起
動遅延手段により起動対象が起動される。

【００４０】このような構成によれば、起動遅延用の時
定数を用いなくても、上述した条件１を満たすことがで
きる。これにより、突入電流防止用の時定数の変更時、
面倒な回路定数の設定作業を省略することができる。

【００４１】

【実施例】以下、図面を参照しながら、この考案の実施
例を詳細に説明する。

【００４２】図１は、この考案の一実施例の構成を示す
回路図である。なお、図１において、図２と同一部に
は、同一符号を付して詳細な説明を省略する。

【００４３】図１の起動回路１０においては、起動遅延
部１２の構成が図２の起動回路と異なり、突入電流防止
部１１の構成は同じである。

【００４４】すなわち、図２の起動遅延部１２は、突入
電流防止部１１とは独立に動作するものであったのに対
し、図１の起動遅延部１２は、突入電流防止部１１で電
流制限抵抗Ｒ１の両端が短絡されると、この短絡動作に
連動して、オン・オフ時間比制御回路２０を起動するよ
うになっている。

【００４５】ここで、各部の具体的な接続構成を説明す
ると次のようになる。

【００４６】起動用電源Ｖ０の正側端子は、基準電位端
子ＧＮＤに接続されるととともに、入力コンデンサＣ０
の一端に接続されている。この入力コンデンサＣ０の他
端は、電流制限抵抗Ｒ１を介して、起動用電源Ｖ０の負
側端子に接続されている。

【００４７】電流制限抵抗Ｒ１には、ＦＥＴＱ０のドレ
イン・ソース間電流路が並列に接続されている。このＦ
ＥＴＱ０のゲートは、バイアス電圧発生用ツェナーダイ
オードＤ０のカソードに接続されている。

【００４８】このツェナーダイオードＤ０のカソード
は、さらに、抵抗Ｒ０を介して起動用電源Ｖ０の正側端
子に接続されるとともに、バイアス電圧制御用のトラン
ジスタＱ１のコレクタに接続されている。また、アノー
ドは、さらに、起動用電源Ｖ０の負側端子に接続される
とともに、トランジスタＱ１のエミッタに接続されてい
る。

【００４９】このトランジスタＱ１のコレクタは、さら
に、起動遅延部１２のトランジスタＱ２のベースに接続
され、ベースは、抵抗Ｒ２を介して、入力コンデンサＣ
０と抵抗Ｒ１の接続点に接続されている。

【００５０】起動遅延部１２のトランジスタＱ２のコレ
クタは、抵抗Ｒ３を介して起動用電源Ｖ０の正側端子に
接続され、エミッタはダイオードＤ１を順方向に介し
て、オン・オフ時間比制御回路２０の正側電源端子に接
続されている。この制御回路２０の負側電源端子は、入
力コンデンサＣ０と抵抗Ｒ１との接続点に接続されてい
る。

【００５１】上記構成において、図４を参照しながら、
動作を説明する。なお、図４は、図３の各部の信号波形
を示す波形図である。

【００５２】起動用電源Ｖ０がオン状態に設定される
と、この電源Ｖ０から電源電圧Ｖａが出力される（図４
（ａ）参照）。これにより、起動用電源Ｖ０から入力コ
ンデンサＣ０に電流Ｉが流れる。

【００５３】このとき、トランジスタＱ１がオン状態に
設定されるため、ツェナーダイオードＤ０の両端電圧Ｖ
ｃが零に設定される（図４（ｂ）参照）。これにより、
ＦＥＴＱ０がオフ状態に設定される。その結果、電流Ｉ
が抵抗Ｒ１により制限される。

【００５４】この後、入力コンデンサＣ０は、電流Ｉに
より充電される。これにより、このコンデンサＣ０の両
端電圧は、時定数ｒ１ｃ０に従って徐々に増加する。こ
れに対し、抵抗Ｒ１の両端電圧Ｖｂは、この時定数ｒ１
ｃ０に従って徐々に減少する（図４（ｂ）参照）。

【００５５】抵抗Ｒ１の両端電圧が、トランジスタＱ１
のベース飽和電圧Ｖ_ＢＥ（ｓａｔ）以下になると、この
トランジスタＱ１がオフ状態に設定される。これによ
り、ツェナーダイオードＤ０の両端にツェナー電圧が発
生する（図４（ｃ）参照）。

【００５６】ツェナーダイオードＤ０の両端にツェナー
電圧が発生することにより、ＦＥＴＱ０がオン状態に設
定される。これにより、抵抗Ｒ１の両端が短絡され、こ
の抵抗Ｒ１による電流Ｉの制限が解除される。

【００５７】以上が、突入電流防止部１１の突入電流防
止動作である。次に、起動遅延部１２の起動遅延動作を
説明する。

【００５８】トランジスタＱ１がオン状態のときは、ト
ランジスタＱ２のベース電位はロウレベルに設定され
る。これにより、この場合は、トランジスタＱ２がオフ
状態に設定され、オン・オフ時間比制御回路２０に対す
る電源電圧Ｖｉの供給が阻止される（図４（ｄ）参
照）。

【００５９】これに対し、トランジスタＱ１がオフ状態
に設定されると、トランジスタＱ２のベース電位がハイ
レベルに設定される。これにより、このトランジスタＱ
２がオン状態に設定され、起動用電源Ｖ０からオン・オ
フ時間比制御回路２０に電源電圧Ｖｉが供給される（図
４（ｄ）参照）。その結果、この制御回路２０の動作が
開始される（図４（ｅ）参照）。

【００６０】以上詳述したこの実施例によれば、次のよ
うな効果がある。

【００６１】（１）まず、この実施例によれば、電流制
限抵抗Ｒ１の短絡動作に連動して、オン・オフ時間比制
御回路２０を起動するようにしたので、起動遅延用の時
定数が不要となる。これにより、突入電流防止用の時定
数ｒ１ｃ０を変更しても、面倒な部品定数の設定作業を
行う必要がない。

【００６２】（２）また、この実施例によれば、オン・
オフ時間比制御回路２０に対する電源電圧の供給を制御
することにより、この制御回路２０のオン、オフを制御
するようにしたので、起動遅延部１２の部品点数を削減
することができる。これにより、起動回路の製造経費の
低減およびパターン設計時間の短縮等を図ることができ
る。

【００６３】以上、この考案の一実施例を詳細に説明し
たが、この考案は、上述したような実施例に限定される
ものではない。

【００６４】（１）たとえば、先の実施例では、オン・
オフ時間比制御回路２０に対する電源電圧の供給を制御
することにより、この制御回路のオン、オフを制御する
構成を説明した。しかし、この考案は、従来と同様に、
オン・オフ時間比制御回路２０に制御端子を設け、制御
信号によって、この制御回路２０のオン、オフを制御す
るようにしてもよい。

【００６５】（２）また、先の実施例では、この考案
を、オン・オフ時間比制御回路２０を起動するための起
動回路に適用する場合を説明した。しかし、この考案
は、このような起動回路に限らず、電源電圧の変動を抑
えるような入力コンデンサを必要とする起動回路一般に
適用することができる。この場合、電源電圧の変動原因
が起動対象側にあるのか、起動用電源側にあるのかは問
わない。

【００６６】（３）このほかにも、この考案は、その要
旨を逸脱しない範囲で、種々様々変形実施可能なことは
勿論である。

【００６７】

【考案の効果】以上詳述したようにこの考案によれば、
突入電流防止用の時定数の変更時、面倒な回路定数の設
定作業を無くすことが可能な起動回路を提供することが
できる。

【図面の簡単な説明】

【図１】 この考案の一実施例の構成を示す回路図であ
る。

【図２】 従来の起動回路の構成を示す回路図である。

【図３】 従来の起動回路の動作を説明するための信号
波形図である。

【図４】 一実施例の動作を説明するための信号波形図
である。

【符号の説明】

１０…起動回路、２０…オン・オフ時間比制御回路、１
１…突入電流防止部、１２…起動遅延部、Ｖ０…起動用
電源、Ｒ０，Ｒ１，Ｒ２，Ｒ３…抵抗、Ｄ０…ツェナー
ダイオード、Ｄ１…ダイオード、Ｑ０…ＦＥＴ、Ｑ１，
Ｑ２…トランジスタ。

フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０２Ｍ 3/155 Ｈ０２Ｍ 3/155 Ｓ

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 起動用電源によって充電されるように、
   この電源に接続された入力コンデンサと、 この入力コンデンサの充電時、前記起動用電源からこの
   入力コンデンサに流れる電流を制限する電流制限抵抗
   と、 前記入力コンデンサの充電電圧が所定値に達すると、前
   記電流制限抵抗の両端を短絡する抵抗短絡手段と、 この抵抗短絡手段によって前記電流制限抵抗の両端が短
   絡されると、起動対象を起動する起動遅延手段とを具備
   したことを特徴とする起動回路。