JP2590931B2 - 信号補正回路 - Google Patents
信号補正回路Info
- Publication number
- JP2590931B2 JP2590931B2 JP23514287A JP23514287A JP2590931B2 JP 2590931 B2 JP2590931 B2 JP 2590931B2 JP 23514287 A JP23514287 A JP 23514287A JP 23514287 A JP23514287 A JP 23514287A JP 2590931 B2 JP2590931 B2 JP 2590931B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- memory
- data
- correction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は液晶テレビ、平板ディスプレイ等の絵素単位
で駆動する画像表示装置の映像信号の信号補正回路に関
するものである。
で駆動する画像表示装置の映像信号の信号補正回路に関
するものである。
従来の技術 従来、カラーテレビジョン画像表示用の表示素子とし
ては、ブラウン管が主として用いられているが、従来の
ブラウン管では画面の大きさに比して奥行きが非常に長
く、薄型のテレビジョン受像機を作成することは不可能
であった。そこで近年、平板状の表示素子として、EL表
示素子、プラズマ表示装置、液晶表示素子、また本出願
人が特開昭57−135590号公報に示した新しい画像表示装
置などが開示され、実用化されつつある。
ては、ブラウン管が主として用いられているが、従来の
ブラウン管では画面の大きさに比して奥行きが非常に長
く、薄型のテレビジョン受像機を作成することは不可能
であった。そこで近年、平板状の表示素子として、EL表
示素子、プラズマ表示装置、液晶表示素子、また本出願
人が特開昭57−135590号公報に示した新しい画像表示装
置などが開示され、実用化されつつある。
これら絵素単位で駆動する画像表示装置は、ブラウン
管と異なり駆動電圧に対する輝度特性が線形であり、映
像信号をそのまま駆動電圧として使うと明るい画像（強
い信号）がつぶれてしまうという問題がある。
管と異なり駆動電圧に対する輝度特性が線形であり、映
像信号をそのまま駆動電圧として使うと明るい画像（強
い信号）がつぶれてしまうという問題がある。
以下、図面を参照しながら上述したような輝度特性の
違いを説明する。
違いを説明する。
第10図は、ブラウン管と絵素単位で駆動する画像表示
装置の輝度特性と階調（見た目の明るさ）を比較して示
したグラフであり、第10図においてａはブラウン管の駆
動電圧に対する輝度特性、ｂは絵素単位で駆動する画像
表示装置の駆動電圧に対する輝度特性、ｃは輝度に対す
る階調、ｄはブラウン管の駆動電圧に対する階調、ｅは
絵素単位で駆動する画像表示装置の駆動電圧に対する階
調、ｆは映像信号に対する駆動電圧を示す。
装置の輝度特性と階調（見た目の明るさ）を比較して示
したグラフであり、第10図においてａはブラウン管の駆
動電圧に対する輝度特性、ｂは絵素単位で駆動する画像
表示装置の駆動電圧に対する輝度特性、ｃは輝度に対す
る階調、ｄはブラウン管の駆動電圧に対する階調、ｅは
絵素単位で駆動する画像表示装置の駆動電圧に対する階
調、ｆは映像信号に対する駆動電圧を示す。
人間の目の特徴として、暗い物に対しては微少な輝度
差でもはっきりと識別できるが、明るい物に対しては識
別できなくなる。これをグラフに示したものが第10図ｃ
であり、ブラウン管のもつ輝度特性ａと合わせて、結果
としてｄのように駆動電圧と階調がほぼ線形になる。こ
れに対して、絵素単位で駆動する画像表示装置の場合、
ｂのような線形の輝度特性をもつため、ｅのように駆動
電圧に対する階調が対数曲線になってしまう。そこで、
前もって、入力される映像信号に対してｆのような指数
特性をもつように補正を行ない駆動電圧とすれば、結果
として、階調はｄのように線形となる。
差でもはっきりと識別できるが、明るい物に対しては識
別できなくなる。これをグラフに示したものが第10図ｃ
であり、ブラウン管のもつ輝度特性ａと合わせて、結果
としてｄのように駆動電圧と階調がほぼ線形になる。こ
れに対して、絵素単位で駆動する画像表示装置の場合、
ｂのような線形の輝度特性をもつため、ｅのように駆動
電圧に対する階調が対数曲線になってしまう。そこで、
前もって、入力される映像信号に対してｆのような指数
特性をもつように補正を行ない駆動電圧とすれば、結果
として、階調はｄのように線形となる。
第９図は、上記補正を行なうための従来の信号補正回
路の一例である。第９図においてR11〜R18は抵抗器、C1
1はコンデンサ、TR1〜TR3はトランジスタ、D1〜D3はダ
イオード、31,32,33はそれぞれ入力映像信号、トランジ
スタTR1のコレクタ出力、最終的な出力映像信号の波形
を示す。
路の一例である。第９図においてR11〜R18は抵抗器、C1
1はコンデンサ、TR1〜TR3はトランジスタ、D1〜D3はダ
イオード、31,32,33はそれぞれ入力映像信号、トランジ
スタTR1のコレクタ出力、最終的な出力映像信号の波形
を示す。
いま、入力端子INに図のような映像信号（RGB信号）3
1を入力すると、高い電圧の部分でダイオードD1〜D3の
作用により、トランジスタTR1に電流が多く流れるの
で、結果としてトランジスタTR1のコレクタ出力は32の
ような補正を受けた波形となり、トランジスタTR3で反
転することによって結局、出力端子OUTには33のような
補正映像信号が得られる。
1を入力すると、高い電圧の部分でダイオードD1〜D3の
作用により、トランジスタTR1に電流が多く流れるの
で、結果としてトランジスタTR1のコレクタ出力は32の
ような補正を受けた波形となり、トランジスタTR3で反
転することによって結局、出力端子OUTには33のような
補正映像信号が得られる。
この補正映像信号をアナログ−デジタル変換（A/D変
換）することによって、絵素単位で駆動する表示装置の
駆動信号が得られる。
換）することによって、絵素単位で駆動する表示装置の
駆動信号が得られる。
しかし、上述のような従来の信号補正回路では、単純
な指数曲線補正しかできず、もっと複雑な特性を示すよ
うな補正を行なえる回路として、本出願人は特願昭62−
31631号において、数ビットにデジタル化された映像信
号を所望の一意対応した補正データに置き換えるメモリ
と、このメモリより出力された補正データのタイミング
を合わせるフリップフロップを備えた信号補正回路を提
案した。
な指数曲線補正しかできず、もっと複雑な特性を示すよ
うな補正を行なえる回路として、本出願人は特願昭62−
31631号において、数ビットにデジタル化された映像信
号を所望の一意対応した補正データに置き換えるメモリ
と、このメモリより出力された補正データのタイミング
を合わせるフリップフロップを備えた信号補正回路を提
案した。
これは、A/D変換器にかけられたデジタル映像信号を
メモリのアドレスとして、そのアドレスに一意対応した
データを補正されたデジタル映像信号として出力し、次
にその出力されたデータをフリップフロップに入力して
タイミングを合わせることによって、映像信号に所望の
補正をかけるというものである。
メモリのアドレスとして、そのアドレスに一意対応した
データを補正されたデジタル映像信号として出力し、次
にその出力されたデータをフリップフロップに入力して
タイミングを合わせることによって、映像信号に所望の
補正をかけるというものである。
発明が解決しようとする問題点 しかしながら上記のような構成では、平均輝度レベル
（APL）が高い場合でも低い場合でも補正データは固定
なため、全体的に明るい場面（APLの高い場面）に階調
性をもたせようとすると、全体的に暗い場面の場合、画
面が暗くしずんでしまう。逆に、全体的に暗い場面をく
っきりと表示しようとすると、全体的に明るい場面が明
るく浮いたようになってしまう。特に階調性の低い画像
表示用表示素子をもちいる場合、このことが顕著に感じ
られる。
（APL）が高い場合でも低い場合でも補正データは固定
なため、全体的に明るい場面（APLの高い場面）に階調
性をもたせようとすると、全体的に暗い場面の場合、画
面が暗くしずんでしまう。逆に、全体的に暗い場面をく
っきりと表示しようとすると、全体的に明るい場面が明
るく浮いたようになってしまう。特に階調性の低い画像
表示用表示素子をもちいる場合、このことが顕著に感じ
られる。
本発明は上記問題点に鑑み、APL信号の大きさによっ
て補正データを切り換えることのできる信号補正回路を
提供するものである。
て補正データを切り換えることのできる信号補正回路を
提供するものである。
問題点を解決するための手段 上記問題点を解決するために本発明の信号補正回路
は、数ビットにデジタル化した映像信号を対数変換する
データを備えたメモリと、上記対数変換された信号とデ
ジタル化したAPL信号を乗算するデジタル乗算器と、上
記デジタル乗算器の出力した信号を指数変換するデータ
を備えたメモリとを備え、かつ各信号のタイミングを合
わせるフリップフロップをそれぞれの回路の間に設けた
ものである。
は、数ビットにデジタル化した映像信号を対数変換する
データを備えたメモリと、上記対数変換された信号とデ
ジタル化したAPL信号を乗算するデジタル乗算器と、上
記デジタル乗算器の出力した信号を指数変換するデータ
を備えたメモリとを備え、かつ各信号のタイミングを合
わせるフリップフロップをそれぞれの回路の間に設けた
ものである。
作用 本発明は上記した構成によって、APLの値によってデ
ータの補正のかけ方を変えることができる。この理由を
以下で簡単に説明する。
ータの補正のかけ方を変えることができる。この理由を
以下で簡単に説明する。
第７図の３本の実線は、３本の線の交点の座標を（1,
1）とすれば、一般式として下のような式で表わされ
る。
1）とすれば、一般式として下のような式で表わされ
る。
ｙ＝ｘγ（ｘ＞0,y＞0,γ＞０） ……（１） 上記３本の実線は のときのｙ＝ｘγのグラフである。
この（１）式は以下のように変換できる。
log y＝log xγ log y＝γ・log x ∴ ｙ＝ｅγ・log x ……（２） （２）式は、ｘの対数をγ倍し、指数変換するとｙに
なることを示しているので、これをブロック図に表わす
と第８図のようになる。
なることを示しているので、これをブロック図に表わす
と第８図のようになる。
逆に言いかえれば、第８図のブロック図を実際に回路
すれば、γの値、すなわちAPLによって補正のかけ方を
第７図のように変化させることができる。本発明では、
対数変換器、指数変換器としてそれぞれ対数，指数変換
データの入ったメモリをもちいている。
すれば、γの値、すなわちAPLによって補正のかけ方を
第７図のように変化させることができる。本発明では、
対数変換器、指数変換器としてそれぞれ対数，指数変換
データの入ったメモリをもちいている。
実施例 以下本発明の一実施例の信号補正回路について、図面
を参照しながら説明する。
を参照しながら説明する。
第１図は本発明の第１の実施例における信号補正回路
のブロック図を示すものである。図において１は映像信
号入力端子、２はクロック入力端子、３は補正されたデ
ジタル信号出力端子、４はAPL（平均輝度レベル）信号
であり、映像信号を抵抗R0,コンデンサC0によって積分
することにより得ている。
のブロック図を示すものである。図において１は映像信
号入力端子、２はクロック入力端子、３は補正されたデ
ジタル信号出力端子、４はAPL（平均輝度レベル）信号
であり、映像信号を抵抗R0,コンデンサC0によって積分
することにより得ている。
さて、（１）式を数ビットにデジタル化された信号を
とり扱う場合について考えてみる。いま、入力される信
号をｎビットとすれば、その最大値Xmaxは Xmax＝2n−１ ……（０） となる。よって、（１）式は次のように書き直すことが
できる。
とり扱う場合について考えてみる。いま、入力される信
号をｎビットとすれば、その最大値Xmaxは Xmax＝2n−１ ……（０） となる。よって、（１）式は次のように書き直すことが
できる。
ただし、Ymaxは出力信号の最大値で、ふつうYmax＝X
maxとする。
maxとする。
この（３）式を変換していくと、以下のようになる。
式（４）を実際に回路構成したのが第１図である。映
像信号入力端子１より入力された映像信号は、A/D変換
器５によってA/D変換され、デジタル映像信号ａとな
る。デジタル映像信号ａはメモリ６に入っている指数変
換データによって第５図のような補正をうける。第５図
において、入出力データはそれぞれ４ビットで正規化さ
れて黒丸で示されている。上記メモリ６において指数変
換された信号ｂは、映像信号を抵抗R0とコンデンサC0で
積分して得られたAPL信号４をA/D変換器７でA/D変換し
た信号ｃと、フリップフロップ8,9でタイミングをあわ
せた後、デジタル乗算器10により乗算される。さらにこ
の信号は、メモリ11に入っている対数変換データによっ
て第６図のような補正をうける。第６図において、入力
データが23以上で、出力データがつぶれているが、これ
は、後ほど示す実際の信号補正回路（第３図）では、入
力が23以下であるためである。
像信号入力端子１より入力された映像信号は、A/D変換
器５によってA/D変換され、デジタル映像信号ａとな
る。デジタル映像信号ａはメモリ６に入っている指数変
換データによって第５図のような補正をうける。第５図
において、入出力データはそれぞれ４ビットで正規化さ
れて黒丸で示されている。上記メモリ６において指数変
換された信号ｂは、映像信号を抵抗R0とコンデンサC0で
積分して得られたAPL信号４をA/D変換器７でA/D変換し
た信号ｃと、フリップフロップ8,9でタイミングをあわ
せた後、デジタル乗算器10により乗算される。さらにこ
の信号は、メモリ11に入っている対数変換データによっ
て第６図のような補正をうける。第６図において、入力
データが23以上で、出力データがつぶれているが、これ
は、後ほど示す実際の信号補正回路（第３図）では、入
力が23以下であるためである。
ここまでで、（４）式のｅγlog Xまでが求められた
ことになる。最後に、APL信号４をA/D変換した信号ｃ
（γ）をメモリ12によってXmax （１−γ）の値（この例
では15１−γ）に変換して、さらにデジタル乗算器15に
よって、上記対数変換した信号ｄと乗算し、最終的に補
正したデジタル信号ｆを得る。
ことになる。最後に、APL信号４をA/D変換した信号ｃ
（γ）をメモリ12によってXmax （１−γ）の値（この例
では15１−γ）に変換して、さらにデジタル乗算器15に
よって、上記対数変換した信号ｄと乗算し、最終的に補
正したデジタル信号ｆを得る。
以上のように本実施例によれば、３つのメモリ6,11,1
2に、指数変換，対数変換，関数Xmax （１−γ）変換の
それぞれの固定データを入れておきさえすれば、A/D変
換器の分解能およびデジタル乗算器の分解能に最大限依
存する細かな補正が最小限のメモリ容量によって実現で
きる。
2に、指数変換，対数変換，関数Xmax （１−γ）変換の
それぞれの固定データを入れておきさえすれば、A/D変
換器の分解能およびデジタル乗算器の分解能に最大限依
存する細かな補正が最小限のメモリ容量によって実現で
きる。
なお、図中13,14,16もタイミングを合わせるためのフ
リップフロップである。
リップフロップである。
以下本発明の第２の実施例について図面を参照しなが
ら説明する。
ら説明する。
第２図は本発明の第２の実施例における信号補正回路
のブロック図を示すものである。同図において、第１図
と異なる点はメモリ12とデジタル乗算器15のかわりに、
ビットシフト回路18が入っている点である。第１図と第
２図は（４）式のｅγlog Xを求めるまでは同じであ
る。その後で、第１の実施例では、対数変換した信号ｄ
とXmax （１−γ）とをかけて、最終的に補正したデジタ
ル信号ｆをえていたが、第２の実施例では、ビットシフ
ト回路18によって同等の効果をえている。いま、式
（０）より、Xmax＝2n−１であるが、ｎが大きいときX
max≒2nとなる。よって、 Xmax （１−γ）＝２ｎ（１−γ） ……（５） ここで、ｎ（１−γ）が整数であれば、 Xmax （１−γ）＝2m（ｍ＝ｎ（１−γ）,mは整数） と書き表わすことができ、これをデジタル乗算器２で対
数変換した信号ｄとかけあわせるということは、ｍビッ
トだけ左にシフトすることと同じである。
のブロック図を示すものである。同図において、第１図
と異なる点はメモリ12とデジタル乗算器15のかわりに、
ビットシフト回路18が入っている点である。第１図と第
２図は（４）式のｅγlog Xを求めるまでは同じであ
る。その後で、第１の実施例では、対数変換した信号ｄ
とXmax （１−γ）とをかけて、最終的に補正したデジタ
ル信号ｆをえていたが、第２の実施例では、ビットシフ
ト回路18によって同等の効果をえている。いま、式
（０）より、Xmax＝2n−１であるが、ｎが大きいときX
max≒2nとなる。よって、 Xmax （１−γ）＝２ｎ（１−γ） ……（５） ここで、ｎ（１−γ）が整数であれば、 Xmax （１−γ）＝2m（ｍ＝ｎ（１−γ）,mは整数） と書き表わすことができ、これをデジタル乗算器２で対
数変換した信号ｄとかけあわせるということは、ｍビッ
トだけ左にシフトすることと同じである。
よって、デジタル乗算器15のかわりにビットシフト回
路18をもちいることができる。
路18をもちいることができる。
いま、式（５）において、ｎ＝4, とすれば、 Xmax （１−γ）＝22,24,26 となるので、γの値によって、左右に２ビットづつビッ
トシフトすればよいことがわかる。
トシフトすればよいことがわかる。
第３図は本発明の第２の実施例における信号補正回路
の具体回路図である。上記回路図の構成は、第２図のブ
ロック図と同じであるため、詳細ははぶくが、ビットシ
フト回路としてデータセレクタ−74ALS153を使って、６
ビットの映像信号に対して、そのAPLにより、 の補正がかかるようになっている。この回路図と同じ構
成で、４ビットの映像信号に補正をかけたときの全シス
テムの入出力の関係を第４図に、メモリ６（IC3）、お
よびメモリ11（IC7）の対数変換，指数変換のデータの
入出力関係をそれぞれ第５図，第６図に示す。
の具体回路図である。上記回路図の構成は、第２図のブ
ロック図と同じであるため、詳細ははぶくが、ビットシ
フト回路としてデータセレクタ−74ALS153を使って、６
ビットの映像信号に対して、そのAPLにより、 の補正がかかるようになっている。この回路図と同じ構
成で、４ビットの映像信号に補正をかけたときの全シス
テムの入出力の関係を第４図に、メモリ６（IC3）、お
よびメモリ11（IC7）の対数変換，指数変換のデータの
入出力関係をそれぞれ第５図，第６図に示す。
４ビット動作のため、データがかなり飛び飛びの値を
とっているが、その動作は確かめられる。
とっているが、その動作は確かめられる。
以上のように、デジタル乗算器15のかわりにビットシ
フト回路18としてデータセレクターをもちいることによ
り、γ定数の値に制約はうけるが、デジタル乗算器15と
メモリ12をはずすことができ、第１の実施例よりは、単
純な構成とすることができる。
フト回路18としてデータセレクターをもちいることによ
り、γ定数の値に制約はうけるが、デジタル乗算器15と
メモリ12をはずすことができ、第１の実施例よりは、単
純な構成とすることができる。
なお、第１の実施例において、指数変換された映像信
号ｂと、APL信号をデジタル変換した信号ｃとをかけ合
わせるのに、デジタル乗算器10をもちいたが、これは加
算器によっておきかえてもよい。
号ｂと、APL信号をデジタル変換した信号ｃとをかけ合
わせるのに、デジタル乗算器10をもちいたが、これは加
算器によっておきかえてもよい。
発明の効果 以上のように本発明は、数ビットにデジタル化した映
像信号を対数変換するデータを備えたメモリと、上記対
数変換された信号とデジタル化したAPL（平均輝度レベ
ル）信号を乗算するデジタル乗算器と、上記デジタル乗
算器の出力した信号を指数変換するデータを備えたメモ
リとを備え、各信号のタイミングを合わせるフリップフ
ロップをそれぞれの回路の間に備えることにより、APL
の値によってかけ方が変化する補正を映像信号に思いど
おりにかけることができ、絵素単位で駆動する画像表示
装置の画質を最大限に良くすることができる。
像信号を対数変換するデータを備えたメモリと、上記対
数変換された信号とデジタル化したAPL（平均輝度レベ
ル）信号を乗算するデジタル乗算器と、上記デジタル乗
算器の出力した信号を指数変換するデータを備えたメモ
リとを備え、各信号のタイミングを合わせるフリップフ
ロップをそれぞれの回路の間に備えることにより、APL
の値によってかけ方が変化する補正を映像信号に思いど
おりにかけることができ、絵素単位で駆動する画像表示
装置の画質を最大限に良くすることができる。
第１図は本発明の第１の実施例における信号補正回路の
ブロック図、第２図は本発明の第２の実施例における信
号補正回路をブロック図、第３図は本発明の第２の実施
例における信号補正回路の具体回路図、第４図は第２の
実施例における信号補正回路の入出力関係を示した特性
図、第５図はメモリ１（対数変換）のデータの入出力関
係を示した特性図、第６図はメモリ２（指数変換）のデ
ータの入出力関係を示した特性図、第７図はｙ＝ｘγの
特性を示す特性図、第８図は本発明の信号補正回路の基
本原理を示したブロック図、第９図は従来例の信号補正
回路の回路図、第10図はブラウン管と絵素単位で駆動す
る画像表示装置の輝度特性と階調を比較して示した特性
図である。 5,7……A/D変換器、6,12,13……メモリ、10,15……デジ
タル乗算器、8,9,13,14,16……フリップフロップ、18…
…ビットシフト回路。
ブロック図、第２図は本発明の第２の実施例における信
号補正回路をブロック図、第３図は本発明の第２の実施
例における信号補正回路の具体回路図、第４図は第２の
実施例における信号補正回路の入出力関係を示した特性
図、第５図はメモリ１（対数変換）のデータの入出力関
係を示した特性図、第６図はメモリ２（指数変換）のデ
ータの入出力関係を示した特性図、第７図はｙ＝ｘγの
特性を示す特性図、第８図は本発明の信号補正回路の基
本原理を示したブロック図、第９図は従来例の信号補正
回路の回路図、第10図はブラウン管と絵素単位で駆動す
る画像表示装置の輝度特性と階調を比較して示した特性
図である。 5,7……A/D変換器、6,12,13……メモリ、10,15……デジ
タル乗算器、8,9,13,14,16……フリップフロップ、18…
…ビットシフト回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−107674（ＪＰ，Ａ) 特開 昭49−126214（ＪＰ，Ａ) 特開 昭56−64570（ＪＰ，Ａ) 特開 昭61−258567（ＪＰ，Ａ)
Claims (1)
- 【請求項１】映像信号とこれを積分することにより求め
られる平均輝度レベル信号とをそれぞれデジタル化する
A/D変換器と、上記デジタル化された映像信号を対数変
換するデータを備えた第１のメモリと、上記対数変換さ
れた信号と上記デジタル化された平均輝度レベル信号を
乗算するデジタル乗算器と、上記デジタル乗算器から出
力された信号を指数変換するデータを備えた第２のメモ
リと、上記指数変換された信号を上記平均輝度レベル信
号の関数と乗算するための乗算器とを備え、各信号のタ
イミングを合わせるフリップフロップをそれぞれの回路
の間に備えたことを特徴とする信号補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23514287A JP2590931B2 (ja) | 1987-09-18 | 1987-09-18 | 信号補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23514287A JP2590931B2 (ja) | 1987-09-18 | 1987-09-18 | 信号補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6478077A JPS6478077A (en) | 1989-03-23 |
| JP2590931B2 true JP2590931B2 (ja) | 1997-03-19 |
Family
ID=16981675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23514287A Expired - Lifetime JP2590931B2 (ja) | 1987-09-18 | 1987-09-18 | 信号補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2590931B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7170477B2 (en) | 2000-04-13 | 2007-01-30 | Sharp Kabushiki Kaisha | Image reproducing method, image display apparatus and picture signal compensation device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0374969A (ja) * | 1989-08-16 | 1991-03-29 | Hitachi Ltd | ディスプレイ装置 |
| JPH0429473A (ja) * | 1990-05-23 | 1992-01-31 | Fujitsu General Ltd | 映像信号の自動コントラスト調整回路 |
| JPH0447766A (ja) * | 1990-06-14 | 1992-02-17 | Matsushita Electric Ind Co Ltd | 映像信号の利得制御装置 |
| US5196924A (en) * | 1991-07-22 | 1993-03-23 | International Business Machines, Corporation | Look-up table based gamma and inverse gamma correction for high-resolution frame buffers |
-
1987
- 1987-09-18 JP JP23514287A patent/JP2590931B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7170477B2 (en) | 2000-04-13 | 2007-01-30 | Sharp Kabushiki Kaisha | Image reproducing method, image display apparatus and picture signal compensation device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6478077A (en) | 1989-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3354741B2 (ja) | 中間調表示方法及び中間調表示装置 | |
| US7924251B2 (en) | Image processing method, display device and driving method thereof | |
| EP0525527B1 (en) | Look-up table based gamma and inverse gamma correction for high-resolution frame buffers | |
| EP1269457B1 (en) | Method for processing video data for a display device | |
| US20010033260A1 (en) | Liquid crystal display device for displaying video data | |
| JP2001343957A (ja) | 液晶表示装置 | |
| EP1881476A2 (en) | Driving device of plasma display panel and method of driving the same | |
| KR20030073390A (ko) | 동적 휘도비를 향상시키기 위한 액정 표시 장치 및 이장치를 위한 감마 전압 생성 방법 | |
| US8655065B2 (en) | Image processing device using adding module for adding error diffusion value or error diffusion seed | |
| US7379624B2 (en) | Image processing method and apparatus | |
| JP2590931B2 (ja) | 信号補正回路 | |
| US7742190B2 (en) | Image processing method and apparatus | |
| JP2000338922A (ja) | 映像処理装置 | |
| JP3562707B2 (ja) | 画像表示装置 | |
| EP0532295A2 (en) | Gray scale correction circuit | |
| JPH06350943A (ja) | 画像処理回路 | |
| EP0838800A1 (en) | Nonlinear gray scale method and apparatus | |
| JP2003177697A (ja) | 映像表示装置 | |
| JPH07162715A (ja) | デジタルガンマ補正方法 | |
| JP2000194325A (ja) | 液晶表示装置及びその信号処理方法 | |
| JPH09322101A (ja) | 投写形ディスプレイ | |
| US20050105114A1 (en) | Image processing method and apparatus | |
| JP3867386B2 (ja) | 映像表示装置 | |
| JP4457548B2 (ja) | 画像表示装置、その制御方法及び制御プログラム | |
| JP2001117528A (ja) | 画像表示装置 |