JP2566758B2 - Ｉｃテスタにおけるテスト用信号発生回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ICの各端子にテスト用信号を印加してICの
動作を試験する際に用いられるICテスタにおけるテスト
用信号発生回路に関する。

（従来の技術） 従来からICの製造における所定の段階において、ICの
各端子にテスト用信号を印加し、出力反応が正常である
か否かを検出する動作試験が実施されている。

この動作試験の際に用いられるICテスタにおけるテス
ト用信号発生回路の構成を第２図に示す。

同図においてQ₁、Q₂およびQ₅、Q₆はドライブトランジ
スタ、Q₃、Q₄およびQ₇、Q₈はスイッチングトランジス
タ、D₁、D₂はそれぞれ４つのダイオードが結線されてな
るダイオードクランプ回路、U₁〜U₃は各信号発生用のラ
インレシーバである。

そしてラインレシーバU₁に印加されるDRVINPは、試験
するべきIC（以下、DUTと称する）の端子に印加するべ
きテスト用信号の幅および周期を指定する信号、DVHは
テスト用信号の最大波高値（Ｈレベルの電圧）を設定す
る信号、DVLはテスト用信号の最小波高値（Ｌレベル）
を設定する信号である。

さらにDRVENAは、各ドライブトランジスタをON/OFFす
ることにより、スイッチングトランジスタのイネーブル
／ディセーブル切換を行なう信号である。

このDRVENA信号によりドライブトランジスタQ₁、Q₂お
よびQ₅、Q₆のエミッタ電圧がカットオフされると、後続
するスイッチングトランジスタQ₃、Q₄およびQ₇、Q₈に電
流が流れなくなる。

第３図は第２図の回路におけるテスト用信号の波形を
示す図である。

同図においてDVHは最大波高値、DVLは最小波高値を示
し、DRVENAはスイッチングトランジスタがイネーブル状
態にされる期間を示す。

第２図の回路では信号DVH、DVLによりテスト用信号の
最大波高値DVHおよび最小波高値DVLを加減することがで
きる。

ところでスイッチングトランジスタQ₃、Q₄およびQ₇、
Q₈におけるコレクタ損失は、テスト用信号の波高値と電
源±Vccの差によって、大きく変化する。

第２図においてダイオードクランプ回路D₁を流れる電
流は、 ＋Vcc→トランジスタQ₃→DVHのライン という経路（電流I₁）と、 DVHのライン→トランジスタQ₈→−Vcc という経路（電流I₂）との２つがあるが、これら電流
は、値が等しいことが理想である。

同様にダイオードクランプ回路D₂を流れる電流は、 ＋Vcc→トランジスタQ₄→DVLのライン という経路（電流I₃）と、 DVLのライン→トランジスタQ₇→−Vcc という経路（電流I₄）との２つがあるが、これら電流
も、符号が反対で値が等しいことが理想である。

したがってこの回路では、 I₁−I₂＝０、I₃−I₄＝０ となるように各素子の値が設定されている。

またスイッチングトランジスタQ₃、Q₄およびQ₇、Q
₈は、それぞれ抵抗R₁、R₂により決定される定電流スイ
ッチとして動作しており、各トランジスタの最大損失Ｐ
（Ｑ）は、信号DRVINPによりテスト用信号のパルス幅が
０に指示されている時には、 Ｐ（Q₄）≒［（＋Vcc−I₃R₁）−DVL］×I₃ ……（１） Ｐ（Q₇）≒［（−Vcc＋I₄R₂）＋DVL］×I₄ ……（２） スイッチング動作時の電力Ｐ（DRV）は、ダイオード
クランプ回路D₁における損失を０とすると、 Ｐ（DRV）＝Ｐ（Q₄）＋Ｐ（Q₇）＝I₃ ［（＋Vcc−I₃R₁）−DVL＋（−Vcc＋I₄R₂）＋DVL］ と表わすことができる。

そして上記（１）、（２）式から、最小波高値DVLが
電源電圧Vccに近づくにつれＰ（Q₄）は最小波高値DVLに
反比例して減少するが、この時Ｐ（Q₇）は最小波高値DV
Lに比例して増加することが分る。そしてこの回路で
は、前述したように、 I₃＝I₄ となるようにされているため、最小波高値DVLが変化し
ても、全体の電力損失に変化は生じない。そこで、最小
波高値DVL＝０とすると、 Ｐ（DRV）＝I₃［（＋Vcc−I₃R₁） ＋（−Vcc＋I₄R₂）］ ……（３） 同様にＰ（Q₃）、Ｐ（Q₈）における電力損失Ｐ（DR
V）′は、 Ｐ（DRV）′＝I₁［（＋Vcc−I₁R₁） ＋（−Vcc＋I₂R₂）］ ……（４） 上記（３）、（４）式により、電流I₁、I₃および抵抗
R₁、R₂による電圧降下は一定値となるため、電力を低減
するためには、±Vccを必要以上に大きくしないことが
効果的であることが分る。

しかしながら第２図からも分るように、従来のICテス
タにおけるテスト用信号発生回路では、スイッチングト
ランジスタのドライブ電圧が電源±Vccに固定にされて
いるので、テスト用信号の波高値を加減した場合、電源
Vccとの差に比例してスイッチングトランジスタの電力
損失が増加してしまう。

またスイッチングトランジスタに要求される耐電圧度
も増加し、特に高速でスイッチング動作を行なう場合に
は、部品の選定にも相当の制限が加わることになる。

さらにトランジスタのスイッチング動作は、内部キャ
リアの蓄積状態から制限を受けるため、可能な限りスイ
ッチング範囲を狭くする方が望ましい。

（発明が解決しようとする問題点） 本発明は上述したような事情によりなされたもので、
スイッチングトランジスタのスイッチング範囲が狭く、
電力損失が極力抑えられたICテスタにおけるテスト用信
号発生回路の提供を目的としている。

［発明の構成］ （問題点を解決するための手段） 本発明のICテスタにおけるテスト用信号発生回路は、
信号の最大波高値を指示する最大波高値指示信号（DV
H）に応じたICテスト用信号（Drive Out）を出力する
ための第１のクランプ回路（D₃）と、 信号の最小波高値を指示する最小波高値指示信号（DV
L）に応じたICテスト用信号（Drive Out）を出力する
ための第２のクランプ回路（D₄）と、 前記第１のクランプ回路（D₃）に接続され、信号の幅
およびタイミングを指示する指示信号（DRVINP）に応じ
て、前記第１のクランプ回路（D₃）を駆動する複数の最
大波高値用スイッチングトランジスタ（Q₁₁、Q₁₅）と、 前記第２のクランプ回路（D₄）に接続され、前記指示
信号（DRVINP）に応じて、前記第２のクランプ回路
（D₄）を駆動する複数の最小波高値用スイッチングトラ
ンジスタ（Q₁₂、Q₁₆）と、 前記最大波高値指示信号（DVH）にスイッチングトラ
ンジスタの動作に必要な所定電圧（VS）を加算した第１
の電圧（DVH＋VS）を生成する第１の電圧制御手段
（U₄）と、 前記最大波高値指示信号（DVH）から前記所定電圧（V
S）を減算した第２の電圧（DVH−VS）を生成する第２の
電圧制御手段（U₁₀）と、 前記ICテスト用信号（Drive Out）として前記最大波
高値に応じた信号を出力する際に、前記最大波高値用ス
イッチングトランジスタ（Q₁₁、Q₁₅）に前記第１及び第
２の電圧（DVH＋VS,DVH−VS）によって生成されたドラ
イブ電圧を供給する回路と、 前記最小波高値指示信号（DVL）に前記所定電圧（V
S）を加算した第３の電圧（DVL＋VS）を生成する第３の
電圧制御手段（U₁₁）と、 前記最小波高値指示信号（DVL）から前記所定電圧（V
S）を減算した第４の電圧（DVL−VS）を生成する第４の
電圧制御手段（U₉）と、 前記ICテスト用信号（Drive Out）として前記最小波
高値に応じた信号を出力する際に、前記最小波高値用ス
イッチングトランジスタ（Q₁₂、Q₁₆）に、前記第３及び
第４の電圧（DVL＋VS,DVL−VS）によって生成されたド
ライブ電圧を供給する回路と を具備したことを特徴とするものである。

（作用） 本発明のICテスタにおけるテスト用信号発生回路で
は、スイッチング回路のドライブ信号の波高値が、ICテ
スト用信号の波高値に同期して加減されるので、スイッ
チング回路における電力損失が極めて少ない。

（実施例） 以下、本発明の実施例の詳細を図面に基づいて説明す
る。

第１図は本発明の一実施例の構成を示す回路図であ
る。

同図においてQ₉、Q₁₀およびQ₁₃、Q₁₄はドライブトラ
ンジスタ、Q₁₁、Q₁₂およびQ₁₅、Q₁₆はスイッチングトラ
ンジスタである。またD₃、D₄は４つのダイオードからな
るダイオードクランプ回路、U₅〜U₈は各信号発生用のラ
インレシーバ、U₉〜U₁₁は各電圧信号発生用のオペアン
プである。

そして本実施例回路では、分圧抵抗R₃、R₄より得たソ
ース電圧（＋VS）、分圧抵抗R₅、R₆より得たソース電圧
（−VS）、波高値指示信号DVHおよびDVLから、電圧DVH
＋VS、電圧DVH−VS、電圧DVL＋VS、電圧DVL−VSを作
り、各スイッチングトランジスタのドライブ電圧として
いる。

本実施例回路では、オペアンプU₄、U₁₀およびU₉、U₁₁
によりDVH±VSおよびDVL±VSが相互に加算される。

そして、ラインレシーバU₅、トランジスタQ₉、Q
₁₀（あるいはラインレシーバU₈、トランジスタQ₁₃、
Q₁₄）から構成される回路は、DRVINPのON/OFFサイクル
に同期して、スイッチングトランジスタQ₁₁、Q₁₂（ある
いはQ₁₅、Q₁₆）のドライブ電圧を切換える。すなわちDR
VINPがON（＋）の時は、オペアンプU₄から電圧DVH＋VS
がトランジスタQ₉に供給されその出力がトランジスタQ
₁₁のドライブ電圧となって電流I₅が流れ、この状態でDV
Hに対応したクランプが実行される。

またDVHのクランプ電圧は電流I₇となってトランジス
タQ₁₅を通り、トランジスタQ₁₃によりスイッチングされ
たDVH−VSへと流れる。

またDRVINPがOFF（−）の時は、オペアンプU₁₁からの
電圧DVL＋VS電圧がトランジスタQ₁₀に供給され、その出
力がトランジスタQ₁₂へ供給される。

そしてトランジスタQ₁₂のコレクタ電流I₆は、ダイオ
ードクランプ回路D₄を通り、ドライブアウト（Drive O
ut）に出力される。

ダイオードクランプ回路D₄のシンク電流I₈はトランジ
スタQ₁₆を通りトランジスタQ₁₄によりスイッチングさ
れ、オペアンプU₉において作られたDVL−VSに合流す
る。

そしてこの回路におけるスイッチングトランジスタQ
₁₁、Q₁₂およびQ₁₅、Q₁₆の電力損失を、それぞれＰ
（Q₁₁）、Ｐ（Q₁₂）およびＰ（Q₁₅）、Ｐ（Q₁₆）とすれ
ば、 Ｐ（Q₁₁）＝I₅［（DVH＋VS）−（I₅×R₇）−DVH］ ……
（５） Ｐ（Q₁₂）＝I₆［（DVL＋VS）−（I₆×R₇）−DVL］ ……
（６） Ｐ（Q₁₅）＝I₇［（DVH−I₇×R₈）−（DVH−VS）］ ……
（７） Ｐ（Q₁₆）＝I₈［（DVL−I₈×R₈）−（DVL−VS）］ ……
（８） 上記（５）〜（８）式により、各Ｉ（電流）×Ｒ（抵
抗）ドロップ電圧とソース電圧VSとの差を、1V（トラン
ジスタのコレクタ−エミッタ間電圧＋ダイオードの順方
向電圧）とし、 I₅＝I₆＝I₇＝I₈ すなわちダイオードクランプ回路D₃、D₄におけるソー
ス電流とシンク電流とを等しくすれば、各トランジスタ
のON時の損失は、全て等しくなり、 Ｐ（Q₁₁）＝Ｐ（Q₁₂）＝Ｐ（Q₁₅） ＝Ｐ（Q₁₆）＝Ｉ×１（Ｖ） となる。そして電力損失は、これらトランジスタのソー
ス、シンクのいずれか一対が動作している時のデューテ
ィが０％あるいは100％の時に最大となる。ゆえに、 Ｐ（DRV）の最大値＝2I×１（Ｖ） であることが分る。

かくして本実施例のICテスタにおけるテスト用信号発
生回路では、DUTの各端子に印加するテスト用信号の波
高値を可変するにあたり、波高値指示信号の設定条件に
応じてスイッチングトランジスタのドライブ電圧を可変
するので、各トランジスタにおける損失を最低限度にす
ることができる。

従来のICテスタにおけるテスト用信号発生回路におい
て、テスト用信号の波高値を可変すると、電源電圧Vcc
との差が増大するにつれ、スイッチングトランジスタ内
部における熱損失が大きくなる。

また最大波高値と最小波高値との差に比例させて、ス
イッチングトランジスタの耐電圧度（コレクタ−ベース
間最大許容電圧、コレクタ−エミッタ間最大許容電圧）
も大きくしなければならない。

一方、本実施例のICテスタにおけるテスト用信号発生
回路では、ダイオードクランプ回路D₃、D₄と電圧切換回
路（ラインレシーバU₅、トランジスタQ₉、Q₁₀/ラインレ
シーバU₈、トランジスタQ₁₃、Q₁₄）と電圧発生回路（オ
ペアンプU₄、オペアンプU₁₀、オペアンプU₉、オペアン
プU₁₁）とを組合わせることにより、テスト用信号のド
ライブアウト（Drive Out）を発生する。

またダイオードクランプ回路および電圧切換回路をON
するのに必要な最低限度の電圧（スイッチングトランジ
スタのコレクタ−エミッタ間電圧＋ダイオードの順方向
電圧＋Ｉ×Ｒドロップ電圧）は、±VSにより補償され
る。

続いて本実施例回路と、第２図に示した回路とのスイ
ッチングトランジスタにおける電力損失を比較する。

第２図の回路における最小電力損失の条件は、 ＋Vcc−I₃R₁＝DVH −Vcc−I₄R₂＝DVL の時である。この条件の時の最大損失は、各ダイオード
による損失を０とすると、 ２×Ｉ（DVH−DVL）＝Ｐ となり、仮にＩ＝50mA、DVH＝13.5V、DVL＝−2Vとする
と、 Ｐ＝２×0.05［13.5−（−２）］ ＝1.55W となる。すなわち1.55WがDUTの１本の端子分のスイッチ
ングトランジスタで消費され、288端子分（テスト可能
なDUTの最大端子数）では446Wが消費される。

一方、本実施例回路では、 Ｐ＝２×0.05×１＝0.1W となる。すなわち0.1WがDUTの端子１本分のスイッチン
グトランジスタで消費され、288端子分でも28.8Wしか消
費されない。したがって第２図の回路と比較するとスイ
ッチングトランジスタで消費される電力は15.5分の１に
なる。

また第２図の回路では、スイッチングトランジスタの
コレクタ−エミッタ間最大許容電圧は最低20（Ｖ）必要
であるが、本実施例回路では、３〜5V程度であれば充分
である。

また本実施例回路のように高速スイッチング段におけ
る消費電力を抑えると、デバイスにかかるストレスも減
少するので、結果的にICテスタの信頼度が向上する。

なお本実施例回路全体の消費電力量は、±Vccとテス
ト用信号との大きさで決定されるため、DC電源から見た
消費電力は従来の回路と変わらない。

スイッチングトランジスタで節約された分の電力は、
レベル設定用オペアンプU₄、U₁₀およびU₉、U₁₁で消費さ
れることになるが、これらのオペアンプは高速のスイッ
チング動作を行なわないので支障はない。

なお本実施例回路においてドライブトランジスタとス
イッチングトランジスタとを分離し、ドライブトランジ
スタを外に出すと、熱設計が容易になる（テストヘッド
内の発熱をおさえる）。

また近年、DUTのピン数が増える傾向にあるが、各ピ
ン当りのテスト用信号発生回路の消費電力が低減される
と、ICテスタの本体をより密にパッケージングすること
ができるようになるので、クーリングシステム等の簡素
化を推進することができる。

［発明の効果］ 以上説明したように本発明のICテスタにおけるテスト
用信号発生回路は、信号の最大波高値を指示する最大波
高値指示信号（DVH）に応じたICテスト用信号（Drive
Out）を出力するための第１のクランプ回路（D₃）と、 信号の最小波高値を指示する最小波高値指示信号（DV
L）に応じたICテスト用信号（Drive Out）を出力する
ための第２のクランプ回路（D₄）と、 前記第１のクランプ回路（D₃）に接続され、信号の幅
およびタイミングを指示する指示信号（DRVINP）に応じ
て、前記第１のクランプ回路（D₃）を駆動する複数の最
大波高値用スイッチングトランジスタ（Q₁₁、Q₁₅）と、 前記第２のクランプ回路（D₄）に接続され、前記指示
信号（DRVINP）に応じて、前記第２のクランプ回路
（D₄）を駆動する複数の最小波高値用スイッチングトラ
ンジスタ（Q₁₂、Q₁₆）と、 前記最大波高値指示信号（DVH）にスイッチングトラ
ンジスタの動作に必要な所定電圧（VS）を加算した第１
の電圧（DVH＋VS）を生成する第１の電圧制御手段
（U₄）と、 前記最大波高値指示信号（DVH）から前記所定電圧（V
S）を減算した第２の電圧（DVH−VS）を生成する第２の
電圧制御手段（U₁₀）と、 前記ICテスト用信号（Drive Out）として前記最大波高
値に応じた信号を出力する際に、前記最大波高値用スイ
ッイングトランジスタ（Q₁₁、Q₁₅）に前記第１及び第２
の電圧（DVH＋VS,DVH−VS）によって生成されたドライ
ブ電圧を供給する回路と、 前記最小波高値指示信号（DVL）に前記所定電圧（V
S）を加算した第３の電圧（DVL＋VS）を生成する第３の
電圧制御手段（U₁₁）と、 前記最小波高値指示信号（DVL）から前記所定電圧（V
S）を減算した第４の電圧（DVL−VS）を生成する第４の
電圧制御手段（U₉）と、 前記ICテスト用信号（Drive Out）として前記最小波
高値に応じた信号を出力する際に、前記最小波高値用ス
イッチングトランジスタ（Q₁₂、Q₁₆）に、前記第３及び
第４の電圧（DVL＋VS,DVL−VS）によって生成されたド
ライブ電圧を供給する回路と、 を具備しているので、スイッチングトランジスタのスイ
ッチング動作範囲が狭くなり、電力損失が極力抑えられ
る。また、スイッチングトランジスタの耐電圧も小さく
て済む。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す回路図、第２図
は従来のICテスタにおけるテスト用信号発生回路の構成
の一例を示す回路図、第３図は同回路が出力するテスト
用信号の波形を示す図である。 Q₁〜Q₁₆……トランジスタ U₁〜U₃、U₅〜U₈……ラインレシーバ U₄、U₉〜U₁₁……オペアンプ D₁〜D₄……ダイオードクランプ回路 R₁〜R₈……抵抗

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】信号の最大波高値を指示する最大波高値指
   示信号（DVH）に応じたICテスト用信号（Drive Out）
   を出力するための第１のクランプ回路（D₃）と、 信号の最小波高値を指示する最小波高値指示信号（DV
   L）に応じたICテスト用信号（Drive Out）を出力する
   ための第２のクランプ回路（D₄）と、 前記第１のクランプ回路（D₃）に接続され、信号の幅お
   よびタイミングを指示する指示信号（DRVINP）に応じ
   て、前記第１のクランプ回路（D₃）を駆動する複数の最
   大波高値用スイッチングトランジスタ（Q₁₁、Q₁₅）と、 前記第２のクランプ回路（D₄）に接続され、前記指示信
   号（DRVINP）に応じて、前記第２のクランプ回路（D₄）
   を駆動する複数の最小波高値用スイッチングトランジス
   タ（Q₁₂、Q₁₆）と、 前記最大波高値指示信号（DVH）にスイッチングトラン
   ジスタの動作に必要な所定電圧（VS）を加算した第１の
   電圧（DVH＋VS）を生成する第１の電圧制御手段（U₄）
   と、 前記最大波高値指示信号（DVH）から前記所定電圧（V
   S）を減算した第２の電圧（DVH−VS）を生成する第２の
   電圧制御手段（U₁₀）と、 前記ICテスト用信号（Drive Out）として前記最大波高
   値に応じた信号を出力する際に、前記最大波高値用スイ
   ッチングトランジスタ（Q₁₁、Q₁₅）に前記第１及び第２
   の電圧（DVH＋VS,DVH−VS）によって生成されたドライ
   ブ電圧を供給する回路と、 前記最小波高値指示信号（DVL）に前記所定電圧（VS）
   を加算した第３の電圧（DVL＋VS）を生成する第３の電
   圧制御手段（U₁₁）と、 前記最小波高値指示信号（DVL）から前記所定電圧（V
   S）を減算した第４の電圧（DVL−VS）を生成する第４の
   電圧制御手段（U₉）と、 前記ICテスト用信号（Drive Out）として前記最小波高
   値に応じた信号を出力する際に、前記最小波高値用スイ
   ッチングトランジスタ（Q₁₂、Q₁₆）に、前記第３及び第
   ４の電圧（DVL＋VS,DVL−VS）によって生成されたドラ
   イブ電圧を供給する回路と を具備したことを特徴とするICテスタにおけるテスト用
   信号発生回路。