JP2560654B2 - 信号処理回路 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、テレビジョン受信機に
係り、特にＶＴＲ等によって生じるＮＴＳＣ方式の仕様
を満足しない非標準信号に対して最適な信号処理を施す
のに必要な信号処理回路に関する。 【０００２】 【従来の技術】従来のテレビジョン受信機では、色信号
（Ｃ）が輝度信号（Ｙ）に周波数多重されていることに
起因するクロスカラー，ドット妨害、また、インターレ
ース走査に起因するラインフリッカ，垂直解像度の低下
などが生じることが知られている。近年、日経エレクト
ロニクス，１９８５年７月１日号，第１９５頁から第２
１８頁，テレビジョン学会誌１９８２年第３６巻，第１
０号第７６頁から第８４頁において論じられているよう
に、これらの画質劣化要因を除き高画質化を図るため
に、半導体メモリやディジタル信号処理技術を用い、画
像の時間方向の相関性を利用したフレームくし形フィル
タによるＹ／Ｃ分離，フィールド間内挿による走査線の
倍密化，順次走査変換といった時空間処理技術の導入が
考えられている。しかし、これらの高画質化手段は、周
知のように静止画像について効果を発揮するが、動画像
については妨害信号を発生することとなる。そこで、フ
レーム間の差信号から画像の動きを検出し、静止画像に
ついては、フレームくし形フィルタ，フィールド間補間
といった時空間処理を施し、動画像については時間方向
の処理をやめてフィールド内の空間処理に切り換えると
いった、いわゆる動き適応形の処理を導入し、時空間処
理の実用性を高め、高画質化を実現させるものが知られ
ている。 【０００３】 【発明が解決しようとする課題】上記従来技術は、色副
搬送波周波数ｆ_sc，水平走査周波数ｆ_H，垂直走査周波
数ｆ_Vが定められた周波関係に正確に管理されたテレビ
ジョン信号（以下、標準信号と呼ぶ）について効果が期
待できるが、家庭用ＶＴＲやパーソナルコンピュータ等
のように色副搬送波周波数ｆ_sc，水平走査周波数ｆ_H，
垂直走査周波数ｆ_Vが定められた周波数関係にないテレ
ビジョン信号（以下、非標準信号と呼ぶ）についてその
効果を期待できないという問題があった。 【０００４】例えば、ＮＴＳＣ方式を例にとると、色副
搬送波周波数ｆ_scと水平走査周波数ｆ_Hとの間には、 【０００５】 【数１】 の関係が、水平走査周波数ｆ_Hと垂直走査周波数ｆ_Vとの
間には、 【０００６】 【数２】 なる関係が定められており、輝度信号と色信号との間に
周波数インターリーブの関係が成り立つ。これは、色副
搬送波の位相が１フレーム期間離れた信号間で逆相にな
ることを示す。このことを利用して、フレーム間の和か
ら輝度信号，差から色信号というようにフレームくし形
が実現できる。 【０００７】しかし、周波数ｆ_sc，ｆ_H，ｆ_Vが前記〔数
１〕，〔数２〕を満足しない非標準信号では、周波数イ
ンターリーブの関係が成立しないため、輝度信号と色信
号の分離が正確にできなく静止画と判定された場合の画
質劣化が顕著に表われることになる。このように、従来
技術においては、標準／非標準の信号の性質についてま
で考慮されておらず、非標準信号に対して適切な処理を
施すことが困難であった。 【０００８】本発明の目的は、非標準信号に対して妨害
の少ない信号処理を達成するための非標準信号の検出回
路を提供することにある。 【０００９】 【課題を解決するための手段】上記の目的を達成するた
め、本発明では入力するテレビジョン信号から同期信号
を分離し、分離した同期信号から水平走査周期のｎ倍の
ｎ×Ｔ_H周期パルス（Ｔ_Hは入力信号の水平走査周期を示
す。）を発生させる手段と前記テレビジョン信号中に含
まれるカラーバースト信号に位相同期し、色副搬送波周
波数ｆ_scのｍ倍の周波数のクロックを発生させるＡＰＣ
（Ａuto Ｐhase Ｃontrol）回路と、 と、この分周器の出力パルスと前記ｎ×Ｔ_H周期パルス
とを入力とする比較器と、この比較器出力を積分する積
分器を備え積分器の出力により、非標準信号の検出をす
る。 【００１０】 【作用】 分周し、入力信号の色副搬送波周波数を表わす基準信号
（以下、搬送波基準信号と呼ぶ）を発生する。比較器
は、この分周器の発生する搬送波基準信号と入力信号の
同期信号をもとにその同期信号の周波数を示すｎ×Ｔ_H
周期の基準信号（以下、同期基準信号と呼ぶ。）との周
期を比較する。基準信号であれば〔数１〕，〔数２〕を
満足するので、この２つの基準信号の周期が一致し、非
標準信号であれば、不一致となる。積分器は、比較結果
を累積させることによって、状態が定常的なものかどう
かを判別する。したがって、この積分結果から安定した
非標準信号の検出がおこなえる。 【００１１】 【実施例】以下、本発明の一実施例を図１により説明す
る。また、以下の全ての説明においては、ＮＴＳＣ方式
を例として説明を行なう。１０１は入力端子、１０３は
ＡＰＣ回路、１０５は分周器、１０７は同期分離回路、
１１０は同期基準発生器、１１２は比較器、１１３は積
分器である。 【００１２】入力端子１０１より入力するテレビジョン
信号は、ＡＰＣ回路１０３，同期分離回路１０７の入力
となる。ＡＰＣ回路１０３は、前記テレビジョン信号中
に含まれるカラーバースト信号を抽出し、これに位相同
期したクロック１０４を再生，出力する位相同期ループ
である。このＡＰＣ回路で再生したクロック（以下、Ａ
ＰＣクロックと呼ぶ）１０４は、色副搬送波周波数ｆ_sc
のｍ倍の周波数に選定する。 【００１３】同期分離回路１０７は、入力するテレビジ
ョン信号から同期信号を分離した後、水平同期信号１０
８と垂直同期信号１０９に分けて同期基準発生器１１０
へ供給する。この同期基準発生器１１０は、この水平，
垂直の同期信号１０８，１０９の両方もしくは一方をも
とに、入力するテレビジョン信号の同期信号周波数の基
準となる同期基準信号１１１を発生させる。この同期基
準信号１１１は、分周器１０５、比較器１１２の一方の
入力となる。分周器１０５は、この同期基準信号１１１
で初期化され、ＡＰＣクロック１０４で計数を開始す
る。この時、分周 発生するようにし、これを入力信号の色副搬送波周波数
を表わす搬送波基準信号１０６として比較器１１２の他
方の入力へ与える。比較器１１２は、同期基準信号１１
１で分周器を初期化した、次の周期で発生する同期基準
信号１１１と搬送波基準信号のパルスの位相関係から標
準／非標準の判定を行なう。すなわち、標準信号であれ
ば前記〔数１〕，〔数２〕が満足されるので、比較器１
１２に入力する２つの基準信号の位相が一致し、非標準
信号であれば、パルスの位相がずれることになるので、
パルス位相の一致，不一致による周期の比較が可能とな
る。この比較結果は、積分器１１３の入力となり、外乱
などにより同期が乱れた場合などに検出動作が不安定に
ならないように、比較結果を例えばシーケンシカルフィ
ルタで一定期間積分する。これによって、検出結果の安
定化が図れこの積分器１１３の出力１１４が非標準検出
信号１１４となる。 【００１４】本実施例によると、色副搬送波周波数と水
平、垂直走査周波数が所定の関係にあるか、否かの判別
が可能となり、非標準信号の検出ができる。 【００１５】次に、前記同期基準発生器１１０の一実施
例を図２により説明する。 【００１６】２０１はＡＦＣ回路、２０３は分周器であ
る。 【００１７】ＡＦＣ回路２０１は、前記同期分離回路１
０７で抽出した水平同期信号１０８に位相同期したクロ
ックを発生させるフィードバックループである。このＡ
ＦＣ回路２０１のＶＣＯ（電圧制御発振器）の中心周波
数を例えば色副搬送波周波数 テレビジョン信号の水平走査周波数と一致する。したが
って、分周器２０３はこ によって、先の実施例における同期基準信号１１１を発
生できることになる。 【００１８】次に、図３に前記同期基準発生器１１０の
第２の実施例を示す。３０１はモノマルチバイブレータ
である。モノマルチバイブレータ３０１は、同期分離さ
れた垂直同期信号１０９を入力として、同じ周期の信号
を出力するものである。したがって、先の実施例におけ
る同期基準信号１１１をフィールド周期すなわちｎ＝２
６２．５に選定する場合には、本実施例のように同期基
準発生器１１０を簡単にすることができる。また、ｎ＝
１に選定する場合には、前記モノマルチバイブレータの
入力として水平同期信号１０８を用いることによって、
同様に同期基準信号１１１を簡単に作ることができる。 【００１９】次に、図４に前記同期基準発生器１１０の
第３の実施例を示す。４０１はＡＦＣ回路、４０３はエ
ッジ抽出回路、４０４はゲート回路である。本実施例
は、同期基準信号１１１の周期を、フレーム周期、すな
わちｎ＝５２５に選択する場合の一実施例である。同期
分離された水平同期信号１０８は、ＡＦＣ回路２０１の
入力となり、その出力にはこれに位相同期した例えば図
１３（ｐ）に示すような、水平同期パルス４０２を発生
する。また、垂直同期信号１０９は、モノマルチバイブ
レータ３０１で波形成形され、例えば図１３（ｎ）に示
すような垂直走査周期のパルスを出力する。この垂直走
査周期のパルスは、エッジ抽出回路４０３でこのパルス
の立下りエッジを抽出し、例えば図１３（ｏ）のような
抽出パルスを発生し、ゲート回路４０４へ与えられ、前
記水平同期パルス４０２でゲートされる。水平同期信号
と垂直同期信号は、インターレースの関係から、奇数フ
ィールドと偶数フィールドで位相が１／２水平走査周期
ずれる。したがってゲート回路４０４の出力では、例え
ば図１３（ｑ）のように位相のずれているフィールドの
垂直同期のエッジ信号がゲートされ、フレーム周期のパ
ルスが得られる。 【００２０】次に分周器１０５、比較器１１２、積分器
１１３の詳細を示す一実施例を図５に示す。５０１はカ
ウンタ、５０２はシフトレジスタ、５０３，５１０はリ
セットセット（ＲＳ）フィリップフロップ（以下ＲＳ−
ＦＦと略記する。）５０４，５０５はＮＯＴ回路、５０
６，５０７はＡＮＤ回路、５０８はアップダウン（ｕｐ
／ｄｏｗｎ）カウンタ、５０９はＮＯＲ回路、５１１は
エッジ抽出回路であり、カウンタ５０１、シフトレジス
タ５０２、ＲＳ−ＦＦ５０３、ＮＯＴ回路５０４が分周
器１０５を、ＮＯＴ回路５０５、ＡＮＤ回路５０６，５
０７が比較器１１２を、アップダウン（ｕｐ／ｄｏｗ
ｎ）カウンタ５０８、ＮＯＲ回路５０９、ＲＳ−ＦＦ５
１０が積分器、１１３を構成する。 【００２１】図５の動作を図１１を用いて説明する。
（ａ）は色副搬送波周波数のｍ倍の周波数のＡＰＣクロ
ック、（ｂ）はカウンタ５０１のキャリー出力、（ｃ）
はシフトレジスタ５０２のＱ０の出力、（ｄ）はシフト
レジスタ５０２のＱ３の出力、（ｅ）はＲＳ−ＦＦ５０
３の出力、（ｆ）はＮＯＴ回路５０５の出力、（ｇ）〜
（ｈ）は前記同期基準発生器１１０の出力パルス１１１
の各々一例を示す図である。 【００２２】同期基準発生器１１０から出力されるｎ×
Ｔ_H周期の同期基準信号１１１は、エッジ抽出回路５１
１に入力する。エッジ抽出回路５１１は、例えば図１２
に示すようにＡＰＣクロック（ａ）で入力する同期基準
信号（ｊ）をラッチし、ラッチした信号（ｋ）を再びラ
ッチし、（ｋ）に対して１クロック遅延して反転した信
号（ｌ）を作り、（ｋ）と（ｌ）の論理積を求めること
によって、同期基準信号の立上りエッジをＡＰＣクロッ
クに同期した１クロック幅のパルス（ｍ）として抽出す
るものである。 【００２３】このエッジ抽出回路５１１の出力は、ＮＯ
Ｔ回路５０４を介してカウンタ５０１のプリセット端子
へ与えられるとともに、ＡＮＤ回路５０６，５０７の各
々の一方の入力となる。カウンタ５０１は、ＡＰＣクロ
ック１０４で動作し、ＡＰＣクロックに同期し、エッジ
抽出された同期基準信号５１２が入力された時点から のキャリー信号５１３は、ＡＰＣクロック１０４で動作
するシフトレジスタ５０２の入力となり、例えば図１１
（ｂ）に示すようなキャリー信号が入力された後、Ｑ０
出力には図１１（ｃ）、Ｑ３出力には図１１（ｄ）のタ
イミングでキャリー信号が出力され、ＲＳ−ＦＦ５０３
のセットパルス、リセットパルスとなる。よって、ＲＳ
−ＦＦ５０３は、図１１（ｅ）のような３クロックのパ
ルス幅をもつ搬送波基準信号１０６を発生する。前記カ
ウンタ５０１は、所定の計数値に対して２クロック早く
キャリー信号を発生するように設定しているので、この
３クロックのパルス幅の中心が、標準信号の場合に前記
同期信号５１２が到来する位置となる。この搬送波基準
信号１０６は、第１のＡＮＤ回路５０７のもう一方の入
力、およびＮＯＴ回路５０５を介して第２のＡＮＤ回路
５０６のもう一方の入力となる。よって、第２のＡＮＤ
回路５０６に入力する前記搬送波基準信号１０６は、図
１１（ｆ）のようになる。よって、第１，第２のＡＮＤ
回路５０６，５０７とＮＯＴ回路５０５から構成する比
較器１１２は、例えば前記同期基準信号５１２が、図１
１（ｇ）のような時刻に到来した場合には第１のＡＮＤ
回路５０７から出力が、図１１（ｈ）や（ｉ）に示すよ
うな時刻に到来した場合には第２のＡＮＤ回路５０６か
ら出力が発生し、前記搬送波基準信号１０６の３クロッ
クのパルス幅の範囲に前記同期基準信号５１２がある場
合に基準信号、ない場合に非標準信号と判別できる。ま
た、本実施例の比較器１１２によると、前記同期基準信
号５１２の到達位置に定常的なずれをもつような、周波
数誤差をもった非標準信号や毎回到達位置が異なるよう
なジッタをもった非標準信号も同様に検出できる。 【００２４】本実施例では、前記カウンタ５０１の計数
値を所定値に対して２クロック早くキャリー信号を発生
するように設定し、キャリー信号があと２クロック遅れ
た時刻が所定の計数値と等しいパルス位置となるように
して、前記搬送波基準信号１０６に±１クロックの判定
余裕をもたせている。これは、到来する同期基準信号１
１１と搬送波基準信号１０６とが標準信号の関係にあっ
ても、ＡＰＣクロック１０４と同期基準信号１１１との
位相関係が定まらないために同期基準信号１１１をＡＰ
Ｃクロック１０４で処理する際に±１クロックのクロッ
クジッタが生じるので、これによる誤判別を防ぐためで
ある。また、この搬送波基準信号１０６に、±１クロッ
ク以上の余裕をもたせることによって、弱電界での雑音
等の影響に対する誤動作を防ぐことができる。この標準
信号に対する判定余裕すなわち前記搬送波基準信号１０
６のパルス幅は、信号処理系の精度に応じて適宜選択で
きる。 【００２５】前記第１および第２のＡＮＤ回路５０６，
５０７の出力は、積分器１１３を構成するｕｐ／ｄｏｗ
ｎカウンタ５０８に供給され、標準信号検出出力となる
第１のＡＮＤ回路５０７の出力によって、ｕｐ／ｄｏｗ
ｎカウンタ５０８は１ビット上にカウントし、非標準信
号検出出力となる第２のＡＮＤ回路５０６の出力によっ
て１ビット下にカウントする。このｕｐ／ｄｏｗｎカウ
ンタ５０８は、計数値が２Ｎまたは０に達したとき、キ
ャリー信号（計数値＝２Ｎ）またはボロー信号（計数値
＝０）を発生した後、計数値がＮに初期化される。この
キャリー信号およびボロー信号は、前記第１，第２のＡ
ＮＤ回路５０６，５０７のいずれか一方の出力の発生確
率が高くなった時に発生するので、これによって検出結
果の定常化が図れる。よって、このキャリー信号の発生
によってＲＳ−ＦＦ５１０をセットすることでその検出
出力１１４は、入力信号が標準信号であることを示し、
また、ボロー信号によってＲＳ−ＦＦ５１０をリセット
することで検出出力１１４は、入力信号が非標準信号で
あることを示す。 【００２６】したがって、本実施例によると標準／非標
準信号の検出を容易に、かつ安定に実現できる。 【００２７】また、本実施例にては、積分器１１３をｕ
ｐ／ｄｏｗｎカウンタで構成したが、これは双方向シフ
トレジスタによっても構成できることは明らかである。 【００２８】次に、分周器１０５、比較器１１２、積分
器１１３の詳細を示す第２の実施例を図６を用いて説明
する。 【００２９】６０１，６０９はＲＳ−ＦＦ、６０２，６
０７はＯＲ回路、６０３はＡＮＤ回路、６０４はＮＯＴ
回路、６０５，６０８はＮ段のカウンタ、６０６はＭ段
のカウンタであり、分周器１０５はカウンタ５０１、シ
フトレジスタ５０２、ＲＳ−ＦＦ５０３，６０１、ＮＯ
Ｔ回路５０４，６０４、ＯＲ回路６０２、ＡＮＤ回路６
０３で、積分器１１３は、Ｎ段のカウンタ６０５，６０
８、Ｍ段のカウンタ６０６、ＯＲ回路６０７、ＲＳ−Ｆ
Ｆ６０９で構成する。比較器１１２は先の実施例と同様
である。 【００３０】本実施例の基本的な動作は先の実施例と同
様であり、ＲＳ−ＦＦ５０３の出力からは、３クロック
のパルス幅をもつ搬送波基準信号１０６を得ることがで
き、比較器１１２には、前記同期基準信号５１２と前記
搬送波基準信号を比較し、標準／非標準の検出パルスを
発生する。 【００３１】この比較器出力は、積分器１１３に与えら
れるとともに、分周器１０５を構成するＲＳ−ＦＦ６０
１のセットパルスおよびリセットパルスとなる。このＲ
Ｓ−ＦＦ６０１は比較器１１２が標準信号と検出した時
セットされ、その出力論理は“１”となりＯＲ回路６０
２に与えられる。これによって、前記同期基準信号５１
２による前記カウンタ５０１の初期化を禁止し、所定計
数値に位相の合ったキャリー信号、すなわち前記シフト
レジスタ５０２のＱ１の出力によって初期化を行なうよ
うにし、分周器を自走させ、前記比較器１１２が非標準
信号と検出した場合には、前記ＲＳ−ＦＦ６０１をリセ
ットし、前記同期基準信号５１２による初期化を行なう
ようにする。これによると、あらかじめ分周器１０５に
設定した周期で標準と判別した場合には、分周器１０５
を自走させることによって、その次の比較点で比較周期
が２倍、その周期でも標準と判別した場合には、その次
の比較点で比較周期が３倍と比較周期を可変できる。し
たがって、本実施例によると、特定の周波数成分のジッ
タだけでなく、分周器１０５に設定した周期の整数倍の
周波数成分のジッタについて全て検出することができ、
検出精度の向上が図れる。 【００３２】例えば、分周器１０５に設定する周期をフ
ィールド周期の１／６０ｓｅｃとすると、比較周期が１
フィールド，１フレーム，１．５フレーム，２フレーム
という具合に可変できる。一般に、ＶＴＲではシリンダ
の１回転ジッタ（６０Ｈｚ），ＶＤＰ，ＶＨＤではディ
スタの１回転ジッタ（ＶＤＰ３０Ｈz，ＶＨＤ１５Ｈz）
の成分が大きく、各々のシステムでその周波数成分が異
なるが、本実施例では、先に述べたように比較周期を可
変できるのでもっともジッタの大きい周波数での判定を
行なうことが容易にでき、非標準信号の判定をより確実
に行なえる。 【００３３】この比較器１１２の出力は、先の実施例と
同様に積分器１１３で積分された後非標準検出信号１１
４となる。次に本実施例における積分器１１３の動作に
ついて説明する。前記比較器１１２を構成する前記第１
のＡＮＤ回路５０７の出力は、第１のカウンタ６０５お
よびＯＲ回路６０７を介して第２のカウンタ６０６のク
ロック入力となり、前記第２のＡＮＤ回路５０６の出力
は第３のカウンタ６０８および前記ＯＲ回路６０７を介
して第２のカウンタ６０６のクロック入力となる。 【００３４】この第１，第３のカウンタ６０５，６０８
はいずれもＮまで計数するとキャリー信号を発生し、計
数値が０になる。また、第２のカウンタ６０６は、Ｍ
（Ｎ≦Ｍ＜２Ｎ）まで計数するとキャリー信号を発生
し、計数値が０になる。前記第１，第２のＡＮＤ回路５
０６，５０７のいずれか一方の発生確率が高くなると、
前記第１または第３のカウンタ６０５，６０８が前記第
２のカウンタ６０６より先にキャリー信号を発生するの
で、本積分器１１３も先の実施例と同様に検出結果の定
常化が図れ、第１のカウンタ６０５のキャリー信号と第
２のカウンタ６０６のキャリー信号をＲＳ−ＦＦ６０９
のセットパルスおよびリセットパルスとして与えること
によって、このＲＳ−ＦＦ６０９の出力に積分された検
出信号１１４が得られる。 【００３５】よって、本実施例によるとジッタに対する
検出精度を向上でき、かつ安定に標準／非標準の検出を
実現できる。 【００３６】また、本実施例では、積分器１１３をＮ段
のカウンタ６０５，６０８とＭ段のカウンタ６０６を用
いて構成したが、これらのカウンタのかわりにＮ段のシ
フトレジスタ、Ｍ段のシフトレジスタを用いて構成し、
同様な効果を得られることは明らかである。 【００３７】次に、積分器１１３に関する第３の実施例
を図１４を用いて説明する。１４０１，１４０２はＯＲ
回路である。本実施例では、図６で示した積分器におけ
る第１，第３のＮ段のカウンタ６０５，６０８、第２の
Ｍ段のカウンタ６０６のいずれか１つがキャリー信号を
出力すると全てのカウンタを初期化し、第１のＮ段のカ
ウンタ６０５のキャリー信号でＲＳ−ＦＦ６０９をセッ
ト、第２のＭ段のカウンタ６０６または第３のＮ段のカ
ウンタ６０８のキャリー信号で前記ＲＳ−ＦＦ６０９を
リセットする。 【００３８】本実施例による積分器では、例えば前記比
較器１１２における標準／非標準の判定結果がほぼ等し
いような場合（このような場合、非標準信号の確率が大
きい）、まず第２のＭ段のカウンタ６０６がキャリー信
号を発生するので、このキャリー信号で前記ＲＳ−ＦＦ
６０９をリセットすることが可能となり、非標準信号に
対する検出感度を先の実施例より高くすることができ
る。 【００３９】また、本実施例でも、この第１，第２，第
３のカウンタ６０５，６０６，６０８がシフトレジスタ
であってもよい。 【００４０】次に、積分器１１３に関する第４の実施例
を図１５に示す。１５０１は０から２Ｌまでの計数値を
もつｕｐ／ｄｏｗｎカウンタ、１５０２はＮＯＲ回路で
ある。 【００４１】本実施例では、第３の実施例における積分
結果を、さらにｕｐ／ｄｏｗｎカウンタ１５０１にて積
分した後、前記ＲＳ−ＦＦ６０９へ供給するようにした
ものである。 【００４２】本実施例によると、標準／非標準の判定結
果がほぼ等しいような場合の突発的な判定ミスをふせぐ
ことができ、判定結果をより安定にすることができる。
また、本実施例においても、第１，第２，第３のカウン
タ６０５，６０６，６０８がシフトレジスタ、ｕｐ／ｄ
ｏｗｎカウンタ１５０１が双方向シフトレジスタであっ
てもよく、ｕｐ／ｄｏｗｎカウンタのかわりにＮ段のカ
ウンタ２ヶ、Ｍ段のカウンタ１ヶの構成による積分器で
あってもよい。 【００４３】以上、述べてきた分周器１０５、積分器１
１３と同期基準発生器１１０等の実施例の組み合わせ
は、任意であってもなんら問題はない。 【００４４】また、非標準信号の検出手段についてＮＴ
ＳＣ方式を例に説明して来たが、本発明の検出手段によ
ればＮＴＳＣ方式に限らず、色副搬送波周波数と水平お
よび垂直走査周波数の間に特定の関係を定めてあるテレ
ビジョン信号であれば適用可能なことは明らかである。 【００４５】次に本発明の検出回路による信号処理系の
制御手段の一実施例を図７を用いて説明する。 【００４６】７０１，７０５は遅延線、７０２，７２
０，７２１はＡ／Ｄ変換器、７１７はバンドパスフィル
タ、７１８はＡＣＣ（Ａuto Ｃolor Ｃontrol）回路、
７１９は色復調回路、７０３は動き検出回路、７０６は
輝度分離用フレームくし形フィルタ、７０７は輝度分離
用ラインくし形フィルタ、７１６はローパスフィルタ、
７０８，７１２，７２６は混合器、７０９，７２８，７
４２はスイッチ回路、７１０はフィールド補間フィル
タ、７１１，７３２，７３３はライン補間フィルタ、７
１３，７３６，７３７は倍速変換回路、７１４，７３
８，７３９はＤ／Ａ変換器、７２３はマルチプレクサ、
７２４は色分離用フレームくし形フィルタ、７２５は色
分離用ラインくし形フィルタ、７２９はデマルチプレク
サである。 【００４７】入力端子１０１より入力されるテレビジョ
ン信号は、遅延線７０１とバンドパスフィルタ７１７の
入力となる。遅延線７０１を通過したテレビジョン信号
は、Ａ／Ｄ変換器７０２でディジタル信号に変換されフ
レームくし形フィルタ７０６、ラインくし形フィルタ７
０７、ローパスフィルタ７１６に入力され、フレームく
し形フィルタ７０６では、フレーム間処理による輝度分
離が、ラインくし形フィルタ７０７ではライン間処理が
行なわれ、各々の出力が混合器７０８へ与えられる。混
合器７０８は、動き検出回路７０３で検出した動き量に
応じて、前記フレームくし形フィルタ７０６の出力信号
とラインくし形フィルタ７０７の出力信号の混合比を制
御し、輝度信号を抽出する。この輝度信号はスイッチ回
路７０９を介してフィールド補間フィルタ７１０および
ライン補間フィルタ７１１および倍速変換回路７１３の
入力となる。この２つの補間フィルタの出力は混合器７
１２へ入力され、動き検出回路７０３より出力される制
御信号７０４によって、混合比が制御され、補間信号７
４４が作られる。倍速変換回路７１３は、並列に同位相
で入力する現信号７４３と補間信号７４４を１／２に時
間圧縮し、時系列の順次走査信号とする。 【００４８】一方、バンドパスフィルタ７１７に入力さ
れたテレビジョン信号は、色信号が多重されている帯域
の信号を通過させ、ＡＣＣ回路７１８を介して色復調回
路７１９で色復調を行い、復調された色差信号Ｒ−Ｙ，
Ｂ−Ｙは、各々Ａ／Ｄ変換器７２０，７２１へ与えられ
ディジタル信号に変換される。ディジタル変換された色
差信号Ｒ−Ｙ，Ｂ−Ｙはマルチプレクサ７２３で画素単
位で時分割多重され、フレームくし形フィルタ７２４と
ラインくし形フィルタ７２５に与えられ、フレーム間処
理による輝度成分除去とライン間処理による輝度成分除
去の処理が行なわれ、混合器７２６で前記制御信号７０
４で混合比が制御され、色信号が抽出される。この抽出
された色信号はスイッチ回路７２８を介し、デマルチプ
レクサ７２９で時分割多重された色差信号Ｒ−Ｙ，Ｂ−
Ｙを分離し、各々ライン補間フィルタ７３２，７３５で
補間信号７３２，７３４が作られ、倍速変換回路７３
６，７３７で輝度信号と同様に処理され、倍密度順次走
査信号となる。 【００４９】以上の処理は、従来、標準信号に適用して
いた処理であり、非標準信号については適さないことは
すでに述べた通りである。そこで、本発明の非標準信号
検出回路において、非標準信号を検出した場合には、検
出信号１１４によって、スイッチ回路７０９は、ローパ
スフィルタ７１６の出力を、補間フィルタへ、スイッチ
回路７２８はマルチプレクサ７２３の出力をデマルチプ
レクサ７２９へ供給するように制御し、いわゆる周波数
分離によるＹ／Ｃ分離になり換える。また、この際同時
にスイッチ回路７４２をも制御する。このスイッチ回路
７４２は、ＡＦＣ回路から供給されるクロック（以下、
ＡＦＣクロックと呼ぶ）２６２、とＡＰＣクロック１０
４とを入力とし、その出力は信号処理系のＡ／Ｄ変換器
からＤ／Ａ変換器までのディジタル処理回路のシステム
クロックとして、信号処理系へ与えられる。この際、Ａ
ＦＣクロック２６２と、ＡＰＣクロック１０４の周波数
は同一周波数を選定する。そして、非標準検出信号１１
４によって、標準信号の場合は周波数安定度の高いＡＰ
Ｃクロック１０４を非標準信号の場合はＡＦＣクロック
２６２をシステムクロックとして供給するように制御す
る。 【００５０】一般にフレームくし形に用いるフレーム遅
延線は、１フレーム分の画素数のメモリで構成されてい
る。例えば、Ａ／Ｄ変換の標本化周波数を色副搬送波周
波数 準信号の場合では、ＡＰＣクロック，ＡＦＣクロックい
ずれの場合でも、フレーム遅延線の入出力間の画面位置
が同じで、色副搬送波の位相が逆相の関係が保たれる。
しかし、非標準信号の場合にＡＰＣクロックでフレーム
メモリを駆動すると色副搬送波の位相が逆相の関係は保
てるが、フレーム遅延線の入出力間の画面位置がずれる
ことになり、動き検出ができない。また、ＡＦＣクロッ
クで動作させた場合には、この逆でクレーム遅延線の入
出力間の画面位置は一致するが、色副搬送波の位相が逆
相という関係が成立しないのでフレームくし形の処理が
できない。 【００５１】以上のことから、本実施例によると、入力
信号が非標準信号の際、非標準検出信号１１４によって
システムクロックをＡＦＣクロックとすることで、動き
検出回路の誤動作を防ぐことができ、適応形の走査線補
間を実現できる。 【００５２】次に、本発明の検出回路による信号処理系
の制御手段の第２の実施例を図８を用いて説明する。 【００５３】８０１はラインくし形フィルタ、８０２，
８０３はスイッチ回路である。 【００５４】入力信号が標準信号である場合には、スイ
ッチ回路８０２，８０３は各々入力端子１０１側を選択
し、スイッチ回路７０９，７２８は、各々前記混合器７
０８，７２６の出力側を選択し、スイッチ回路７４２は
ＡＰＣクロック１０４を選択するように非標準検出信号
１１４によって制御し、先の実施例と同様な信号処理を
行なう。 【００５５】また、入力が非標準信号である場合には、
非標準検出信号１１４によって、スイッチ回路８０２が
ラインくし形フィルタ８０１により分離した輝度信号
を、スイッチ回路８０３がラインくし形フィルタ８０１
により分離した色信号を、スイッチ回路７０９がＡ／Ｄ
変換器出力を、スイッチ回路７２８がマルチプレクサ出
力を、スイッチ回路７４２がＡＦＣクロック２６２を選
択するよう制御する。本実施例によれば、先の実施例と
同様に動き適応形の走査線補間を実現できるとともにラ
インくし形フィルタ８０１によってＹ／Ｃ分離が行なえ
るのでクロスカラー，ドット妨害の軽減もできる。な
お、このラインくし形フィルタ８０１は、アナログ回路
で構成しても、常にＡＰＣクロックで駆動するディジタ
ル回路で構成してもかまわない。 【００５６】次に、本発明の検出回路による信号処理系
の制御手段の第３の実施例を図９を用いて説明する。 【００５７】９０１はＡ／Ｄ変換器、９０２はバンドパ
スフィルタ、９０３はＡＣＣ回路、９０４は色復調回路
である。本実施例では、システムクロックは常にＡＰＣ
クロックである。非標準検出信号１１４は、動き検出回
路７０３を制御し、標準信号の場合には、動き検出回路
７０３の検出結果に応じて混合器７０８，７１２，７２
６を制御するようにし、非標準信号の場合には、動き検
出回路７０３の検出結果にかかわらず、強制的に、フレ
ームくし形，フィールド補間といった時間方向の処理に
対する混合比を０，ラインくし形，ライン補間といった
空間内の処理に対する混合比を１となるようにする。 【００５８】よって、本実施例では、時間方向の処理に
よる妨害が抑圧でき、さらにシステムクロックとして常
にＡＰＣクロックを用いることができるので、バンドパ
スフィルタ９０２、ＡＣＣ回路９０３、色復調回路９０
４をディジタル処理することができ、信号処理全体のデ
ィジタル化が図れる。 【００５９】次に本発明の検出回路による信号処理系の
制御手段の第４の実施例を図１０を用いて説明する。 【００６０】１００１はＡ／Ｄ変換器、１００２は動き
検出回路、１００３はフレームくし形フィルタ、１００
４はラインくし形フィルタ、１００６，１００７は混合
器、１００８はＡＣＣ回路、１００９は色復調回路、１
０１０は遅延線、である。 【００６１】本実施例では、先の実施例における動き適
応形Ｙ／Ｃ分離回路を一つにした構成のもので、システ
ムクロックは常にＡＰＣクロックで、非標準検出信号１
１４は動き検出回路１００２を制御する。フレームくし
形フィルタ１００３は、例えばフレーム遅延線を共用し
てフレーム間の和から輝度信号、差から色信号を分離
し、ラインくし形フィルタ１００４は、ライン遅延線を
共用して例えばライン間の和から輝度信号、差から色信
号を分離する。分離された輝度信号と色信号は各々混合
器１００６，１００７で動き検出回路１００２から出力
される制御信号１００５によって決まる混合比で混合さ
れて出力される。このようにして分離された輝度信号
は、先の実施例と同様に動き適応形の走査補間処理が行
なわれ、色信号はＡＣＣ回路１００８を介して色復調回
路１００９で色復調された後、先の実施例と同様に空間
内の走査線補間処理が行なわれる。 【００６２】非標準検出信号１１４は、先の実施例と同
様に動き検出回路１００２を制御するので、本実施例に
おいても時間方向の妨害の抑圧ができ、信号処理系の全
ディジタル化が可能である。 【００６３】また、本実施例において、非標準信号入力
時ＡＦＣクロックに切換え、走査線補間の動き適応処理
を実現するには、周波数分離によるＹ／Ｃ分離、例え
ば、ローパスフィルタで輝度信号，バンドパスフィルタ
で色信号を抽出する回路を設け、スイッチ回路でこれを
切り換えることによって可能なことは、先の実施例から
容易に類推できる。 【００６４】 【発明の効果】本発明によれば、色副搬送波周波数と水
平、垂直走査周波数との間に所定の関係をもたない非標
準信号を、容易にかつ正しく検出することができるの
で、非標準信号に対して最適な信号処理が行なえる。

【図面の簡単な説明】 【図１】本発明の一実施例を示すブロック図。 【図２】本発明の同期基準信号発生手段の一実施例を示
すブロック図。 【図３】本発明の同期基準信号発生手段の一実施例を示
すブロック図。 【図４】本発明の同期基準信号発生手段の一実施例を示
すブロック図。 【図５】本発明の詳細な構成の一実施例を示すブロック
図。 【図６】本発明の詳細な構成の一実施例を示すブロック
図。 【図７】本発明の非標準信号検出手段による信号処理系
の制御手段の一実施例を示すブロック図。 【図８】本発明の非標準信号検出手段による信号処理系
の制御手段の一実施例を示すブロック図。 【図９】本発明の非標準信号検出手段による信号処理系
の制御手段の一実施例を示すブロック図。 【図１０】本発明の非標準信号検出手段による信号処理
系の制御手段の一実施例を示すブロック図。 【図１１】本発明の各部の動作の一例を示す波形図。 【図１２】本発明の各部の動作の一例を示す波形図。 【図１３】本発明の各部の動作の一例を示す波形図。 【図１４】積分回路の回路図。 【図１５】積分回路の回路図。 【符号の説明】 １０３…ＡＰＣ回路、 １０５…分周器、 １０７…同期分離回路、 １１０…同期基準発生器、 １１２…比較器、 １１３…積分器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 村田 敏則 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所家電研究所内 (72)発明者 中川 一三夫 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所家電研究所内 (72)発明者 阿知葉 征彦 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 石倉 和夫 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭61−184082（ＪＰ，Ａ) 特開 昭57−161558（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．入力するテレビジョン信号から同期信号を分離する
   手段と，前記 同期信号から垂直走査周期の整数倍の周期のパルス
   を発生させるパルス発生手段と，前記テレビジョン信号の カラーバースト信号の周波数ｆ
   scのｍ倍の周波数のクロックを発生させる手段と， 前記カラーバースト信号の周波数ｆscのｍ倍の周波数の
   クロックを（４５５×ｍ）／２の整数倍で分周し，前記
   パルス発生手段が出力するパルスに等しい垂直走査周期
   の整数倍の周期のパルスを生成するための分周手段と，前記 パルス発生手段が出力するパルスの周期と前記分周
   手段が出力するパルスの周期とを比較する比較手段と，前記 比較手段出力により前記テレビジョン信号が標準信
   号か非標準信号かを判定する非標準信号判定手段と， を有することを特徴とする信号処理回路。