JP2549192B2 - 非接触ｉｃカード及びその使用方法 - Google Patents
非接触ｉｃカード及びその使用方法Info
- Publication number
- JP2549192B2 JP2549192B2 JP2247239A JP24723990A JP2549192B2 JP 2549192 B2 JP2549192 B2 JP 2549192B2 JP 2247239 A JP2247239 A JP 2247239A JP 24723990 A JP24723990 A JP 24723990A JP 2549192 B2 JP2549192 B2 JP 2549192B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- demodulation
- signal
- circuit
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
- G06K19/0702—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery
- G06K19/0705—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery the battery being connected to a power saving arrangement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、非接触ICカード及びその使用方法に係
り、特に消費電力を抑制し得る非接触ICカードの構造と
そのICカードの使用方法に関する。
り、特に消費電力を抑制し得る非接触ICカードの構造と
そのICカードの使用方法に関する。
近年、ICカードの中でカード表面に外部電極を持たな
い非接触ICカードが注目されている。非接触ICカード
は、外部電極を有する通常のICカードと同様に外部装置
との間で信号の授受を行うが、この信号の授受を電磁
波、光、磁気等の空間伝送媒体を利用して行うものであ
る。
い非接触ICカードが注目されている。非接触ICカード
は、外部電極を有する通常のICカードと同様に外部装置
との間で信号の授受を行うが、この信号の授受を電磁
波、光、磁気等の空間伝送媒体を利用して行うものであ
る。
従来の非接触ICカードの構成を第７図に示す。ICカー
ドの動作を制御するCPU（１）にバス（８）を介してROM
（２）及びRAM（３）が接続されている。バス（８）に
は外部装置とのデータの入出力を制御する入出力制御回
路（４）が接続され、入出力制御回路（４）には変復調
回路（５）を介してアンテナ（６）が接続されている。
さらに、ICカードには、各電気回路に電源を供給するた
めの電池（７）が内蔵されている。
ドの動作を制御するCPU（１）にバス（８）を介してROM
（２）及びRAM（３）が接続されている。バス（８）に
は外部装置とのデータの入出力を制御する入出力制御回
路（４）が接続され、入出力制御回路（４）には変復調
回路（５）を介してアンテナ（６）が接続されている。
さらに、ICカードには、各電気回路に電源を供給するた
めの電池（７）が内蔵されている。
このようなICカードでは、外部装置からの電磁波によ
る要求信号がアンテナ（６）で受信されると、この要求
信号は変復調回路（５）で復調された後、入出力制御回
路（４）を介してCPU（１）に入力される。CPU（１）は
要求信号を解読し、所定の応答信号を作成する。この応
答信号は入出力制御回路（４）を介して変復調回路
（５）に入力され、ここで変調された後、アンテナ
（６）から外部装置に発信される。
る要求信号がアンテナ（６）で受信されると、この要求
信号は変復調回路（５）で復調された後、入出力制御回
路（４）を介してCPU（１）に入力される。CPU（１）は
要求信号を解読し、所定の応答信号を作成する。この応
答信号は入出力制御回路（４）を介して変復調回路
（５）に入力され、ここで変調された後、アンテナ
（６）から外部装置に発信される。
第８図に変復調回路（５）内の復調回路部分の構成を
示す。コンパレータ（51）の正入力端子にアンテナ
（６）が、負入力端子に基準電圧発生回路（52）がそれ
ぞれ接続されている。このコンパレータ（51）の出力端
子には波形成形回路（53）が接続されている。そして、
アンテナ（６）で受信された受信信号はコンパレータ
（51）において基準電圧発生回路（52）で発生された基
準電圧と比較され、受信信号が基準電圧より高い電圧値
を有する場合にコンパレータ（51）から受信信号に対応
した信号が出力される。この出力信号は波形成形回路
（53）で所定の波形に成形された後、受信データとして
入出力制御回路（４）に伝送される。
示す。コンパレータ（51）の正入力端子にアンテナ
（６）が、負入力端子に基準電圧発生回路（52）がそれ
ぞれ接続されている。このコンパレータ（51）の出力端
子には波形成形回路（53）が接続されている。そして、
アンテナ（６）で受信された受信信号はコンパレータ
（51）において基準電圧発生回路（52）で発生された基
準電圧と比較され、受信信号が基準電圧より高い電圧値
を有する場合にコンパレータ（51）から受信信号に対応
した信号が出力される。この出力信号は波形成形回路
（53）で所定の波形に成形された後、受信データとして
入出力制御回路（４）に伝送される。
しかしながら、第８図に示されるように、変復調回路
（５）内の基準電圧発生回路（52）は電源電圧を抵抗
（54）及び（55）で分割することにより基準電圧を発生
させるため、これらの抵抗（54）及び（55）に常時電流
が流されていた。従って、カード保管時等、カードを使
用しないときでも電池（７）が消耗し、カード発行まで
の保管期間等によって実質的なICカードの寿命が短くな
るという問題点があった。
（５）内の基準電圧発生回路（52）は電源電圧を抵抗
（54）及び（55）で分割することにより基準電圧を発生
させるため、これらの抵抗（54）及び（55）に常時電流
が流されていた。従って、カード保管時等、カードを使
用しないときでも電池（７）が消耗し、カード発行まで
の保管期間等によって実質的なICカードの寿命が短くな
るという問題点があった。
この発明はこのような問題点を解消するためになされ
たもので、実使用での長寿命化を図ることのできる非接
触ICカードを提供することを目的とする。
たもので、実使用での長寿命化を図ることのできる非接
触ICカードを提供することを目的とする。
また、この発明はこのような非接触ICカードの実使用
での長寿命化を図るための使用方法を提供することも目
的としている。
での長寿命化を図るための使用方法を提供することも目
的としている。
請求項１に記載の非接触ICカードは、通常に動作する
通常モードと、通常モードへ復帰させるための起動信号
の受信動作のみ行うスリープモードとを具備する非接触
ICカードであって、外部とのデータの送受信を非接触で
行うためのアンテナ手段と、前記アンテナ手段で受信さ
れた信号をそれぞれ復調する第１及び第２の復調手段
と、前記第１の復調手段の動作のための回路電流を遮断
する遮断手段と、通常モードの際には前記第１の復調手
段を選択し、スリープモードの際には前記第２の復調手
段を選択すると共に第２の復調手段を選択する場合には
遮断手段により第１の復調手段の回路電流を遮断する制
御手段と、第１及び第２の復調手段のうち制御手段によ
り選択された復調手段で復調されるデータを処理するた
めのデータ処理手段と、データ処理手段からの信号を変
調してアンテナ手段に出力する変調手段と、前記の各手
段に電源を供給するための電池とを備えたものである。
通常モードと、通常モードへ復帰させるための起動信号
の受信動作のみ行うスリープモードとを具備する非接触
ICカードであって、外部とのデータの送受信を非接触で
行うためのアンテナ手段と、前記アンテナ手段で受信さ
れた信号をそれぞれ復調する第１及び第２の復調手段
と、前記第１の復調手段の動作のための回路電流を遮断
する遮断手段と、通常モードの際には前記第１の復調手
段を選択し、スリープモードの際には前記第２の復調手
段を選択すると共に第２の復調手段を選択する場合には
遮断手段により第１の復調手段の回路電流を遮断する制
御手段と、第１及び第２の復調手段のうち制御手段によ
り選択された復調手段で復調されるデータを処理するた
めのデータ処理手段と、データ処理手段からの信号を変
調してアンテナ手段に出力する変調手段と、前記の各手
段に電源を供給するための電池とを備えたものである。
請求項２に記載の非接触ICカードは、外部とのデータ
の送受信を非接触で行うためのデータ送受信手段と、外
部からリセット信号を非接触で受信するためのリセット
手段と、データ送受信手段に接続されると共にデータを
処理するためのデータ処理手段と、データ送受信手段の
動作を停止させる停止手段と、停止手段によりデータ送
受信手段の動作を停止させると共にリセット手段を介し
てリセット信号が受信されると停止手段によるデータ送
受信手段の動作を停止を解除する制御手段と、前記の各
手段に電源を供給するための電池とを備えたものであ
る。
の送受信を非接触で行うためのデータ送受信手段と、外
部からリセット信号を非接触で受信するためのリセット
手段と、データ送受信手段に接続されると共にデータを
処理するためのデータ処理手段と、データ送受信手段の
動作を停止させる停止手段と、停止手段によりデータ送
受信手段の動作を停止させると共にリセット手段を介し
てリセット信号が受信されると停止手段によるデータ送
受信手段の動作を停止を解除する制御手段と、前記の各
手段に電源を供給するための電池とを備えたものであ
る。
請求項３に記載の非接触ICカードの使用方法は、通常
に動作する通常モードと、通常モードへ復帰させるため
の起動信号の受信動作のみ行うスリープモードとを具備
する非接触ICカード使用方法であって、カード発行まで
はスリープモードで非接触ICカードを保管し、カード発
行後は非接触ICカードに起動信号を受信させることによ
り通常モードに移行させる方法である。
に動作する通常モードと、通常モードへ復帰させるため
の起動信号の受信動作のみ行うスリープモードとを具備
する非接触ICカード使用方法であって、カード発行まで
はスリープモードで非接触ICカードを保管し、カード発
行後は非接触ICカードに起動信号を受信させることによ
り通常モードに移行させる方法である。
請求項１に記載の非接触ICカードでは、制御手段が第
１及び第２の復調手段のうちの一方を選択し、第２の復
調手段が選択された場合には遮断手段が第１の復調手段
の回路電流を遮断する。
１及び第２の復調手段のうちの一方を選択し、第２の復
調手段が選択された場合には遮断手段が第１の復調手段
の回路電流を遮断する。
請求項２に記載の非接触ICカードでは、停止手段がデ
ータ送受信手段の動作を停止させ、リセット手段を介し
てリセット信号が受信されると制御手段は停止手段によ
るデータ送受信手段の動作の停止を解除する。
ータ送受信手段の動作を停止させ、リセット手段を介し
てリセット信号が受信されると制御手段は停止手段によ
るデータ送受信手段の動作の停止を解除する。
請求項３に記載の非接触ICカードの使用方法において
は、非接触ICカードはそのカード発行までは起動信号の
受信動作のみ行うスリープモードで保管され、カード発
行後は起動信号により通常モードに移行される。
は、非接触ICカードはそのカード発行までは起動信号の
受信動作のみ行うスリープモードで保管され、カード発
行後は起動信号により通常モードに移行される。
以下、この発明の実施例を添付図面に基づいて説明す
る。
る。
第１図はこの発明の一実施例に係る非接触ICカードの
構成を示すブロック図である。このICカードはIC（10）
を有しており、IC（10）にアンテナ回路（16）、電池
（17）及び水晶振動子（19）が接続されている。IC（1
0）はバス（18）に接続されたCPU（11）を有している。
バス（18）には、CPU（11）の動作制御のためのプログ
ラムを記憶するROM（12）、データを記憶するためのRAM
（13）及び外部装置（図示せず）とのデータの入出力を
制御する入出力制御回路（14）がそれぞれ接続されてい
る。さらに、バス（18）には、内部クロックを分周して
カウントするタイマ（20）とこのタイマ（20）の初期値
を設定するプリスケーラ（21）とが接続されている。
構成を示すブロック図である。このICカードはIC（10）
を有しており、IC（10）にアンテナ回路（16）、電池
（17）及び水晶振動子（19）が接続されている。IC（1
0）はバス（18）に接続されたCPU（11）を有している。
バス（18）には、CPU（11）の動作制御のためのプログ
ラムを記憶するROM（12）、データを記憶するためのRAM
（13）及び外部装置（図示せず）とのデータの入出力を
制御する入出力制御回路（14）がそれぞれ接続されてい
る。さらに、バス（18）には、内部クロックを分周して
カウントするタイマ（20）とこのタイマ（20）の初期値
を設定するプリスケーラ（21）とが接続されている。
入出力制御回路（14）は、シリアル非同期のデータ伝
送を行うUART（22）、UART（22）の伝送速度を設定する
ボーレート・ジェネレータ（23）及び搬送波を生成する
搬送波ジェネレータ（24）を備えている。この入出力制
御回路（14）には変復調回路（15）が接続され、この変
復調回路（15）にアンテナ回路（16）が接続されてい
る。変復調回路（15）には、UART（22）の出力を搬送波
で変調する変調回路（25）、アンテナ回路（16）からの
入力信号を復調する復調回路（26）、アンテナ回路16を
駆動するための出力トランジスタ（27）及び（28）が設
けられている。
送を行うUART（22）、UART（22）の伝送速度を設定する
ボーレート・ジェネレータ（23）及び搬送波を生成する
搬送波ジェネレータ（24）を備えている。この入出力制
御回路（14）には変復調回路（15）が接続され、この変
復調回路（15）にアンテナ回路（16）が接続されてい
る。変復調回路（15）には、UART（22）の出力を搬送波
で変調する変調回路（25）、アンテナ回路（16）からの
入力信号を復調する復調回路（26）、アンテナ回路16を
駆動するための出力トランジスタ（27）及び（28）が設
けられている。
CPU（11）及び変復調回路（15）の復調回路（26）に
はIC（10）内の各回路にクロック信号を供給するクロッ
ク発生回路（29）が接続されている。このクロック発生
回路（29）は、IC（10）外部の水晶振動子（19）に接続
されている。尚、（30）はCPU（11）の暴走を監視する
ための監視タイマである。
はIC（10）内の各回路にクロック信号を供給するクロッ
ク発生回路（29）が接続されている。このクロック発生
回路（29）は、IC（10）外部の水晶振動子（19）に接続
されている。尚、（30）はCPU（11）の暴走を監視する
ための監視タイマである。
また、IC（10）のリセット端子（47）にコイル（50）
が接続されており、外部装置で形成される磁場からの電
磁誘導によりコイル（50）に発生した信号をCMOSインバ
ータゲートからなるリセット受信回路（49）で検出し、
これをオアゲート（48）を介して内部リセット信号とし
て取り込むことができるように構成されている。
が接続されており、外部装置で形成される磁場からの電
磁誘導によりコイル（50）に発生した信号をCMOSインバ
ータゲートからなるリセット受信回路（49）で検出し、
これをオアゲート（48）を介して内部リセット信号とし
て取り込むことができるように構成されている。
さらに、RAM（13）の内部には、このICカードの状態
確認を行うための制御フラグ（131）が設定されてい
る。
確認を行うための制御フラグ（131）が設定されてい
る。
アンテナ回路（16）によりアンテナ手段が、変復調回
路（15）及びアンテナ回路（16）によりデータ送受信手
段が、CPU（11）によりデータ処理手段が、変調回路（2
5）により変調手段が、コイル（50）及びリセット受信
回路（49）によりリセット手段がそれぞれ構成されてい
る。
路（15）及びアンテナ回路（16）によりデータ送受信手
段が、CPU（11）によりデータ処理手段が、変調回路（2
5）により変調手段が、コイル（50）及びリセット受信
回路（49）によりリセット手段がそれぞれ構成されてい
る。
第２図に変復調回路（15）の復調回路（26）の内部構
成を示す。アンテナ回路（16）がコンパレータ（101）
の正入力端子及びCMOSインバータ（102）に接続されて
いる。コンパレータ（101）の負入力端子には電源電圧
を抵抗（103）及び（104）で分圧して基準電圧を発生さ
せる基準電圧回路が接続され、抵抗（103）と電源ライ
ンとの間には遮断手段となるトランジスタ（106）が接
続されている。コンパレータ（101）は、基準電圧回路
で発生される基準電圧をしきい値として有するため、動
作時は基準電圧回路に常時バイアス電流が流れているこ
とが必要である。尚、このコンパレータ（101）のしき
い値は、通常のカード使用時に外部装置からの信号を受
信できるように、比較的低く設定されている。一方、CM
OSインバータ（102）はコンパレータ（101）より高いし
きい値を有しており、受信待ちの状態ではほとんど電流
を消費しない。
成を示す。アンテナ回路（16）がコンパレータ（101）
の正入力端子及びCMOSインバータ（102）に接続されて
いる。コンパレータ（101）の負入力端子には電源電圧
を抵抗（103）及び（104）で分圧して基準電圧を発生さ
せる基準電圧回路が接続され、抵抗（103）と電源ライ
ンとの間には遮断手段となるトランジスタ（106）が接
続されている。コンパレータ（101）は、基準電圧回路
で発生される基準電圧をしきい値として有するため、動
作時は基準電圧回路に常時バイアス電流が流れているこ
とが必要である。尚、このコンパレータ（101）のしき
い値は、通常のカード使用時に外部装置からの信号を受
信できるように、比較的低く設定されている。一方、CM
OSインバータ（102）はコンパレータ（101）より高いし
きい値を有しており、受信待ちの状態ではほとんど電流
を消費しない。
CPU（11）から受信イネーブル信号及び受信選択信号
をそれぞれ伝送する信号線（114）及び（115）がアンド
ゲート（110）に接続されている。また、信号線（115）
はインバータ（112）に接続され、インバータ（112）の
出力及び信号線（114）がアンドゲート（111）に接続さ
れている。コンパレータ（101）の出力及びアンドゲー
ト（110）の出力はアンドゲート（107）に接続され、CM
OSインバータ（102）の出力及びアンドゲート（111）の
出力はアンドゲート（108）に接続されている。これら
アンドゲート（107）及び（108）の出力がオアゲート
（109）を介して波形成形回路（113）に接続されてい
る。また、アンドゲート（110）の出力は、インバータ
（105）を介してトランジスタ（106）のゲートに接続さ
れている。
をそれぞれ伝送する信号線（114）及び（115）がアンド
ゲート（110）に接続されている。また、信号線（115）
はインバータ（112）に接続され、インバータ（112）の
出力及び信号線（114）がアンドゲート（111）に接続さ
れている。コンパレータ（101）の出力及びアンドゲー
ト（110）の出力はアンドゲート（107）に接続され、CM
OSインバータ（102）の出力及びアンドゲート（111）の
出力はアンドゲート（108）に接続されている。これら
アンドゲート（107）及び（108）の出力がオアゲート
（109）を介して波形成形回路（113）に接続されてい
る。また、アンドゲート（110）の出力は、インバータ
（105）を介してトランジスタ（106）のゲートに接続さ
れている。
受信イネーブル信号は、コンパレータ（101）あるい
はCMOSインバータ（102）の出力を波形成形回路（113）
を介して受信データとして取り込むための制御信号であ
る。一方、受信選択信号は、コンパレータ（101）とCMO
Sインバータ（102）のいずれを選択するかを決定する制
御信号である。
はCMOSインバータ（102）の出力を波形成形回路（113）
を介して受信データとして取り込むための制御信号であ
る。一方、受信選択信号は、コンパレータ（101）とCMO
Sインバータ（102）のいずれを選択するかを決定する制
御信号である。
受信イネーブル信号及び受信選択信号が共に“H"レベ
ルの場合には、アンドゲート（110）の出力は“H"レベ
ルとなるのでトランジスタ（106）が導通状態となって
基準電圧回路にバイアス電流が流れる一方、アンドゲー
ト（111）の出力が“L"レベルとなるのでアンドゲート
（108）は遮断状態となる。すなわち、コンパレータ（1
01）による復調が可能な通常モードが設定される。
ルの場合には、アンドゲート（110）の出力は“H"レベ
ルとなるのでトランジスタ（106）が導通状態となって
基準電圧回路にバイアス電流が流れる一方、アンドゲー
ト（111）の出力が“L"レベルとなるのでアンドゲート
（108）は遮断状態となる。すなわち、コンパレータ（1
01）による復調が可能な通常モードが設定される。
受信イネーブル信号及び受信選択信号の少なくとも一
方が“L"レベルの場合には、アンドゲート（110）の出
力が“L"レベルとなるのでアンドゲート（107）が遮断
状態になると共にトランジスタ（106）が遮断されて基
準電圧回路にバイアス電流が流れなくなる。すなわち、
コンパレータ（101）は作動し得ない状態となり、復調
回路（26）の消費電力は極めて小さくなる。この状態を
スリープモードと呼ぶことにする。スリープモードにお
いては、さらに以下に述べる二つのモードがある。
方が“L"レベルの場合には、アンドゲート（110）の出
力が“L"レベルとなるのでアンドゲート（107）が遮断
状態になると共にトランジスタ（106）が遮断されて基
準電圧回路にバイアス電流が流れなくなる。すなわち、
コンパレータ（101）は作動し得ない状態となり、復調
回路（26）の消費電力は極めて小さくなる。この状態を
スリープモードと呼ぶことにする。スリープモードにお
いては、さらに以下に述べる二つのモードがある。
受信イネーブル信号が“H"レベルで且つ受信選択信号
が“L"レベルの場合は、アンドゲート（111）の出力が
“H"レベルとなるのでCMOSインバータ（102）の出力は
アンドゲート（108）を介してオアゲート（109）及び波
形成形回路（113）に接続される。その結果、アンテナ
回路（16）で受信された信号をCMOSインバータ（102）
で検出することが可能となる。一方、受信イネーブル信
号が“L"レベルの場合には、アンドゲート（110）及び
（111）の出力は共に“L"レベルとなるので、アンドゲ
ート（107）及び（108）は共に遮断状態となる。すなわ
ち、復調回路（26）は動作停止の状態となる。
が“L"レベルの場合は、アンドゲート（111）の出力が
“H"レベルとなるのでCMOSインバータ（102）の出力は
アンドゲート（108）を介してオアゲート（109）及び波
形成形回路（113）に接続される。その結果、アンテナ
回路（16）で受信された信号をCMOSインバータ（102）
で検出することが可能となる。一方、受信イネーブル信
号が“L"レベルの場合には、アンドゲート（110）及び
（111）の出力は共に“L"レベルとなるので、アンドゲ
ート（107）及び（108）は共に遮断状態となる。すなわ
ち、復調回路（26）は動作停止の状態となる。
請求項１に記載のICカードにおいては、コンパレータ
（101）及び基準電圧回路により第１の復調手段が、CMO
Sインバータ（102）により第２の復調手段が、トランジ
スタ（106）により遮断手段が、アンドゲート（107）、
（108）、（110）、（111）、オアゲート（109）、イン
バータ（105）、（112）及びCPU（11）により制御手段
がそれぞれ形成されている。
（101）及び基準電圧回路により第１の復調手段が、CMO
Sインバータ（102）により第２の復調手段が、トランジ
スタ（106）により遮断手段が、アンドゲート（107）、
（108）、（110）、（111）、オアゲート（109）、イン
バータ（105）、（112）及びCPU（11）により制御手段
がそれぞれ形成されている。
また、請求項２に記載のICカードにおいては、トラン
ジスタ（106）、アンドゲート（107）、（108）、（11
0）、（111）、インバータ（105）、（112）、オアゲー
ト（109）及びCPU（11）により停止手段及び制御手段が
形成されている。
ジスタ（106）、アンドゲート（107）、（108）、（11
0）、（111）、インバータ（105）、（112）、オアゲー
ト（109）及びCPU（11）により停止手段及び制御手段が
形成されている。
次に、実施例の動作を説明する。第３図のフローチャ
ートを参照してICカードをスリープモードにする動作を
説明する。まず、CPU（11）の動作時で且つコマンド待
ち状態に図示しない外部装置からコントロールキーを送
信する。このコントロールキーは、アンテナ回路（16）
で受信された後、復調回路（26）及び入出力制御回路
（14）を介してCPU（11）に入力される。CPU（11）は、
ステップS1で、入力されたコントロールキーをRAM（1
3）あるいはROM（12）内の所定の領域に記録されている
参照キーと比較照合する。ステップS2で照合が正常であ
ると判定されると、CPU（11）はステップS3でRAM（13）
内の制御フラグ（131）をリセットする。
ートを参照してICカードをスリープモードにする動作を
説明する。まず、CPU（11）の動作時で且つコマンド待
ち状態に図示しない外部装置からコントロールキーを送
信する。このコントロールキーは、アンテナ回路（16）
で受信された後、復調回路（26）及び入出力制御回路
（14）を介してCPU（11）に入力される。CPU（11）は、
ステップS1で、入力されたコントロールキーをRAM（1
3）あるいはROM（12）内の所定の領域に記録されている
参照キーと比較照合する。ステップS2で照合が正常であ
ると判定されると、CPU（11）はステップS3でRAM（13）
内の制御フラグ（131）をリセットする。
次に、ステップS4で、スリープモードから通常モード
に移行させる際の起動方法を指示する指令を外部装置か
ら送信し、起動方法の選択を行う。この実施例では、起
動方法として、アンテナ回路（16）を介して復調回路
（26）内のCMOSインバータ（102）でトリガ受信を行う
方法、及び復調回路（26）を使用せずコイル（50）及
びリセット受信回路（49）でリセット信号を受信する方
法のいずれかを選択できるように構成されている。
に移行させる際の起動方法を指示する指令を外部装置か
ら送信し、起動方法の選択を行う。この実施例では、起
動方法として、アンテナ回路（16）を介して復調回路
（26）内のCMOSインバータ（102）でトリガ受信を行う
方法、及び復調回路（26）を使用せずコイル（50）及
びリセット受信回路（49）でリセット信号を受信する方
法のいずれかを選択できるように構成されている。
CPU（11）は、ステップS5で復調回路（26）を使用す
る起動方法が選択されたと判定すると、ステップS6及
びS7で順次“H"レベルの受信イネーブル信号及び“L"レ
ベルの受信選択信号を復調回路（26）に出力する。これ
により、第２図に示されるトランジスタ（106）が遮断
状態となってスリープモードが設定される。ただし、こ
のときアンドゲート（111）から“H"レベルの信号がア
ンドゲート（108）に出力されるので、CMOSインバータ
（102）によるトリガ受信が可能になる。一方、ステッ
プS5で復調回路（26）を使用しない起動方法が選択さ
れたと判定されると、CPU（11）はステップS8で“L"レ
ベルの受信イネールブ信号を復調回路（26）に出力す
る。これにより、トランジスタ（106）が遮断状態にな
ってスリープモードが設定されるが、このときアンドゲ
ート（107）及び（108）が共に遮断され、復調回路（2
6）は動作停止の状態となる。
る起動方法が選択されたと判定すると、ステップS6及
びS7で順次“H"レベルの受信イネーブル信号及び“L"レ
ベルの受信選択信号を復調回路（26）に出力する。これ
により、第２図に示されるトランジスタ（106）が遮断
状態となってスリープモードが設定される。ただし、こ
のときアンドゲート（111）から“H"レベルの信号がア
ンドゲート（108）に出力されるので、CMOSインバータ
（102）によるトリガ受信が可能になる。一方、ステッ
プS5で復調回路（26）を使用しない起動方法が選択さ
れたと判定されると、CPU（11）はステップS8で“L"レ
ベルの受信イネールブ信号を復調回路（26）に出力す
る。これにより、トランジスタ（106）が遮断状態にな
ってスリープモードが設定されるが、このときアンドゲ
ート（107）及び（108）が共に遮断され、復調回路（2
6）は動作停止の状態となる。
このようにしてスリープモードを設定した後、CPU（1
1）はクロック発生回路（29）による内部クロックの発
生を停止させて待機状態に移行する。また、ステップS2
においてコントロールキーの照合が正常でないと判定さ
れた場合には、スリープモードの設定を行わずにそのま
ま内部クロックの発生を停止させて待機状態となる。
1）はクロック発生回路（29）による内部クロックの発
生を停止させて待機状態に移行する。また、ステップS2
においてコントロールキーの照合が正常でないと判定さ
れた場合には、スリープモードの設定を行わずにそのま
ま内部クロックの発生を停止させて待機状態となる。
次に、第４図のフローチャートを参照しつつ復調回路
（26）を使用してスリープモードから通常モードに復帰
させる起動方法を説明する。尚、受信イネーブル信号
が“Ｈ“レベルで且つ受信選択信号が“L"レベルである
ものとする。まず、外部装置から起動信号としてトリガ
信号がアンテナ回路（16）で受信され、復調回路（26）
のCMOSインバータ（102）に入力される。このトリガ信
号は通常の要求信号より高い信号レベルを有しており、
このためのCMOSインバータ（102）で検出されてアンド
ゲート（108）及びオアゲート（109）を介して波形成形
回路（113）に入力される。トリガ信号はここで成形さ
れた後、第１図のクロック発生回路（29）に入力され、
これによりクロック発生回路（29）はステップS11で内
部クロックの起動を行う。
（26）を使用してスリープモードから通常モードに復帰
させる起動方法を説明する。尚、受信イネーブル信号
が“Ｈ“レベルで且つ受信選択信号が“L"レベルである
ものとする。まず、外部装置から起動信号としてトリガ
信号がアンテナ回路（16）で受信され、復調回路（26）
のCMOSインバータ（102）に入力される。このトリガ信
号は通常の要求信号より高い信号レベルを有しており、
このためのCMOSインバータ（102）で検出されてアンド
ゲート（108）及びオアゲート（109）を介して波形成形
回路（113）に入力される。トリガ信号はここで成形さ
れた後、第１図のクロック発生回路（29）に入力され、
これによりクロック発生回路（29）はステップS11で内
部クロックの起動を行う。
このようにして内部クロックが起動すると、CPU（1
1）はステップS12で外部装置との通信を制御するための
入出力制御回路（14）の制御パラメータを設定する。次
に、CPU（11）はステップS13でRAM（13）内の制御フラ
グ（131）がセットされているか否かを判定する。判定
の結果、制御フラグ（131）がセットされていない場合
には、このICカードはスリープモードにあるものと判断
し、ステップS14で受信選択信号を“H"レベルとするこ
とによりスリープモードから通常モードへの移行を行っ
た後、ステップS15で外部装置から発行者キーを受信す
う。CPU（11）はステップS16で、受信された発行者キー
RAM（13）あるいはROM（12）内の所定の領域に記録され
ている参照キーと比較参照する。照合が正常であると判
定された場合には、ステップS17で外部装置から発行コ
マンドを受信し、ステップS18で発行コマンドに対する
処理を実行する。これらのステップS17及びS18は、ステ
ップS19で発行処理が終了したと判定されるまで繰り返
される。
1）はステップS12で外部装置との通信を制御するための
入出力制御回路（14）の制御パラメータを設定する。次
に、CPU（11）はステップS13でRAM（13）内の制御フラ
グ（131）がセットされているか否かを判定する。判定
の結果、制御フラグ（131）がセットされていない場合
には、このICカードはスリープモードにあるものと判断
し、ステップS14で受信選択信号を“H"レベルとするこ
とによりスリープモードから通常モードへの移行を行っ
た後、ステップS15で外部装置から発行者キーを受信す
う。CPU（11）はステップS16で、受信された発行者キー
RAM（13）あるいはROM（12）内の所定の領域に記録され
ている参照キーと比較参照する。照合が正常であると判
定された場合には、ステップS17で外部装置から発行コ
マンドを受信し、ステップS18で発行コマンドに対する
処理を実行する。これらのステップS17及びS18は、ステ
ップS19で発行処理が終了したと判定されるまで繰り返
される。
発行処理が終了すると、CPU（11）はステップS20で制
御フラグ（131）をセットする。その後、CPU（11）はク
ロック発生回路（29）による内部クロックの発生を停止
させて待機状態となる。
御フラグ（131）をセットする。その後、CPU（11）はク
ロック発生回路（29）による内部クロックの発生を停止
させて待機状態となる。
このようにしてスリープモードから通常モードに復帰
した後に外部装置からトリガを受信すると、トリガ信号
は今度は復調回路（26）のコンパレータ（101）で検出
され、これによりステップS11で内部クロックの起動が
行われる。次いでステップS12で入出力制御回路（14）
の制御パラメータが設定された後、CPU（11）はステッ
プS13で制御フラグ（131）がセットされているか否かを
判定するが、このとき既に制御フラグ（131）はセット
されているので、ステップS21に進み、外部装置からア
プリケーションコマンドの受信が行われる。そして、ス
テップS22でアプリケーションコマンドに対する処理が
実行される。これらのステップS21及びS22は、ステップ
S23で全ての処理が終了したと判定されるまで繰り返さ
れ、全ての処理が終了すると、CPU（11）はクロック発
生回路（29）による内部クロックの発生を停止させて待
機状態となる。
した後に外部装置からトリガを受信すると、トリガ信号
は今度は復調回路（26）のコンパレータ（101）で検出
され、これによりステップS11で内部クロックの起動が
行われる。次いでステップS12で入出力制御回路（14）
の制御パラメータが設定された後、CPU（11）はステッ
プS13で制御フラグ（131）がセットされているか否かを
判定するが、このとき既に制御フラグ（131）はセット
されているので、ステップS21に進み、外部装置からア
プリケーションコマンドの受信が行われる。そして、ス
テップS22でアプリケーションコマンドに対する処理が
実行される。これらのステップS21及びS22は、ステップ
S23で全ての処理が終了したと判定されるまで繰り返さ
れ、全ての処理が終了すると、CPU（11）はクロック発
生回路（29）による内部クロックの発生を停止させて待
機状態となる。
尚、ステップS16において発行者キーの照合が正常で
ないと判定された場合には、発行処理を行わずにステッ
プS24で受信選択信号を“L"レベルとすることにより再
びスリープモードに戻した後、内部クロックの発生を停
止させて待機状態となる。
ないと判定された場合には、発行処理を行わずにステッ
プS24で受信選択信号を“L"レベルとすることにより再
びスリープモードに戻した後、内部クロックの発生を停
止させて待機状態となる。
次に、第５図のフローチャートを参照しつつ復調回路
（26）を使用せずにコイル（50）及びリセット受信回路
（49）を利用してスリープモードから通常モードに復帰
させる起動方法を説明する。尚、受信イネーブル信号
は“L"レベルであるものとする。まず、外部装置から起
動信号としてリセット信号がコイル（50）で電磁誘導に
より受信され、CMOSインバータゲートからなるリセット
受信回路（49）で検出される。このリセット信号はオア
ゲート（48）を介してクロック発生回路（29）に取り込
まれ、これにより内部クロックが起動される。
（26）を使用せずにコイル（50）及びリセット受信回路
（49）を利用してスリープモードから通常モードに復帰
させる起動方法を説明する。尚、受信イネーブル信号
は“L"レベルであるものとする。まず、外部装置から起
動信号としてリセット信号がコイル（50）で電磁誘導に
より受信され、CMOSインバータゲートからなるリセット
受信回路（49）で検出される。このリセット信号はオア
ゲート（48）を介してクロック発生回路（29）に取り込
まれ、これにより内部クロックが起動される。
このようにして内部クロックが起動すると、CPU（1
1）はステップS31で動作のための初期設定を実行し、さ
らにステップS32及びS33で受信選択信号及び受信イネー
ブル信号を共に“H"レベルとすることによりスリープモ
ードから通常モードへの移行を行う。次に、CPU（11）
はステップS34でRAM（13）内の制御フラグ（131）がセ
ットされているか否かを判定する。判定の結果、制御フ
ラグ（131）がセットされていない場合には、このICカ
ードはスリープモードにあったものと判断して発行処理
を行うために、ステップS35で外部装置から発行者キー
を受信する。CPU（11）はステップS36で、受信された発
行者キーをRAM（13）あるいはROM（12）内の所定の領域
に記録されている参照キーと比較照合する。照合が正常
であると判定された場合には、ステップS37〜S39におい
て第４図のステップS16〜S18と同様にして発行処理が行
われる。
1）はステップS31で動作のための初期設定を実行し、さ
らにステップS32及びS33で受信選択信号及び受信イネー
ブル信号を共に“H"レベルとすることによりスリープモ
ードから通常モードへの移行を行う。次に、CPU（11）
はステップS34でRAM（13）内の制御フラグ（131）がセ
ットされているか否かを判定する。判定の結果、制御フ
ラグ（131）がセットされていない場合には、このICカ
ードはスリープモードにあったものと判断して発行処理
を行うために、ステップS35で外部装置から発行者キー
を受信する。CPU（11）はステップS36で、受信された発
行者キーをRAM（13）あるいはROM（12）内の所定の領域
に記録されている参照キーと比較照合する。照合が正常
であると判定された場合には、ステップS37〜S39におい
て第４図のステップS16〜S18と同様にして発行処理が行
われる。
発行処理が終了すると、CPU（11）はステップS40で制
御フラグ（131）をセットした後、クロック発生回路（2
9）により内部クロックの発生を停止させて待機状態と
なる。
御フラグ（131）をセットした後、クロック発生回路（2
9）により内部クロックの発生を停止させて待機状態と
なる。
尚、ステップS36において発行者キーの照合が正常で
ないと判定された場合には、発行処理を行わずにステッ
プS41で受信イネーブル信号を“L"レベルとしてスリー
プモードに戻し、その後内部クロックの発生を停止させ
て待機状態となる。
ないと判定された場合には、発行処理を行わずにステッ
プS41で受信イネーブル信号を“L"レベルとしてスリー
プモードに戻し、その後内部クロックの発生を停止させ
て待機状態となる。
第６図は第１図に示した非接触ICカードの使用方法を
示すフローチャートである。まず、ステップS51でICカ
ードを製造した後、ステップS52で第３図のフローチャ
ートに従ってスリープモードにセットし、この状態でカ
ード発行者に出荷する。カード発行者は、カード発行ま
での期間このICカードをスリープモードのまま保管す
る。カード発行時には、ステップS53で発行処理を実施
してステップS54で通常モードにセットする。このよう
にして通常モードにセットされたICカードは所定の使用
に付された後、ステップS55で回収される。さらに、回
収されたICカードを再利用する場合には、続くステップ
S56でステップS52に戻り、再びスリープモードにセット
され次のカード発行まで保管される。
示すフローチャートである。まず、ステップS51でICカ
ードを製造した後、ステップS52で第３図のフローチャ
ートに従ってスリープモードにセットし、この状態でカ
ード発行者に出荷する。カード発行者は、カード発行ま
での期間このICカードをスリープモードのまま保管す
る。カード発行時には、ステップS53で発行処理を実施
してステップS54で通常モードにセットする。このよう
にして通常モードにセットされたICカードは所定の使用
に付された後、ステップS55で回収される。さらに、回
収されたICカードを再利用する場合には、続くステップ
S56でステップS52に戻り、再びスリープモードにセット
され次のカード発行まで保管される。
以上のような使用方法を採れば、ICカードは保管時に
はスリープモードにセットされるので、電池（17）の消
耗が抑制され、ICカードの実使用での長寿命化が図られ
る。
はスリープモードにセットされるので、電池（17）の消
耗が抑制され、ICカードの実使用での長寿命化が図られ
る。
以上説明したように、請求項１に記載の非接触ICカー
ドでは、通常に動作する通常モードと、通常モードへ復
帰させるための起動信号の受信動作のみ行うスリープモ
ードとを具備する非接触ICカードであって、外部とのデ
ータの送受信を非接触で行うためのアンテナ手段と、前
記アンテナ手段で受信された信号をそれぞれ復調する第
１及び第２の復調手段と、前記第１の復調手段の動作の
ための回路電流を遮断する遮断手段と、通常モードの際
には前記第１の復調手段を選択し、スリープモードの際
には前記第２の復調手段を選択すると共に第２の復調手
段を選択する場合には遮断手段により第１の復調手段の
回路電流を遮断する制御手段と、第１及び第２の復調手
段のうち制御手段により選択された復調手段で復調され
るデータを処理するためのデータ処理手段と、データ処
理手段からの信号を変調してアンテナ手段に出力する変
調手段と、前記の各手段に電源を供給するための電池と
を備えているので、未使用時の電池の消耗を抑制してカ
ードの実使用での長寿命化を図ることが可能となる。
ドでは、通常に動作する通常モードと、通常モードへ復
帰させるための起動信号の受信動作のみ行うスリープモ
ードとを具備する非接触ICカードであって、外部とのデ
ータの送受信を非接触で行うためのアンテナ手段と、前
記アンテナ手段で受信された信号をそれぞれ復調する第
１及び第２の復調手段と、前記第１の復調手段の動作の
ための回路電流を遮断する遮断手段と、通常モードの際
には前記第１の復調手段を選択し、スリープモードの際
には前記第２の復調手段を選択すると共に第２の復調手
段を選択する場合には遮断手段により第１の復調手段の
回路電流を遮断する制御手段と、第１及び第２の復調手
段のうち制御手段により選択された復調手段で復調され
るデータを処理するためのデータ処理手段と、データ処
理手段からの信号を変調してアンテナ手段に出力する変
調手段と、前記の各手段に電源を供給するための電池と
を備えているので、未使用時の電池の消耗を抑制してカ
ードの実使用での長寿命化を図ることが可能となる。
請求項２に記載の非接触ICカードでは、外部とのデー
タの送受信を非接触で行うためのデータ送受信手段と、
外部からリセット信号を非接触で受信するためのリセッ
ト手段と、データ送受信手段に接続されると共にデータ
を処理するためのデータ処理手段と、データ送受信手段
の動作を停止させる停止手段と、停止手段によりデータ
送受信手段の動作を停止させると共にリセット手段を介
してリセット信号が受信されると停止手段によるデータ
送受信手段の動作の停止を解除する制御手段と、前記の
各手段に電源を供給するための電池とを備えているの
で、カードの未使用時の電池の消耗が抑制され、カード
の実質的な寿命を延ばずことができる。
タの送受信を非接触で行うためのデータ送受信手段と、
外部からリセット信号を非接触で受信するためのリセッ
ト手段と、データ送受信手段に接続されると共にデータ
を処理するためのデータ処理手段と、データ送受信手段
の動作を停止させる停止手段と、停止手段によりデータ
送受信手段の動作を停止させると共にリセット手段を介
してリセット信号が受信されると停止手段によるデータ
送受信手段の動作の停止を解除する制御手段と、前記の
各手段に電源を供給するための電池とを備えているの
で、カードの未使用時の電池の消耗が抑制され、カード
の実質的な寿命を延ばずことができる。
また、請求項３に記載の非接触ICカードの使用方法に
おいては、カード発行まではスリープモードで非接触IC
カードを保管し、カード発行後は非接触ICカードに起動
信号を受信させることにより通常モードに移行させるの
で、カードの保管時における内蔵電池の消耗が抑制さ
れ、発行後のカードの寿命が長くなる。
おいては、カード発行まではスリープモードで非接触IC
カードを保管し、カード発行後は非接触ICカードに起動
信号を受信させることにより通常モードに移行させるの
で、カードの保管時における内蔵電池の消耗が抑制さ
れ、発行後のカードの寿命が長くなる。
第１図はこの発明の一実施例に係る非接触ICカードの構
成を示すブロック図、第２図は復調回路の内部回路を示
すブロック図、第３図ないし第５図はそれぞれ実施例の
動作を示すフローチャート図、第６図はこの発明に係る
非接触ICカードの使用方法を示すフローチャート図、第
７図は従来の非接触ICカードの構成を示すブロック図、
第８図は第７図のICカードにおける変復調回路の復調回
路部分を示すブロック図である。 図において、（11）はCPU、（15）は変復調回路、（1
6）はアンテナ回路、（17）は電池、（25）は変調回
路、（49）はリセット受信回路、（50）はコイル、（10
1）はコンパレータ、（102）はCMOSインバータ、（10
6）はトランジスタ、（105）及び（112）はインバー
タ、（107）、（108）、（110）及び（111）はアンドゲ
ート、（109）はオアゲートである。 なお、各図中同一符号は同一または相当部分を示す。
成を示すブロック図、第２図は復調回路の内部回路を示
すブロック図、第３図ないし第５図はそれぞれ実施例の
動作を示すフローチャート図、第６図はこの発明に係る
非接触ICカードの使用方法を示すフローチャート図、第
７図は従来の非接触ICカードの構成を示すブロック図、
第８図は第７図のICカードにおける変復調回路の復調回
路部分を示すブロック図である。 図において、（11）はCPU、（15）は変復調回路、（1
6）はアンテナ回路、（17）は電池、（25）は変調回
路、（49）はリセット受信回路、（50）はコイル、（10
1）はコンパレータ、（102）はCMOSインバータ、（10
6）はトランジスタ、（105）及び（112）はインバー
タ、（107）、（108）、（110）及び（111）はアンドゲ
ート、（109）はオアゲートである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (3)
- 【請求項１】通常に動作する通常モードと、通常モード
へ復帰させるための起動信号の受信動作のみ行うスリー
プモードとを具備する非接触ICカードであって、 外部とのデータの送受信を非接触で行うためのアンテナ
手段と、 前記アンテナ手段で受信された信号をそれぞれ復調する
第１及び第２の復調手段と、 前記第１の復調手段の動作のための回路電流を遮断する
遮断手段と、 通常モードの際には前記第１の復調手段を選択し、スリ
ープモードの際には前記第２の復調手段を選択すると共
に前記第２の復調手段を選択する場合には前記遮断手段
により前記第１の復調手段の回路電流を遮断する制御手
段と、 前記第１及び第２の復調手段のうち前記制御手段により
選択された復調手段で復調されるデータを処理するため
のデータ処理手段と、 前記データ処理手段からの信号を変調して前記アンテナ
手段に出力する変調手段と、 前記の各手段に電源を供給するための電池と を備えたことを特徴とする非接触ICカード。 - 【請求項２】外部とのデータの送受信を非接触で行うた
めのデータ送受信手段と、 外部からリセット信号を非接触で受信するためのリセッ
ト手段と、 前記データ送受信手段に接続されると共にデータを処理
するためのデータ処理手段と、 前記データ送受信手段の動作を停止させる停止手段と、 前記停止手段により前記データ送受信手段の動作を停止
させると共に前記リセット手段を介してリセット信号を
受信されると前記停止手段による前記データ送受信手段
の動作の停止を解除する制御手段と、 前記の各手段に電源を供給するための電池と を備えたことを特徴とする非接触ICカード。 - 【請求項３】通常に動作する通常モードと、通常モード
へ復帰させるための起動信号の受信動作のみ行うスリー
プモードとを具備する非接触ICカードの使用方法であっ
て、 カード発行まではスリープモードで非接触ICカードを保
管し、 カード発行後は前記非接触ICカードに起動信号を受信さ
せることにより通常モードに移行させる ことを特徴とする非接触ICカードの使用方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2247239A JP2549192B2 (ja) | 1990-09-19 | 1990-09-19 | 非接触ｉｃカード及びその使用方法 |
| US07/762,364 US5220158A (en) | 1990-09-19 | 1991-09-19 | Non-contact ic card and method of using the same |
| DE4131222A DE4131222C2 (de) | 1990-09-19 | 1991-09-19 | Kontaktfreie IC-Karte für den drahtlosen Informationsaustausch mit externen Geräten |
| GB9409209A GB2275803B (en) | 1990-09-19 | 1991-09-19 | Non-contact IC card and method of using the same |
| GB9409208A GB2276024B (en) | 1990-09-19 | 1991-09-19 | Non-contact IC card and method of using the same |
| GB9120408A GB2251108B (en) | 1990-09-19 | 1991-09-19 | Non-contact IC card and method of using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2247239A JP2549192B2 (ja) | 1990-09-19 | 1990-09-19 | 非接触ｉｃカード及びその使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127290A JPH04127290A (ja) | 1992-04-28 |
| JP2549192B2 true JP2549192B2 (ja) | 1996-10-30 |
Family
ID=17160525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2247239A Expired - Lifetime JP2549192B2 (ja) | 1990-09-19 | 1990-09-19 | 非接触ｉｃカード及びその使用方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5220158A (ja) |
| JP (1) | JP2549192B2 (ja) |
| DE (1) | DE4131222C2 (ja) |
| GB (1) | GB2251108B (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69223381T2 (de) * | 1991-05-22 | 1998-06-10 | Kyodo Printing Co Ltd | Kontaktlose ic-karte |
| JPH0528330A (ja) * | 1991-07-24 | 1993-02-05 | Mitsubishi Electric Corp | 非接触型可搬担体及びその初期化方法 |
| JP2747395B2 (ja) * | 1992-07-20 | 1998-05-06 | 三菱電機株式会社 | 非接触ｉｃカード、非接触ｉｃカードリーダライタ及びデータ伝送方法 |
| JP2713529B2 (ja) * | 1992-08-21 | 1998-02-16 | 三菱電機株式会社 | 信号受信用コイルおよびこれを使用した非接触ｉｃカード |
| US6058497A (en) * | 1992-11-20 | 2000-05-02 | Micron Technology, Inc. | Testing and burn-in of IC chips using radio frequency transmission |
| US5983363A (en) * | 1992-11-20 | 1999-11-09 | Micron Communications, Inc. | In-sheet transceiver testing |
| JP3600266B2 (ja) * | 1994-04-08 | 2004-12-15 | 株式会社ルネサステクノロジ | 非接触ｉｃカードインタフェース装置及びそれを用いた通信システム |
| JPH07296125A (ja) * | 1994-04-28 | 1995-11-10 | Mitsubishi Denki Semiconductor Software Kk | リーダライタ及び非接触ｉｃカードシステム |
| US5451763A (en) * | 1994-07-05 | 1995-09-19 | Alto Corporation | Personal medical IC card and read/write unit |
| JPH0830749A (ja) * | 1994-07-13 | 1996-02-02 | Mitsubishi Electric Corp | 非接触ｉｃカード |
| US5907597A (en) * | 1994-08-05 | 1999-05-25 | Smart Tone Authentication, Inc. | Method and system for the secure communication of data |
| US5583933A (en) * | 1994-08-05 | 1996-12-10 | Mark; Andrew R. | Method and apparatus for the secure communication of data |
| JP3526928B2 (ja) * | 1994-11-15 | 2004-05-17 | 株式会社ルネサスＬｓｉデザイン | 非接触ｉｃカードシステム |
| US5671271A (en) | 1995-05-25 | 1997-09-23 | Henderson; Daniel A. | Dialer programming system and device with integrated printing process |
| DE19612718B4 (de) * | 1996-03-29 | 2006-06-29 | Ods Landis & Gyr Gmbh & Co. Kg | Chipkarte mit Batterie sowie Verfahren zur Montage einer Chipmodul/Batterie-Einheit |
| US5847447A (en) * | 1996-07-09 | 1998-12-08 | Ambient Corporation | Capcitively coupled bi-directional data and power transmission system |
| SG54559A1 (en) | 1996-09-13 | 1998-11-16 | Hitachi Ltd | Power transmission system ic card and information communication system using ic card |
| JP3392016B2 (ja) * | 1996-09-13 | 2003-03-31 | 株式会社日立製作所 | 電力伝送システム並びに電力伝送および情報通信システム |
| US5815020A (en) * | 1996-09-24 | 1998-09-29 | Motorola, Inc. | Balance differential receiver |
| US5812942A (en) * | 1996-09-24 | 1998-09-22 | Motorola, Inc. | Balanced differential radio receiver and method of operation |
| JPH10193849A (ja) | 1996-12-27 | 1998-07-28 | Rohm Co Ltd | 回路チップ搭載カードおよび回路チップモジュール |
| US6119255A (en) | 1998-01-21 | 2000-09-12 | Micron Technology, Inc. | Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit |
| US6714121B1 (en) * | 1999-08-09 | 2004-03-30 | Micron Technology, Inc. | RFID material tracking method and apparatus |
| JP3931500B2 (ja) * | 1999-09-22 | 2007-06-13 | 松下電器産業株式会社 | 非接触ｉｃカードおよびそのデータ処理方法 |
| EP1109128B1 (de) * | 1999-12-16 | 2006-08-23 | Infineon Technologies AG | Chipkarte mit zwei Demodulationseinrichtungen |
| EP1136940B1 (de) * | 2000-03-22 | 2008-05-21 | Infineon Technologies AG | Chipkarte |
| EP1284469B1 (en) | 2000-05-22 | 2009-07-15 | Panasonic Corporation | Ic card |
| JP2002354707A (ja) | 2001-05-21 | 2002-12-06 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP3737462B2 (ja) * | 2002-07-30 | 2006-01-18 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 情報処理システム、情報通信端末および方法、情報処理装置および方法、記録媒体、並びにプログラム |
| JP2004166384A (ja) * | 2002-11-12 | 2004-06-10 | Sharp Corp | 非接触型給電システムにおける電磁結合特性調整方法、給電装置、および非接触型給電システム |
| CN100520816C (zh) * | 2007-04-24 | 2009-07-29 | 晨星半导体股份有限公司 | 无线射频识别芯片以及应用于其上的设定和辨识方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61160566U (ja) * | 1985-03-25 | 1986-10-04 | ||
| JPS62237592A (ja) * | 1986-04-08 | 1987-10-17 | Casio Comput Co Ltd | Ｉｃカ−ドにおけるクロツク切換方式 |
| JPS6478397A (en) * | 1987-09-18 | 1989-03-23 | Mitsubishi Electric Corp | Ic card writing system |
| GB2222471B (en) * | 1988-08-29 | 1992-12-09 | Mitsubishi Electric Corp | Ic card with switchable bus structure |
| JPH0755593B2 (ja) * | 1989-05-18 | 1995-06-14 | 三菱電機株式会社 | 非接触ｉｃカード |
| JP2723296B2 (ja) * | 1989-06-06 | 1998-03-09 | 株式会社東芝 | 携帯可能媒体 |
| JP2569194B2 (ja) * | 1990-03-13 | 1997-01-08 | 三菱電機株式会社 | マイクロコンピュータ及びこれを用いた非接触ｉｃカード |
| JP2527251B2 (ja) * | 1990-04-20 | 1996-08-21 | 三菱電機株式会社 | Ｉｃカ―ド |
-
1990
- 1990-09-19 JP JP2247239A patent/JP2549192B2/ja not_active Expired - Lifetime
-
1991
- 1991-09-19 US US07/762,364 patent/US5220158A/en not_active Expired - Lifetime
- 1991-09-19 GB GB9120408A patent/GB2251108B/en not_active Expired - Lifetime
- 1991-09-19 DE DE4131222A patent/DE4131222C2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2251108A (en) | 1992-06-24 |
| JPH04127290A (ja) | 1992-04-28 |
| GB9120408D0 (en) | 1991-11-06 |
| DE4131222A1 (de) | 1992-04-02 |
| GB2251108B (en) | 1994-11-23 |
| US5220158A (en) | 1993-06-15 |
| DE4131222C2 (de) | 1994-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2549192B2 (ja) | 非接触ｉｃカード及びその使用方法 | |
| JP2822624B2 (ja) | 非接触ｉｃカード | |
| CN101317329B (zh) | 在数据处理系统内的状态保持 | |
| US5182442A (en) | Low power consumption non-contact integrated circuit card | |
| JP5341964B2 (ja) | デュアル・インタフェース・オブジェクトの状態の変化に関する完全同時情報 | |
| EP1286301A1 (en) | A non contact IC card and a non contact IC card system | |
| CN100465991C (zh) | 辅助运算用协处理器内置型ic卡及其控制方法 | |
| EP0569131B1 (en) | IC card | |
| CN101902267A (zh) | 通信设备、通信方法、程序及通信系统 | |
| JP2009065514A (ja) | Ｒｆタグシステム及びｒｆタグ | |
| JP2003346113A (ja) | コンビネーション型ｉｃカード | |
| JP4420296B2 (ja) | 情報処理装置、情報処理方法、及びプログラム | |
| JP2005535211A (ja) | 制御可能パワーオンリセット回路付き中継器 | |
| JPH11296627A (ja) | 非接触カード，非接触カードのリーダライタ及び非接触カードの制御方法 | |
| JP2003196623A (ja) | 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード | |
| CN1307593C (zh) | 包括存储对中间操作状态重要的信息的存储装置的数据载体 | |
| JP2007520794A (ja) | デュアル・インタフェースを備えるオブジェクトに供給された制限されたリソースの変動に対する耐性 | |
| JP2008225535A (ja) | 非接触ｉｃカード | |
| JP2006134150A (ja) | 非接触式ｉｃカード | |
| GB2276024A (en) | Non-contact IC card | |
| JPH1153491A (ja) | データキャリアシステム | |
| CN109802480A (zh) | 一种进入休眠或出厂模式的方法 | |
| JPH0449483A (ja) | 電源装置 | |
| JP2003196612A (ja) | Ｉｃカードシステム，カードリーダ及びｉｃカード並びにｉｃカードシステムの通信制御方法 | |
| JP2004348660A (ja) | 非接触式ｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 15 |