JP2549189B2

JP2549189B2 - Ｉｃカード

Info

Publication number: JP2549189B2
Application number: JP2187035A
Authority: JP
Inventors: 賢一 ▲高▼比良
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-07-17
Filing date: 1990-07-17
Publication date: 1996-10-30
Anticipated expiration: 2011-10-30
Also published as: EP0467497B1; DE69123887D1; DE69123887T2; EP0467497A1; JPH0474290A; US5157247A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ICカードに係り、特にデータメモリを内
蔵するマイクロコンピュータ及び電池等を搭載した非接
触型ICカードに関する。

〔従来の技術〕

近年、データ処理用のCPU、データを記憶するデータ
メモリ、外部装置との間でデータ交換を非接触で行うた
めの送受信装置、各回路に電源を供給するための電池等
を内蔵する非接触型ICカードが開発されている。このよ
うなICカードでは、内蔵した電池の電圧低下を検知する
ために電圧検知回路を具備することが望まれる。

従来、このような電圧検知回路としては、ICカードに
内蔵された電池の出力電圧とツェナーダイオードを利用
して発生される基準電圧と、電池の出力電圧を抵抗で分
圧した測定電圧とを比較し、測定電圧が基準電圧より低
下することを検知するものがあった。

〔発明が解決しようとする課題〕

しかしながら、ツェナーダイオード及び分圧用抵抗の
特性は製品毎にばらつきがあるため、従来の電圧検知回
路では電池の電圧低下の検知レベルが異なり、検知の精
度が低下するという問題点があった。

この発明はこのような問題点を解消するためになされ
たもので、高精度で内蔵電池の電圧低下を検知すること
のできるICカードを提供することを目的とする。

〔課題を解決するための手段〕

第１の発明に係るICカードは、外部とのデータの送受
信を行うためのデータ送受信手段と、データ送受信手段
に接続され且つデータを処理するためのデータ処理手段
と、データ送受信手段及びデータ処理手段に電源を供給
するための電池と、電池により所定の時定数で充電され
る容量性負荷手段と、データ処理手段からの制御信号に
基づいて電池と容量性負荷手段との接続を制御する充電
制御手段と、容量性負荷手段の出力電圧を基準値と比較
する比較手段と、充電制御手段が電池と容量性負荷手段
とを接続してから比較手段が容量性負荷手段の出力電圧
が基準値を越えたことを検出するまでの所要時間を計測
する時間計測手段とを備えたものである。

また、第２の発明に係るICカードは、外部とのデータ
の送受信を行うためのデータ送受信手段と、データ送受
信手段に接続され且つデータを処理するためのデータ処
理手段と、データ送受信手段及びデータ処理手段に電源
を供給するための電池と、電池によりそれぞれ異なる時
定数で充電される複数の容量性負荷手段と、データ処理
手段からの制御信号に基づいて電池を複数の容量性負荷
手段のうちのいずれかに選択的に接続する充電制御手段
と、充電制御手段により電池に接続された容量性負荷手
段の出力電圧を基準値と比較する比較手段と、充電制御
手段が電池と容量性負荷手段とを接続してから比較手段
が容量性負荷手段の出力電圧が基準値を越えたことを検
出するまでの所要時間を計測する時間計測手段とを備え
たものである。

〔作用〕

第１の発明においては、データ処理手段から出力され
た制御信号に基づいて充電制御手段が電池と容量性負荷
手段とを接続し、これにより充電される容量性負荷手段
の出力電圧と基準値とを比較手段が比較し、充電手段が
充電され始めてからその出力電圧が基準値を越えるまで
の所要時間を時間計測手段が計測する。

また、第２の発明においては、データ処理手段から出
力された制御信号に基づいて充電制御手段が複数の容量
性負荷手段のうちのいずれかを選択してこれを電池に接
続し、これにより充電される容量性負荷手段の出力電圧
と基準値とを比較手段が比較し、この容量性負荷手段が
充電され始めてからその出力電圧が基準値を越えるまで
の所要時間を時間計測手段が計測する。

〔実施例〕

以下、この発明の実施例を添付図面に基づいて説明す
る。

第１図はこの発明の第１実施例に係るICカードを示す
ブロック図である。このICカード（10）はカード（10）
内の制御処理を行うCPU（１）を有しており、CPU（１）
にバス（７）が接続されている。バス（７）には、CPU
（１）の制御プログラムを記憶するROM（２）、データ
を記憶するためのRAM（３）及び外部装置（図示せず）
とのシリアルデータの入出力を制御する入出力制御回路
（４）がそれぞれ接続されている。さらに、入出力制御
回路（４）には変復調回路（５）が接続され、この変復
調回路（５）にアンテナ（６）が接続されている。ま
た、ICカード（10）には、カード（10）内部の各電気回
路に電源を供給するための電池（８）が内蔵されてい
る。さらに、バス（７）には電池（８）の電圧を監視す
るための電圧検知回路（９）が接続されている。

ICカード（10）は上記の各回路から構成されるが、電
池（８）及びアンテナ（６）を除くICカード（10）内の
全ての回路は一つのICチップ上に形成されている。ま
た、変復調回路（５）及びアンテナ（６）によりデータ
送受信手段が、CPU（１）によりデータ処理手段がそれ
ぞれ構成されている。CPU（１）はさらにアラーム手
段、平均値算出手段及び減少率算出手段をも構成してい
る。

ここで、ICカード（10）のデータ送受信方法について
述べる。まず、外部装置（図示せず）からの電磁波によ
る入力信号がアンテナ（６）で受信されると、この信号
は変復調回路（５）でディジタル化された後、入出力制
御回路（４）を介してCPU（１）に入力される。CPU
（１）はROM（２）に格納されているプログラムに従っ
て入力信号を処理すると共に必要に応じてデータをRAM
（３）に格納する。外部装置に応答するデータ例えば処
理結果等は、入出力制御回路（４）を介して変復調回路
（５）に入力され、ここでアナログ化された後、アンテ
ナ（６）から外部装置に電磁波として送信される。

このようにして行われるデータ送受信に伴ってICカー
ド（10）に内蔵されている電池（８）は次第に消耗し、
電池（８）の電圧が所定値以下になるとICカード（10）
は正常な動作を行うことができなくなる。そこで、この
電池（８）の電圧が電圧検知回路（９）により監視され
る。

電圧検知回路（９）の内部構成を第２図に示す。電池
（８）に充電制御手段を形成するトランスミッションゲ
ート（11）が接続されている。トランスミッションゲー
ト（11）は、CPU（１）からこの電圧検知回路（９）の
動作を制御するための制御信号を入力し、制御信号が
“L"レベルの場合には遮断状態となり、“H"レベルの場
合には導通状態となって予め設定されているロード抵抗
値Ｒを示す。このトランスミッションゲート（11）の出
力側と接地ラインとの間には容量性負荷手段を形成する
コンデンサ（12）と放電用のトランジスタ（13）とがそ
れぞれ接続されている。また、トランスミッションゲー
ト（11）の出力端子には比較手段となる電圧比較ゲート
（14）が接続されている。電圧比較ゲート（14）は、入
力電圧Vinが予め設定されているスレショード電圧Vthよ
り低い場合には“L"レベルの出力電圧Voutを、スレショ
ード電圧Vth以上の場合には“H"レベルの出力電圧Vout
をそれぞれ出力する。また、スレショード電圧Vthは電
池（８）の初期電圧V_BOに対して、０＜Vth＜V_BO の範囲内に設定される。

電圧比較ゲート（14）の出力端子に論理ゲート（15）
を介してタイマ（16）が接続されている。論理ゲート
（15）には、電圧比較ゲート（14）の出力の反転信号
と、CPU（１）からの制御信号及びクロック信号が入力
される。タイマ（16）にはこのタイマ（16）の初期値を
設定するためのリロードレジスタ（17）が接続されてい
る。論理ゲート（15）及びタイマ（16）により時間計測
手段が、リロードレジスタ（17）により初期値設定手段
がそれぞれ形成されている。また、タイマ（16）はオー
バーフロー信号発生手段をも構成している。

次に、電圧検知回路（９）の動作を第３図のフローチ
ャートを参照して説明する。まず、ステップ31でCPU
（１）からタイマ（16）及びリロードレジスタ（17）に
入力データ信号を出力してこれらに初期値“0"を設定す
る。また、ステップ32でCPU（１）は制御信号を“L"レ
ベルにてトランスミッションゲート（11）を遮断状態と
する。この状態で、CPU（１）はステップ33でトランジ
スタ（13）にディスチャージ信号パルスを出力し、トラ
ンジスタ（13）を一時的に導通させてコンデンサ（12）
の電荷を放電させる。これにより電圧比較ゲート（14）
の入力電圧Vinは０となる。すなわち、入力電圧Vinがス
レショード電圧Vthより低くなるので、電圧比較ゲート
（14）の出力電圧Voutは“L"レベルとなる。

次に、CPU（１）はステップ34でクロック信号を論理
ゲート（15）に印加すると共にステップ35で“H"レベル
の制御信号をトランスミッションゲート（11）及び論理
ゲート（15）に印加する。これにより、トランスミッシ
ョンゲート（11）は導通状態となり、トランスミッショ
ンゲート（11）に設定されているロード抵抗値Ｒで電池
（８）からコンデンサ（12）に電流が流れる。その結
果、コンデンサ（12）の充電が開始される。一方、論理
ゲート（15）に入力される制御信号及び電圧比較ゲート
（14）の出力の反転信号が共に“H"レベルであるので、
クロック信号が論理ゲート（15）を介してタイマ（16）
に入力し、タイマ（16）はステップ36でクロック信号に
よるカウントを開始する。

ここで、電池（８）の電圧をV_B、コンデンサ（12）の
静電容量をＣとすると、トランスミッションゲート（1
1）からの充電電流で充電されるコンデンサ（12）の電
圧V_Cは時間ｔの関数として次のように表され、時間ｔに
伴って増加する。

V_C＝V_B（１−ｅ^{（−t/CR）}）・・・［１］このコンデンサ（12）の電圧V_Cは電圧比較ゲート（1
4）に入力されているため、電圧V_Cが電圧比較ゲート（1
4）のスレショード電圧Vthに達すると、以後電圧比較ゲ
ート（14）の出力電圧Voutは“H"レベルとなる。このよ
うにしてステップ37で電圧比較ゲート（14）の出力電圧
Voutが“H"レベルになると、論理ゲート（15）の出力は
“L"レベルとなるので、タイマ（16）はステップ38でカ
ウントを停止し、さらにCPU（１）はステップ39でクロ
ック信号を停止すると共にステップ40で制御信号を“L"
レベルとする。

その後、CPU（１）はステップ41でタイマ（16）から
時間測定値t_mを読み出す。この時間測定値t_mを［１］式
に代入すると、次式が得られる。

Vth＝V_B（１−ｅ^{（−tm/CR）}）・・・［２］従って、電池（８）の電圧V_Bは次のように表される。

V_B＝Vth/（１−ｅ^{（−tm/CR）}）・・・［３］以上のようにして電池（８）の電圧V_Bを算出すること
ができる。

この第１実施例ではタイマ（16）から時間測定値t_mを
直接読み出したが、以下に述べる第２実施例ではタイマ
（16）で計測された所要時間が設定値を越えたか否かを
判定し、その判定結果に基づいてアラーム信号を発する
ように構成されている。第４図のフローチャートを参照
して第２実施例を説明する。

予めRAM（３）の所定エリアにタイマ（16）の初期値t
_i（＞０）を格納しておく。CPU（１）はステップ42でこ
の初期値t_iをRAM（３）から読み出し、入力データ信号
により初期値t_iをタイマ（16）及びリロードレジスタ
（17）に設定する。次に、CPU（１）はステップ43で制
御信号を“L"レベルにしてトランスミッションゲート
（11）を遮断状態にすると共にステップ44でトランジス
タ（13）にディスチャージ信号パルスを出力してコンデ
ンサ（12）の電荷を放電させる。さらに、CPU（１）は
ステップ45でクロック信号を論理ゲート（15）に印加す
ると共にステップ46で“H"レベルの制御信号をトランス
ミッションゲート（11）及び論理ゲート（15）に印加す
る。これにより、コンデンサ（12）の充電が開始される
一方、ステップ47でタイマ（16）はクロック信号による
カウントを開始する。

そして、ステップ48で電圧比較ゲート（14）の出力電
圧Voutが“H"レベルになったか否か判定し、また“H"レ
ベルになっていなければステップ49でタイマ（16）から
オーバーフロー信号が発生したか否か判定する。このよ
うにして電圧比較ゲート（14）の出力電圧Voutが“H"レ
ベルになるかあるいはタイマ（16）がオーバーフローす
るまでタイマ（16）のカウントを続行させる。

タイマ（16）がオーバーフローする前に電圧比較ゲー
ト（14）の出力電圧Voutが“H"レベルになった場合に
は、CPU（１）は電池（８）の電圧V_Bがまだ十分に高い
と判断し、ステップ50で図示しない外部装置に正常であ
る旨を示す正常信号を出力する。このとき、論理ゲート
（15）の出力は“L"レベルとなるのでタイマ（16）はス
テップ51でカウントを停止し、さらにCPU（１）はステ
ップ52でクロック信号を停止すると共にステップ53で制
御信号を“L"レベルとする。

一方、電圧比較ゲート（14）の出力電圧Voutが“H"レ
ベルになる前にタイマ（16）がオーバーフローしたとき
は、CPU（１）はコンデンサ（12）の充電に時間がかか
り過ぎるために電池（８）の電圧V_Bが低いと判断し、ス
テップ54で図示しない外部装置に電池（８）の異常を示
すアラーム信号を出力する。その後、ステップ51へ進
む。

この第２実施例では外部装置がICカードからアラーム
信号を受信することにより内蔵電池（８）の電圧低下を
検知し、電池（８）の交換あるいはICカード内に記憶さ
れているデータの保存等の処置を講ずることが容易とな
る。

第５図は第３実施例の動作を示している。予めRAM
（３）の所定エリアにアラーム信号発生のための規格時
間t_Lを格納しておく。まず、第１実施例と同様にして、
すなわち第３図のフローチャートに従いステップ55で電
圧検知回路（９）により時間測定値t_mを測定する。次
に、CPU（１）はステップ56でRAM（３）から規格時間t_L
を読み出し、さらに、ステップ57で時間測定値t_mを規格
時間t_Lと比較する。そして、CPU（１）は、t_m≦t_Lの場
合には電池（８）の電圧V_Bがまだ十分に高いと判断して
ステップ58で図示しない外部装置に正常信号を出力し、
t_m＞t_Lの場合には電池（８）の電圧V_Bが低いと判断して
ステップ59で外部装置にアラーム信号を出力する。

ここで、第２実施例で用いられた初期値t_iあるいは第
３実施例で用いられた規格時間t_Lの設定方法を第６図の
フローチャートを参照して述べる。これらの設定はICカ
ードの製造工程中に１回のみ行われる。まず、ステップ
60で電圧検知回路（９）内に組み込まれる前の電圧比較
ゲート（14）のスレショード電圧Vthを測定する。この
ステップ60は、設計値と実際の値との誤差を考慮したも
のであり、誤差が無視できる程度であれば省略すること
ができる。さらに、ステップ61でICカードに実装される
前の電池（８）の初期電圧V_B0を測定する。

次に、ステップ62で電池（８）や各回路を実装してIC
カードの回路基板を組み立てた後、ステップ63で電圧検
知回路（９）によりこの初期状態における時間測定値t
_m0を測定する。この測定は、第３図に示したフローチャ
ートに従って行われる。このようにして測定されたスレ
ショード電圧Vth、初期電圧V_B0及び時間測定値t_moを上
記の［２］式に代入して、ステップ64でコンデンサ（1
2）の容量Ｃとトランスミッションゲート（11）のロー
ド抵抗値Ｒとの積CRで表される時定数τを算出する。こ
のとき、［２］式のV_Bに初期電圧V_B0を、t_mに時間測定
値t_m0をそれぞれ代入する。また、この時定数τの算出
も設計値と実際の値との誤差を考慮したものであるの
で、誤差が無視できる程度であればステップ61〜64を省
略することができる。

次に、ステップ65において、アラーム信号を発生させ
たい電池（８）の電圧V_Blを想定し、ステップ60及び64
で得られたスレショード電圧Vth及び時定数τを用いて
［２］式よりタイマ（16）の初期値t_iあるいは規格時間
t_Lを算出し、これをRAM（３）に書き込む。

尚、第３図のフローチャートに基づいて測定される時
間測定値t_mは電池（８）の消耗に伴って初期の時間測定
値t_m0より大きくなる。そこで、設計値から所定の固定
値t_Cを算出し、これを第６図のステップ63で得られた初
期の時間測定値t_m0に加算した値を規格時間t_Lとするこ
ともできる。さらに、この規格時間t_Lからタイマ初期値
t_iを決定することもできる。

また、互いに値の異なる複数のタイマ初期値t_iあるい
は規格時間t_LをRAM（３）に記録しておき、これらにそ
れぞれ対応した内容のアラーム信号を発生させれば、電
池（８）の電圧低下の状況を多段階的に監視することが
可能となる。

第７図は第４実施例における電圧検知回路の主要部を
示す。この第４実施例では、互いに異なるロード抵抗値
Ra、Rb及びRcを有する三つのトランスミッションゲート
（11a）、（11b）及び（11c）が並列に接続されてお
り、それぞれ独立した制御信号S₁、S₂及びS₃により制御
されるように構成されている。また、互いに異なる静電
容量を有する三つのコンデンサ（12a）、（12b）及び
（12c）が並列に接続されると共に各コンデンサにそれ
ぞれトランジスタ（18a）、（18b）及び（18c）が直列
に接続されている。各トランジスタ（18a）、（18b）及
び（18c）はそれぞれ独立した選択信号S₄、S₅及びS₆に
よりオン／オフ制御されるように構成されている。すな
わち、CPU（１）が制御信号S₁、S₂及びS₃のうちの一つ
と選択信号S₄、S₅及びS₆のうちの一つを選択することに
より回路の時定数τを変化させることができる。従っ
て、タイマ（16）のレンジ、クロック周波数、電池
（８）の種類の変更、検知精度の変更等に合わせて自由
に検知レベルを設定することが可能となる。

第８図に第５実施例の動作を示す。この第５実施例は
電圧検知回路（９）により複数回連続して時間測定値の
測定を行い、これら時間測定値の平均をとるものであ
る。まず、CPU（１）は、ステップ66でｉ＝１とし、ス
テップ67で電圧検知回路（９）により１回目の時間測定
値t_miの測定を行う。この測定は、第３図に示したフロ
ーチャートに従って行われる。CPU（１）は、得られた
時間測定値t_miをステップ68でRAM（３）に記録した後、
ステップ69でｉを１だけ増加する。そして、ｉが所定の
回数ｎを越えるまでステップ67〜69が繰り返される。

ステップ70でｉがｎを越えたと判定されると、CPU
（１）はｎ回の測定が終了したと判断してステップ71に
進み、RAM（３）に記録されたt_mi〜t_mnを読み出してこ
れらの平均値を算出する。

このようにしてｎ回の測定の平均値を得ることによ
り、測定毎のばらつきを抑えてより正確な電圧低下の検
知を行うことが可能となる。

第９図は第６実施例における電池電圧の減少率の計測
方法を示すフローチャート図である。まず、CPU（１）
は、定期的にあるいは外部装置（図示せず）からの指令
に基づきステップ72で電圧検知回路（９）により時間測
定値t_miの測定を行う。ここでｉはｉ回目の測定である
ことを示している。尚、この測定は第３図に示したフロ
ーチャートに従って行われる。CPU（１）は、ステップ7
2の測定で得られた時間測定値t_mi及びその測定時刻T_mi
をステップ73でRAM（３）に記録した後、ステップ74に
おいて前回の測定後にRAM（３）に記録された時間測定
値t_mi-1及び測定時刻T_mi-1をRAM（３）から読み出す。
そして、ステップ75で次式に従って電池電圧の減少率Ｄ
を算出する。

Ｄ＝（t_mi−t_mi-1）／（T_mi−T_mi-1）このように測定時点における電池電圧の減少率Ｄを算
出することにより、電池（８）の寿命に近付く際の急激
な電圧低下が検知される。従って、電池（８）の寿命の
予測が容易となり、一層信頼性の優れた電池電圧の検知
が可能となる。

〔発明の効果〕

以上説明したように、第１の発明に係るICカードは、
外部とのデータの送受信を行うためのデータ送受信手段
と、データ送受信手段に接続され且つデータを処理する
ためのデータ処理手段と、データ送受信手段及びデータ
処理手段に電源を供給するための電池と、電池により所
定の時定数で充電される容量性負荷手段と、データ処理
手段からの制御信号に基づいて電池と容量性負荷手段と
の接続を制御する容量性負荷制御手段と、容量性負荷手
段の出力電圧を基準値と比較する比較手段と、充電制御
手段が電池と容量性負荷手段とを接続してから比較手段
が容量性負荷手段の出力電圧が基準値を越えたことを検
出するまでの所要時間を計測する時間計測手段とを備え
ているので、高精度で電池の電圧低下を検知することが
可能となる。

また、第２の発明に係るICカードは、外部とのデータ
の送受信を行うためのデータ送受信手段と、データ送受
信手段に接続され且つデータを処理するためのデータ処
理手段と、データ送受信手段及びデータ処理手段に電源
を供給するための電池と、電池によりそれぞれ異なる時
定数で充電される複数の容量性負荷手段と、データ処理
手段からの制御信号に基づいて電池を複数の容量性負荷
手段のうちのいずれかに選択的に接続する充電制御手段
と、充電制御手段により電池に接続された容量性負荷手
段の出力電圧を基準値と比較する比較手段と、充電制御
手段が電池と容量性負荷手段とを接続してから比較手段
が容量性負荷手段の出力電圧が基準値を越えたことを検
出するまでの所要時間を計測する時間計測手段とを備え
ているので、電池の電圧低下の検出レベルを選択するこ
とができ、ICカードの使用環境や電池の種類に則した高
精度の電圧低下検知を行うことができる。

【図面の簡単な説明】

第１図はこの発明の第１実施例に係るICカードを示すブ
ロック図、第２図は第１図のICカードで用いられた電圧
検知回路を示す回路図、第３図は第２図の電圧検知回路
の動作を示すフローチャート図、第４図は第２実施例の
動作を示すフローチャート図、第５図は第３実施例の動
作を示すフローチャート図、第６図は第２及び第３実施
例におけるタイマ初期値あるいは規格時間の設定方法を
示すフローチャート図、第７図は第４実施例における電
圧検知回路の主要部を示す回路図、第８図は第５実施例
の動作を示すフローチャート図、第９図は第６実施例の
動作を示すフローチャート図である。図において、（１）はCPU、（５）は変復調回路、
（６）はアンテナ、（８）は電池、（９）は電圧検知回
路、（10）はICカード、（11），（11a），（11b）及び
（11c）はトランスミッションゲート、（12），（12
a），（12b）及び（12c）はコンデンサ、（14）は電圧
比較ゲート、（15）は論理ゲート、（16）はタイマ、
（17）はリロードレジスタである。なお、各図中同一符号は同一または相当部分を示す。

Claims

(57)【特許請求の範囲】

【請求項１】外部とのデータの送受信を行うためのデー
タ送受信手段と、前記データ送受信手段に接続され且つデータを処理する
ためのデータ処理手段と、前記データ送受信手段及びデータ処理手段に電源を供給
するための電池と、前記電池により所定の時定数で充電される容量性負荷手
段と、前記データ処理手段からの制御信号に基づいて前記電池
と前記容量性負荷手段との接続を制御する充電制御手段
と、前記容量性負荷手段の出力電圧を基準値と比較する比較
手段と、前記充電制御手段が前記電池と前記容量性負荷手段とを
接続してから前記比較手段が前記容量性負荷手段の出力
電圧が前記基準値を越えたことを検出するまでの所要時
間を計測する時間計測手段とを備えたことを特徴とするICカード。
【請求項２】さらに、前記時間計測手段で計測された所
要時間が予め設定された設定値を越えている場合にアラ
ーム信号を出力するアラーム手段を備えたことを特徴と
する請求項１記載のICカード。
【請求項３】さらに、前記時間計測手段に初期値を設定
する初期値設定手段と、前記時間計測手段で計測される
所要時間が所定の値を越えた場合にオーバーフロー信号
を発生するオーバーフロー信号発生手段と、前記オーバ
ーフロー信号発生手段からオーバーフロー信号が発生さ
れるとアラーム信号を出力するアラーム手段とを備えた
ことを特徴とする請求項１記載のICカード。
【請求項４】さらに、前記時間計測手段に所要時間の計
測を少なくとも２回連続して行わせると共に各計測で得
られた所要時間の平均値を算出する平均値算出手段を備
えたことを特徴とする請求項１記載のICカード。
【請求項５】さらに、前記時間計測手段に所要時間の計
測を少なくとも２回行わせると共に各計測で得られた所
要時間の減少率を算出する減少率算出手段を備えたこと
を特徴とする請求項１記載のICカード。
【請求項６】前記容量性負荷手段、前記充電制御手段、
前記比較手段及び前記時間計測手段は、同一チップ内に
形成されることを特徴とする請求項１記載のICカード。
【請求項７】外部とのデータの送受信を行うためのデー
タ送受信手段と、前記データ送受信手段に接続され且つデータを処理する
ためのデータ処理手段と、前記データ送受信手段及びデータ処理手段に電源を供給
するための電池と、前記電池によりそれぞれ異なる時定数で充電される複数
の容量性負荷手段と、前記データ処理手段からの制御信号に基づいて前記電池
を前記複数の容量性負荷手段のうちのいずれかに選択的
に接続する充電制御手段と、前記充電制御手段により前記電池に接続された容量性負
荷手段の出力電圧を基準値と比較する比較手段と、前記充電制御手段が前記電池と前記容量性負荷手段とを
接続してから前記比較手段が前記容量性負荷手段の出力
電圧が前記基準値を越えたことを検出するまでの所要時
間を計測する時間計測手段とを備えたことを特徴とするICカード。