JP2545904B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はレーザーまたはランプなどにより絶縁膜上に
溶融再結晶化されたMIS半導体装置に関し、特にそのチ
ャンネルリーク電流を低減し内蔵の絶縁ゲート電界効果
トランジスタの特性を安定化した半導体装置に関する。
本発明の半導体装置はMOS集積回路装置などに適用可能
である。

［従来の技術］ 従来、シリコン基板上に二酸化シリコン膜のような中
間絶縁膜を介してポリシリコン層を形成し、更にこのポ
リシリコン層をレーザーまたはランプ等で溶融再結晶化
し、再結晶化されたシリコン層を使用して絶縁ゲート電
界効果トランジスタを形成した３次元半導体装置が提案
され、一般にSOI半導体装置と呼ばれている。このSOI半
導体装置において、Ｎ型チャンネル絶縁ゲート電界効果
トランジスタのチャンネルリーク電流を低減することが
問題となっており、この問題を改善するためにＰ型化さ
れた前記シリコン層（以下Ｐ型シリコン層という）にボ
ロンをイオン注入することが提案されていた。

即ち、前記チャンネルリーク電流の主成分は主とし
て、Ｐ型シリコン層の前記中間絶縁膜に近接する領域
（以下境界領域という）を流れるいわゆるバックチャン
ネル電流であるので、従来では前記境界領域にボロンを
イオン注入してその反転を防止していた。

［解決を必要とする問題点］ ところが前記した従来のSOI半導体装置は、以下の問
題をもつ。

第１の問題は、中間絶縁膜上のシリコン層に形成され
たＮチャンネル絶縁ゲート電界効果トランジスタのしき
い値電圧が変動することである。このしきい値電圧はシ
リコン層の上の各種絶縁膜中のナトリウムイオンの変位
により変動すると従来考えられていたが、それだけでは
なくシリコン層の下の前記中間絶縁膜中のナトリウムイ
オンの変位によっても影響されることがわかった。即
ち、中間絶縁膜中のナトリウムイオンが変位すると、そ
の上のシリコン層の電位が変化し、バックバイアス効果
により絶縁ゲート電界効果トランジスタのしきい値電圧
が変化する。なお、この問題は中間絶縁膜上にＮ型シリ
コン層をもつSOI半導体装置でも同様に発生する。

第２の問題は、前記境界領域の導電型の反転防止のた
めに中間絶縁膜上のＰ型シリコン層にボロンをイオン注
入する場合、前記イオン注入後のアニールによりボロン
が再分布し、絶縁ゲート電界効果トランジスタのVg-Id
特性やドレイン耐圧の制御が困難になることである。

特に、高集積化とともに前記シリコン層は一般に薄く
されるので、前記ボロンの再分布問題や前記しきい値電
圧の変動問題は近時、より重要となっていた。

本発明は上記問題点に鑑みなされたものであって、内
蔵の絶縁ゲート電界効果トランジスタのチャンネルリー
ク電流を低減しかつ前記絶縁ゲート電界効果トランジス
タの電気特性を安定化したSOI半導体装置を提供するこ
とを目的とする。

［問題点を解決するための手段］ 本発明の半導体装置は、シリコン基板と、前記シリコ
ン基板上に形成されボロンとリンまたはヒ素とをイオン
注入された中間絶縁膜と、前記中間絶縁膜上に形成され
溶融再結晶化されたＰ形シリコン層と、前記中間絶縁膜
から前記Ｐ形シリコン層への前記ボロンのオートドープ
により前記Ｐ形シリコン層に形成されたＰ型オートドー
プ領域と、前記Ｐ型シリコン層の表面に形成されたゲー
ト絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電
極と、前記Ｐ形シリコン層の表面に形成され前記ゲート
電極により互いの導通を制御されるＮ型ソース領域およ
びＮ型ドレイン領域と、を具備するように構成されてい
る。

なお、Ｐ型シリコン層は単結晶層であることが好まし
いが多結晶層であってもよい。

［作用］ 本発明の半導体装置において、Ｐ型シリコン層の下の
中間絶縁膜に注入されたリンまたはひ素は、この中間絶
縁膜内のナトリウムイオンなどのアルカリイオンを不動
態化させ、アルカリイオンの移動によるＰ型シリコン層
の電位変動を防止し、Ｐ型シリコン層の表面に形成され
たＮ型チャンネル絶縁ゲート電界効果トランジスタのし
きい値電圧の変動を防止する。

Ｐ型シリコン層の下の中間絶縁膜に注入されたボロン
は、その後の熱処理によりＰ形シリコン層にオートドー
プされて、Ｐ型シリコン層の前記境界領域に、Ｐ型オー
トドープ領域を形成する。そしてこのＰ型オートドープ
領域は前記境界領域のバックチャンネル電流を防止す
る。

［実施例］ 本発明の半導体装置の一実施例であるMOS集積回路装
置を以下図面により説明する。

第１図は本実施例のMOS集積回路装置の一部断面図で
あり、第２図乃至第４図はそれぞれ本MOS集積回路装置
の製造プロセスを示す断面図である。

本発明のMOS集積回路装置は、シリコン基板１と、シ
リコン基板１上にLOCOS法により形成された中間絶縁膜
としての分離用二酸化シリコン膜２と、分離用二酸化シ
リコン膜２上に形成されレーザー再結晶化法により単結
晶化されたＰ型シリコン層５と、分離用二酸化シリコン
膜２からＰ形シリコン層５へのボロンのオートドープに
より形成されたＰ型オートドープ領域６と、Ｐ型シリコ
ン層５の表面に形成されたゲート絶縁膜７と、ゲート絶
縁膜５上に形成されたゲート電極８と、Ｐ形シリコン層
５に形成されゲート電極８により互いの導通を制御され
るＮ型ソース領域9AおよびＮ型ドレイン領域9Bと、から
なる。

シリコン基板１は、約10¹⁵原子／cm³のＮ型基板であ
る。

分離用二酸化シリコン膜２は、シリコン基板１上にLO
COS法により形成された0.1〜２μｍ（好ましくは約1.2
μｍ）厚の絶縁分離用の絶縁膜であり、イオン注入によ
りボロンとリンとをイオン注入されている。

Ｐ型シリコン層５は、分離用二酸化シリコン膜２上に
CVD法により形成されたポリシリコン層をレーザー再結
晶化法により単結晶化した単結晶膜であり、約10¹⁵原子
／cm³の濃度と0.1〜0.5μｍ（好ましくは約0.4μｍ）の
厚さとをもつ。

Ｐ型オートドープ領域６は、分離用二酸化シリコン膜
２からＰ型シリコン層５へのボロンイオンのオートドー
プによりＰ型シリコン層５に形成された高濃度Ｐ型領域
であり、Ｐ型シリコン層５の半分以下の厚さをもつ。

ゲート絶縁膜７は、Ｐ型シリコン層の表面に熱酸化法
により形成された0.05μｍの二酸化シリコン膜である。

ゲート電極８は、ゲート絶縁膜７上にCVD法により形
成された0.5μｍ厚のポリシリコン電極である。

Ｎ型ソース領域9AおよびＮ型ドレイン領域9BはＰ型シ
リコン層５にリンイオンを約10¹⁵原子／cm²だけイオン
注入して形成されたＮ型領域であり、絶縁ゲート電界効
果トランジスタのソースまたはドレインとして機能する
領域である。

本実施例のMOS集積回路装置の製造工程を第２図乃至
第４図で説明する。

まず第２図で示すように、Ｎ型シリコン基板１の開孔
部21以外の表面に分離用二酸化シリコン膜２をLOCOS法
で形成する。

次に第３図に示すように、開孔部21の表面にフォトマ
スク22を設置し、その後分離用二酸化シリコン膜２にリ
ンイオンを加速電圧300keVで約10¹⁵〜¹⁷原子／cm²だけ
イオン注入し、ボロンイオンを加速電圧30keVで約10¹⁵
〜¹⁷原子／cm²だけイオン注入する。

次に第４図に示すように、分離用二酸化シリコン膜２
上にCVD法等によりＰ型ポリシリコン膜５および１μｍ
厚の保護用二酸化シリコン膜51を順次形成する。次にＰ
型ポリシリコン膜５をレーザー走査により溶融単結晶化
してＰ型シリコン層５とする。なお、レーザー加熱の代
わりに赤外線加熱や電子線加熱を採用してもよい。

次に第５図に示すように、保護用二酸化シリコン膜51
を除去し、Ｐ型シリコン層５を選択エッチングで台形状
に形成する。

その後通常のMOSプロセスにより、Ｐ型シリコン層５
へのしきい値電圧制御用イオン注入、Ｐ型シリコン層５
表面へのゲート絶縁膜７の形成、ゲート絶縁膜７上への
ポリシリコンのゲート電極８の形成、ゲート電極８表面
の酸化とそれによる二酸化シリコン膜10の形成、イオン
注入等によるN⁺型ソース領域9A及びドレイン領域9Bの形
成、前記各イオン注入工程の後工程としての約800℃の
アニール、パッシベーション用のBPSG膜11の形成、ゲー
ト電極８およびソース領域9A及びドレイン領域9B上のBP
SG膜11の開孔、BPSG膜11上への配線用アルミ電極線12
A、12B、12Cの形成、プラズマCVD法によるパッシベーシ
ョン用窒化シリコン膜13の形成、などを順次に実施す
る。

なお、ゲート電極８の下のＰ型シリコン層５の表面は
ゲート電極８によりＮ型チャンネルを形成されるチャン
ネル領域14である。また、Ｐ型オートドープ領域６は前
記アニールの実施により形成される他、前記Ｐ型ポリシ
リコン層へのレーザー照射によっても形成される。

本実施例の変形態様として、Ｐ型シリコン層５をメサ
型にする代りに、Ｐ型シリコン層５の活性領域即ち所要
領域以外を選択的に酸化して二酸化シリコン領域として
もよい。この場合、Ｐ型シリコン層５とそれを酸化して
形成された前記二酸化シリコン領域とは段差ができるの
で、Ｐ型シリコン層５の酸化されるべき領域を予めある
程度エッチングしてから前記酸化を実施することができ
る。更に、中間絶縁膜としての分離用二酸化シリコン膜
２に注入されるリンの代りに同様のアルカリゲッタリン
グ効果を示すひ素を使用することができる。これらのリ
ンまたはひ素はＰ型シリコン層５に注入されるボロンよ
りもより深く注入されることが好ましい。ただしシリコ
ン基板１の表面に半導体素子を形成する場合には前記リ
ン、ひ素、ボロンはシリコン基板１の表面に到達しない
ようにすることが好ましい。

以下本実施例の作用効果を説明する。

先ず、Ｐ型オートドープ領域６はＰ型シリコン層５の
バックチャンネルの形成を防止し分離用二酸化シリコン
膜２上の絶縁ゲート電界効果トランジスタのしきい値電
圧などの電気的特性の変動を防止する。分離用二酸化シ
リコン膜２に打込まれたリンまたはひ素は分離用二酸化
シリコン膜２中のアルカリイオンをゲッタする。その結
果、分離用二酸化シリコン膜２上に形成された絶縁ゲー
ト電界効果トランジスタのしきい値電圧などの電気的特
性の変動は小さくなる。この作用を更に詳細に説明す
る。分離用二酸化シリコン膜２上の絶縁ゲート電界効果
トランジスタのチャンネル領域であるＰ型シリコン層５
（第１図）は、実際の使用状態ではほとんど空乏化して
空乏層となっている。従って、もし分離用二酸化シリコ
ン膜２中でアルカリイオンが移動すると、前記空乏層内
に静電的な電位変化が生じ、Ｐ型シリコン層５の表面の
チャンネル領域14の電位変化を招き、この絶縁ゲート電
界効果トランジスタのしきい値電圧などを変化させる。
SOI半導体装置におけるこの問題は分離用二酸化シリコ
ン膜２中のアルカリイオンをゲッタする本実施例により
大幅に改善される。

更に、本実施例においてリンまたはひ素やボロンは分
離用二酸化シリコン膜２にイオン注入によりドープされ
ているので、拡散によりドープする場合に比較して処理
温度を低く押えることができる。一般にイオン注入のア
ニールは850℃以下であり、前記拡散の温度は1000℃程
度である。従ってシリコン基板１に半導体素子を形成し
た場合に、その電気特性の熱劣化を低減することができ
る。

なお分離用二酸化シリコン膜２はシリコン基板１の上
方に設置されていればよく、必ずしもシリコン基板１の
直上に設置される必要は無い。もちろん分離用二酸化シ
リコン膜２とシリコン基板１との間に絶縁膜や電極など
を形成することはできる。更に、分離用二酸化シリコン
膜２は２層の再結晶化シリコン層の間に設置することが
できる。

本実施例のMOS集積回路装置におけるＮ型チャンネル
絶縁ゲート電界効果トランジスタのしきい値電圧の安定
化効果を第10図および第11図に示す。

第10図は第１図に示す本実施例の絶縁ゲート電界効果
トランジスタからリンイオンの注入を省略した場合にお
けるBT試験実施後のしきい値電圧の変動を表し、第11図
は本実施例の絶縁ゲート電界効果トランジスタから前記
リンイオンの注入を省略しない場合におけるBT試験実施
後のしきい値電圧の変動を表す。ただし、＋BTは雰囲気
温度300℃、ゲート／基板間電圧＋20V（ゲート電極８を
正として）、試験時間３分の試験条件を表し、−BTは雰
囲気温度300℃、ゲート／基板間電圧−20V（ゲート電極
８を正として）、試験時間３分の試験条件を表す。第10
図および第11図からわかるように、リンイオンの注入に
よりしきい値電圧の変動（アルカリイオンによる変動）
は大幅に低減される。

なお本実施例において、リンイオンおよびボロンイオ
ンの注入はマスクの使用により特定の領域にだけ選択的
に実施してもよい。分離用二酸化シリコン膜２は当然他
の絶縁膜に変更することができる。ボロンイオンの代り
に他の３価イオンをイオン注入することも可能である。
開孔部21を設置せずにＰ形シリコン層５をシードレスで
再結晶化特に単結晶化してもよい。

なお本実施例ではアルカリイオンゲッタリングおよび
バックチャンネル防止を、イオン工程におけるイオン種
の変更だけで実施できるので、生産性に富む利点もあ
る。

本実施例の装置の他の製造プロセスを第６図から第９
図に示す。

まず第６図に示すように、Ｎ型シリコン基板31の開孔
部30以外の表面に分離用二酸化シリコン膜32をLOCOS法
で形成する。

次に第７図に示すように、分離用二酸化シリコン膜32
上にCVD法により約0.4μ厚のＰ型ポリシリコン膜35およ
び約１μｍ厚の保護用二酸化シリコン膜61を順次形成す
る。次にＰ型ポリシリコン膜35をレーザー走査により溶
融単結晶化してＰ型シリコン層35とする。もちろんこの
場合、レーザーの代りに電子ビームまたは赤外線ランプ
を使用してもよい。

次に第８図に示すように、保護用二酸化シリコン膜61
を除去し、Ｐ型シリコン層35を選択エッチングで台形状
で形成する。その後台形状のＰ型でシリコン層35以外に
分離用二酸化シリコン膜32の表面にフォトマスクを設置
して分離用二酸化シリコン膜32にリンイオンを加速電圧
600keVで約10¹⁵〜¹⁷原子／cm²だけイオン注入し、ボロ
ンイオンを加速電圧150keVで約10¹⁵〜¹⁷原子／cm²だけ
イオン注入する。

次に第９図に示すように、保護用二酸化シリコン膜61
を除去し、アニールによりＰ型シリコン層35の下部にＰ
型オートドープ領域36を形成する。このアニール温度は
850℃、約30分である。

その後は前記した実施例１と同じMOSプロセスによ
り、第１図に示す絶縁ゲート電界効果トランジスタを形
成する。

なお本実施例においては、レーザー照射によるＰ型シ
リコン層35の単結晶化の後で、リン、ボロンのイオン注
入を実施しているが、リン、ボロンのイオン注入の後で
レーザーを照射することも可能である。このようにすれ
ば前記イオン注入によるＰ型シリコン層35のダメージ
は、その後のレーザー照射によるＰ型シリコン層35の単
結晶化工程により補償される。

以上各実施例では、分離用二酸化シリコン膜２、32に
はリンまたはひ素と、ボロンとをイオン注入していた
が、単にリンまたはひ素だけをイオン注入する場合で
も、分離用二酸化シリコン膜２、32上の絶縁ゲート電界
効果トランジスタのしきい値電圧が分離用二酸化シリコ
ン膜２、32中のアルカリイオンにより変動することを防
止できる。

［発明の効果］ 以上説明したように本発明の半導体装置は、溶融再結
晶化されたＰ形シリコン層の下部にボロンとリンまたは
ひ素とをドープされた中間絶縁膜をもち、かつ、前記ボ
ロンのオートドープにより形成されたＰ型オートドープ
領域をもつので、中間絶縁膜中のアルカリイオンにより
中間絶縁膜上のＮ型チャンネル絶縁ゲート電界効果トラ
ンジスタのしきい値電圧の変動を防止し、更に前記Ｎ型
チャンネル絶縁ゲート電界効果トランジスタのバックチ
ャンネルを防止することができる。

また本発明によれば、従来のバックチャンネル防止用
のイオン注入法に比較して、前記イオン注入によるＰ形
シリコン層の結晶性の劣化を防止することができる。

なお、前記ボロンは前記リンまたはひ素よりも中間絶
縁膜の上層部に注入されることが好ましい。

【図面の簡単な説明】

第１図は本発明の一実施例であるMOS集積回路装置の一
部断面図である。第２図，第３図，第４図，第５図はそ
れぞれ第１図のMOS集積回路装置の製造プロセスを説明
するための断面図である。第６図，第７図，第８図，第
９図は第１図のMOS集積回路装置のその他の製造プロセ
スを説明するための断面図である。第10図および第11図
は本実施例の絶縁ゲート電界効果トランジスタのしきい
値電圧の変動を示す図である。 １……シリコン基板 ２……分離用二酸化シリコン膜（中間絶縁膜） ５……Ｐ型シリコン層 ７……ゲート絶縁膜 ８……ゲート電極 9A……Ｎ型ソース領域 9B……Ｎ型ドレイン領域

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６１８Ｅ (56)参考文献 特開 平１−175262（ＪＰ，Ａ) 特開 昭63−258063（ＪＰ，Ａ) 特開 昭60−126866（ＪＰ，Ａ) 特開 昭60−64438（ＪＰ，Ａ) 実開 昭58−143571（ＪＰ，Ｕ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】シリコン基板と、 前記シリコン基板上に形成されボロンとリンまたはヒ素
   とをイオン注入された中間絶縁膜と、 前記中間絶縁膜上に形成され溶融再結晶化されたＰ形シ
   リコン層と、 前記中間絶縁膜から前記Ｐ形シリコン層への前記ボロン
   のオートドープにより前記Ｐ形シリコン層に形成された
   Ｐ型オートドープ領域と、 前記Ｐ型シリコン層の表面に形成されたゲート絶縁膜
   と、 前記ゲート絶縁膜上に形成されたゲート電極と、 前記Ｐ形シリコン層の表面に形成され前記ゲート電極に
   より互いの導通を制御されるＮ型ソース領域およびＮ型
   ドレイン領域と、からなることを特徴とする半導体装
   置。