JP2543131B2 - Image display integrated circuit - Google Patents
Image display integrated circuitInfo
- Publication number
- JP2543131B2 JP2543131B2 JP63080765A JP8076588A JP2543131B2 JP 2543131 B2 JP2543131 B2 JP 2543131B2 JP 63080765 A JP63080765 A JP 63080765A JP 8076588 A JP8076588 A JP 8076588A JP 2543131 B2 JP2543131 B2 JP 2543131B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- display color
- image
- color control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003086 colorant Substances 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Image Input (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ディスプレイ上に図形等のパターンを表示
するための画像表示用集積回路に関するものである。Description: TECHNICAL FIELD The present invention relates to an image display integrated circuit for displaying a pattern such as a figure on a display.
従来の技術 以下、従来の画像表示用集積回路について図面を参照
しながら説明する。2. Description of the Related Art A conventional image display integrated circuit will be described below with reference to the drawings.
第３図は、従来の画像表示用集積回路の構成を、ブロ
ック図で示したものである。FIG. 3 is a block diagram showing the configuration of a conventional image display integrated circuit.
第３図における画像表示用半導体集積回路は、システ
ムコントローラー11,表示データRAM12,画像データROM1
3,並列−直列データ変換回路14,表示制御回路15から成
る。The image display semiconductor integrated circuit in FIG. 3 includes a system controller 11, a display data RAM 12, and an image data ROM 1.
3, a parallel-serial data conversion circuit 14 and a display control circuit 15.
なお、上記各ブロックは、システムコントローラー11
からのタイミング信号、またはクロック信号に同期して
動作しているものとする。In addition, the above blocks are the system controller 11
It is assumed that the operation is performed in synchronization with the timing signal or the clock signal from.
まず、システムコントローラー11は、表示データRAM1
2に対し、信号線17からRAMアドレスを出力してアドレス
指定をした後、指定したアドレスに、表示データ16を記
憶させる。記憶された表示データは、ディスプレイの表
示と同期をとり表示させるため、垂直同期信号、水平同
期信号および水平表示位置を決定するクロック信号に同
期して呼び出され、出力される。信号線16に出力される
上記の表示データは、３ビットの表示色制御データ19
と、Ｎビットの画像データROMアドレス18とにより構成
されており、表示色制御データ19は表示制御回路15へ、
画像データROMアドレス18は画像データROM13へと、各々
出力される。画像データROM13は入力された画像データR
OMアドレス18によって、指定された画像データを、並列
−直列変換回路14によって直列データに変換した後、画
像データ線20から表示制御回路15へ出力する。画像デー
タ線20の信号は、表示させる画像の形状を制御するデー
タ（以下、画像データと表わす）であり、表示させる色
に関するデータを含まない。表示させる色についての制
御は、表示色制御データ19によって、表示制御回路15内
で行なわれる。表示色制御データの内容について更に詳
しく説明したものが第４図である。First, the system controller 11 displays the display data RAM1
For 2, the RAM address is output from the signal line 17 for addressing, and then the display data 16 is stored at the specified address. The stored display data is called and output in synchronization with the vertical synchronizing signal, the horizontal synchronizing signal, and the clock signal for determining the horizontal display position in order to display the display data in synchronization with the display. The display data output to the signal line 16 is the 3-bit display color control data 19
And N-bit image data ROM address 18, display color control data 19 is sent to the display control circuit 15.
The image data ROM address 18 is output to the image data ROM 13. Image data ROM 13 is the input image data R
The image data designated by the OM address 18 is converted into serial data by the parallel-serial conversion circuit 14, and then output from the image data line 20 to the display control circuit 15. The signal on the image data line 20 is data for controlling the shape of an image to be displayed (hereinafter referred to as image data), and does not include data relating to the color to be displayed. The display color control data 19 controls the display colors in the display control circuit 15. FIG. 4 shows the details of the display color control data in more detail.
第４図にあるように、表示色制御データは、光の三原
色の赤（Ｒ），緑（Ｇ），青（Ｂ）の各々について、出
力させることを許可（E:イネーブル）、禁止（D:ディス
エーブル）することで３ビット構成をとっている。As shown in FIG. 4, the display color control data allows (E: enable) and prohibits (D) output of each of the three primary colors of light: red (R), green (G), and blue (B). : Disabled) so that it has a 3-bit configuration.
例えば、画像を赤で表示する場合、Ｒをイネーブル、
G,Bをディスエーブルとする表示色制御データが、第３
図の表示制御回路15に入力され、表示制御回路15は、こ
れに従って、入力された画像データを、Ｒ出力線21から
出力させ、Ｇ出力線22,B出力線23からは出力させない。
これら３本の出力線の状態によって、ディスプレイ上に
は赤の画像が表示される。For example, to display the image in red, enable R,
The display color control data that disables G and B is the third
The input image data is input to the display control circuit 15 in the figure, and accordingly, the input image data is output from the R output line 21 and is not output from the G output line 22 and the B output line 23.
A red image is displayed on the display depending on the states of these three output lines.
発明が解決しようとする課題 しかしながら、上記の方法で表示色の制御を行なった
場合、三原色信号（R,G,B）全てがディスエーブルの状
態が存在する。この状態は、ディスプレイ上では、無色
即ち画像が表示されない状態であり、実使用時には全て
不要なデータである。３ビット＝８通りの組み合わせの
中で、実際に使用されるデータは７通りしかないことに
なる。However, when the display color is controlled by the above method, there is a state in which all the three primary color signals (R, G, B) are disabled. This state is a colorless state, that is, an image is not displayed on the display, and is all unnecessary data in actual use. In the combination of 3 bits = 8 ways, there are only 7 ways of data actually used.
ところで、同一の画像について随時表示色の変更を行
う場合、上記の構成においては、表示データRAMの書き
換えを随時行うが、多数の画像を一括して変更する際に
はシステムコントローラーの時間的、容量的な負担が増
大するという不都合が生じる。本発明は、上記の表示色
制御データの不要なデータを利用して、システムコント
ローラーの負担の軽減化を容易に実現させることを目的
としている。By the way, when changing the display color for the same image at any time, in the above configuration, the display data RAM is rewritten at any time, but when changing a large number of images collectively, the time and capacity of the system controller are changed. There is an inconvenience that the physical load increases. An object of the present invention is to easily realize the reduction of the load on the system controller by utilizing the unnecessary data of the display color control data.
課題を解決するための手段 本発明は、赤，緑，青の三原色の各々の色信号情報を
記憶するメモリ回路を主メモリと副メモリとの２系統備
え、それらを選択するマルチプレックス回路により、前
記主メモリおよび前記副メモリのいずれかに記憶させた
情報を表示制御回路に導く構成の画像表示用集積回路で
ある。Means for Solving the Problems The present invention is provided with a memory circuit for storing color signal information of each of the three primary colors of red, green and blue, that is, two systems of a main memory and a sub memory, and a multiplex circuit for selecting them An image display integrated circuit configured to guide information stored in either the main memory or the sub memory to a display control circuit.
作用 本発明によると、表示色の変更を副メモリの情報の利
用によって行うことで、システムコントローラーの時間
的、容量的な負担の軽減が可能になる。Effect According to the present invention, the display color is changed by using the information in the sub memory, whereby the time and capacity of the system controller can be reduced.
実施例 以下、本発明の一実施例について図面を参照しながら
説明する。Embodiment An embodiment of the present invention will be described below with reference to the drawings.
第１図は、本発明の画像表示用集積回路の構成を、ブ
ロック図で示したものである。FIG. 1 is a block diagram showing the configuration of the image display integrated circuit of the present invention.
第１図における画像表示用集積回路は、システムコン
トローラー31,表示データRAM32,画像データROM33,並列
−直列データ変換回路34,表示制御回路35に加え、表示
色制御用副メモリ44,マルチプレックス回路46から成
る。The image display integrated circuit in FIG. 1 includes a system controller 31, a display data RAM 32, an image data ROM 33, a parallel-serial data conversion circuit 34, a display control circuit 35, a display color control sub memory 44, and a multiplex circuit 46. Consists of.
画像データの出力までの流れは、システムコントロー
ラー31→表示データRAM32→画像データROM33→並列−直
列変換回路→表示制御回路35で、これは従来例で示した
と同様である。The flow up to the output of image data is system controller 31 → display data RAM 32 → image data ROM 33 → parallel-serial conversion circuit → display control circuit 35, which is the same as that shown in the conventional example.
本発明における、従来例からの変更、追加部分は、表
示色の制御部にある。The part of the present invention that is changed or added from the conventional example is in the display color control unit.
まず、表示色制御データの流れをシステムコントロー
ラー31から表示データRAM32を経由するものと、表示色
制御用副メモリ44を経由するものの２系統とする。表示
データRAM32を経由する表示色制御データ39を主デー
タ、表示色制御用副メモリ44を経由するものを副データ
とし、主データが、何らかの色を表示させる内容である
場合、即ちR,G,Bの３ビット中、少なくともどれかひと
つがイネーブルである場合は、主データが表示制御回路
35へ入力される。主データが、何も表示させない内容で
ある場合、即ちR,G,Bの３ビット全てがディスエーブル
である場合のみ、副データが表示制御回路35へ入力され
る。上記の制御を行なう回路が、マルチプレックス回路
（以下MPX回路と略す。）46である。上記の表示色制御
データの流れを更に詳しく示したものが、第２図の信号
流れ図である。点線内が第２図のMPX回路46であり、主
データR1,G1,B1は、表示データRAM32より、副データR2,
G2,B2は表示制御用副メモリ44より出力されるデータで
ある。First, the flow of display color control data is divided into two systems, that is, from the system controller 31 via the display data RAM 32 and via the display color control sub memory 44. When the display color control data 39 passing through the display data RAM 32 is the main data and the data passing through the display color control sub memory 44 is the sub data, and the main data has a content for displaying some color, that is, R, G, If at least one of the 3 bits of B is enabled, the main data is the display control circuit.
Input to 35. The sub data is input to the display control circuit 35 only when the main data has a content in which nothing is displayed, that is, when all three bits of R, G, and B are disabled. A circuit that performs the above control is a multiplex circuit (hereinafter abbreviated as MPX circuit) 46. The signal flow chart of FIG. 2 shows the flow of the display color control data in more detail. The area inside the dotted line is the MPX circuit 46 in FIG. 2, and the main data R 1 , G 1 , B 1 are the sub data R 2 ,
G 2 and B 2 are data output from the display control sub memory 44.
主データR1,G1,B1は、図中スイッチで表わされた回路
の入力端子へ入力されると共に、マルチプレクサ制御回
路へ入力される。マルチプレクサ制御回路は、R1,G1,B1
がすべてディスエーブルの場合のみ、副メモリ中の副デ
ータR2,G2,B2を、他の場合は主メモリ中の主データR1,G
1,B1を、それぞれ、R,G,B制御信号として表示制御回路
へ出力するように図中のスイッチで表現されたマルチプ
レクサ部の制御を行なう。The main data R 1 , G 1 , B 1 are input to the input terminal of the circuit represented by the switch in the figure and also to the multiplexer control circuit. The multiplexer control circuit is R 1 , G 1 , B 1
Sub data R 2 , G 2 , B 2 in the sub memory, and main data R 1 , G in the main memory otherwise.
The multiplexer unit represented by the switches in the figure is controlled so that 1 and B 1 are output to the display control circuit as R, G and B control signals, respectively.
上記のような構成をとれば、表示色の変更を行なう場
合、まず表示データRAM32に、無色を表示させることが
できる表示色制御主データ39（R,G,Bすべてディスエー
ブル）と、その時の画像の形状を制御する画像データRO
Mアドレス38を入力する。すると、R,G,Bすべてディスエ
ーブルなので、MPX回路46は表示色制御用副メモリ44を
選択する。続いて、システムコントローラー31から表示
したい色情報を表示色制御用副メモリ44に入力する。こ
の時、MPX回路46は表示色制御用副メモリ44を選択して
いるので、表示制御回路35には、表示色制御用副メモリ
44に入力された色情報（表示色制御副データ）と、すで
に画像データROMアドレス38に格納されていた画像の形
状の情報（画像データ）が入力されることになる。With the above-mentioned configuration, when changing the display color, first, the display data RAM 32 is provided with the display color control main data 39 (R, G, B are all disabled) that can display colorless. Image data RO that controls the shape of the image
Enter the M address 38. Then, since all of R, G and B are disabled, the MPX circuit 46 selects the display color control sub memory 44. Subsequently, the color information to be displayed is input from the system controller 31 to the display color control sub memory 44. At this time, the MPX circuit 46 has selected the display color control sub-memory 44.
The color information (display color control sub-data) input to 44 and the image shape information (image data) already stored in the image data ROM address 38 are input.
表示データRAM32の内容を書き換えて表示色の変更を
する場合、システムコントローラー31から（Ｎ＋３）ビ
ットの情報（画像データおよび、表示色制御主データ）
を出力する必要があった。しかしながら本実施例では、
画像の形状を変更せずに表示色だけを変更する場合、シ
ステムコントローラー31から、３ビットの色情報（表示
色制御副データ）だけを表示色制御用副メモリ44に出力
するだけで、表示色を変更することができるので、シス
テムコントローラー31の負担を軽減することができるよ
うになる。When the display color is changed by rewriting the contents of the display data RAM 32, (N + 3) bit information (image data and display color control main data) from the system controller 31.
Had to be output. However, in this embodiment,
When changing only the display color without changing the shape of the image, the system controller 31 outputs only the 3-bit color information (display color control sub-data) to the display color control sub-memory 44. Can be changed, so that the load on the system controller 31 can be reduced.
なお、第２図で示したMPX回路は、上記で説明したと
同様の動作を行なうものであれば、どのような構成をと
っても良い。The MPX circuit shown in FIG. 2 may have any configuration as long as it performs the same operation as described above.
発明の効果 以上のように本発明は、表示色の変更を行なう画像の
表示色制御データを、予め無色のデータとしておき、表
示色制御用副メモリにより表示色の変更を容易に行なう
ことができ、不要なデータの有効利用により、システム
コントローラーの時間的、容量的な負担の軽減を図るこ
とができる。EFFECTS OF THE INVENTION As described above, according to the present invention, the display color control data of the image for which the display color is changed can be previously set as colorless data, and the display color can be easily changed by the display color control sub-memory. By effectively using unnecessary data, it is possible to reduce the time and capacity burden on the system controller.
第１図は本発明実施例の画像表示用集積回路の構成図、
第２図は同実施例回路の表示色制御データの内容を説明
した信号流れ図、第３図は従来例の画像表示用集積回路
の構成図、第４図は同従来例の表示色制御データの信号
流れ図である。 11,31……システムコントローラー、12,32……表示デー
タRAM、13,33……画像データROM、14,34……並列−直列
データ変換回路、15,35……表示制御回路、16,36……表
示データ、17,37……表示データRAMアドレス、18,38…
…画像データROMアドレス、19……表示色制御データ、3
9……表示色制御主データ、20,40……画像データ線、2
1,41……Ｒ出力線、22,42……Ｇ出力線、23,43……Ｂ出
力線、44……表示色制御用副メモリ、45……表示色制御
副データ、46……MPX回路、47……表示色制御データ
線。FIG. 1 is a block diagram of an image display integrated circuit according to an embodiment of the present invention.
2 is a signal flow chart for explaining the contents of the display color control data of the circuit of the embodiment, FIG. 3 is a block diagram of an image display integrated circuit of the conventional example, and FIG. 4 is a display color control data of the conventional example. It is a signal flow chart. 11,31 …… System controller, 12,32 …… Display data RAM, 13,33 …… Image data ROM, 14,34 …… Parallel-serial data conversion circuit, 15,35 …… Display control circuit, 16,36 …… Display data, 17,37 …… Display data RAM address, 18,38…
… Image data ROM address, 19 …… Display color control data, 3
9 …… Display color control main data, 20,40 …… Image data line, 2
1,41 …… R output line, 22,42 …… G output line, 23,43 …… B output line, 44 …… Display color control sub memory, 45 …… Display color control sub data, 46 …… MPX Circuit, 47 ... Display color control data line.
Claims (1)
色制御主データ、図形パターンの情報を有する画像デー
タ及び、色情報を有する表示色制御副データとを出力す
るシステムコントローラーと、前記表示色制御主データ
及び前記画像データとを記憶する第１のメモリと、前記
表示色制御副データを記憶する第２のメモリと、前記表
示色主データの情報に従って前記表示色データまたは前
記表示色副データのどちらか一方を選択するマルチプレ
ックスと、前記画像データ及び、前記マルチプレックス
により選択される前記表示色主データまたは前記表示色
副データとが入力される表示制御回路とを備え、前記
赤、緑、青の表示色制御主データのすべてがディスエー
ブルの時、前記マルチプレックスが表示色制御副データ
を選択することを特徴とする画像表示用集積回路。1. A system controller for outputting display color control main data having color information of the three primary colors of red, green and blue, image data having graphic pattern information, and display color control sub-data having color information. A first memory for storing the display color control main data and the image data, a second memory for storing the display color control sub-data, and the display color data or the display according to the information of the display color main data. A multiplex for selecting either one of the color sub-data, the image data, and a display control circuit to which the display color main data or the display color sub-data selected by the multiplex is input, The multiplex selects the display color control sub-data when all of the red, green and blue display color control main data are disabled. Image display for the integrated circuit to be.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63080765A JP2543131B2 (en) | 1988-03-31 | 1988-03-31 | Image display integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63080765A JP2543131B2 (en) | 1988-03-31 | 1988-03-31 | Image display integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01252996A JPH01252996A (en) | 1989-10-09 |
| JP2543131B2 true JP2543131B2 (en) | 1996-10-16 |
Family
ID=13727520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63080765A Expired - Lifetime JP2543131B2 (en) | 1988-03-31 | 1988-03-31 | Image display integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2543131B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893097A (en) * | 1981-11-30 | 1983-06-02 | 株式会社日立製作所 | color switching circuit |
| JPS61133983A (en) * | 1984-12-04 | 1986-06-21 | シャープ株式会社 | Image display unit |
| JPS61182095A (en) * | 1985-02-07 | 1986-08-14 | 株式会社明電舎 | Graphic display unit |
| JPS62136695A (en) * | 1985-12-10 | 1987-06-19 | 富士通株式会社 | Multi-window color control method |
| JPS62165687A (en) * | 1986-01-17 | 1987-07-22 | 富士通株式会社 | Cursor display system |
-
1988
- 1988-03-31 JP JP63080765A patent/JP2543131B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01252996A (en) | 1989-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2913096B2 (en) | Raster scanned video display | |
| JP2006301166A (en) | Display device and driving method thereof | |
| JPH05224874A (en) | Method and system for combining video processing system and data | |
| JP3133414B2 (en) | Color LCD display | |
| US5953019A (en) | Image display controlling apparatus | |
| JPS588348A (en) | Microcomputer | |
| JP2543131B2 (en) | Image display integrated circuit | |
| JPH023511B2 (en) | ||
| JPH02137070A (en) | Picture processor | |
| JPH0292170A (en) | Digital superimpose method | |
| KR100382956B1 (en) | Image Processor and Image Display | |
| JP3079548B2 (en) | Image data processing method | |
| JP2637519B2 (en) | Data transfer control device | |
| JPS61109097A (en) | Display method | |
| SU1053140A2 (en) | Vector generator | |
| JPH096306A (en) | Picture frame memory | |
| JPH0413894Y2 (en) | ||
| JP3019543B2 (en) | Image display system | |
| JPH0571098B2 (en) | ||
| JPH09146497A (en) | LCD display controller | |
| JPH0812541B2 (en) | Image synthesis display circuit | |
| JP2002041018A (en) | Apparatus and method for displaying image | |
| JPH02146092A (en) | Picture processor | |
| JPH0736430A (en) | Color display palette control circuit | |
| JPS63129398A (en) | Display information generation circuit |