[go: up one dir, main page]

JP2533134B2 - Particulate transistor - Google Patents

Particulate transistor

Info

Publication number
JP2533134B2
JP2533134B2 JP62235353A JP23535387A JP2533134B2 JP 2533134 B2 JP2533134 B2 JP 2533134B2 JP 62235353 A JP62235353 A JP 62235353A JP 23535387 A JP23535387 A JP 23535387A JP 2533134 B2 JP2533134 B2 JP 2533134B2
Authority
JP
Japan
Prior art keywords
fine particles
transistor
electrode
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62235353A
Other languages
Japanese (ja)
Other versions
JPS6477964A (en
Inventor
泰孝 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62235353A priority Critical patent/JP2533134B2/en
Publication of JPS6477964A publication Critical patent/JPS6477964A/en
Application granted granted Critical
Publication of JP2533134B2 publication Critical patent/JP2533134B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • H10D62/824Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 〔概 要〕 トンネル効果を利用したトランジスタの新規な構成に
関し、 島状の微粒子とソース電極およびドレイン電極との間
のトンネル可能な距離を広くして、製作を容易にするこ
とを目的とし、 ソース電極とドレイン電極との間に島状の微粒子を備
え、該微粒子を介して前記ソース電極とドレイン電極と
の間にトンネル電流が流れて、該トンネル電流を前記微
粒子に静電容量で結合したゲート電極に加える電圧によ
つて制御するトランジスタにおいて、前記微粒子が導電
性物質と第1の半導体層とから構成され、該微粒子とソ
ース電極およびドレイン電極との間は第2の半導体層で
結合されて、走行キャリアに対するバリアの高さが第1
の半導体層と第2の半導体層との界面のバンド不連続に
よつて定められていることを特徴とする。
DETAILED DESCRIPTION OF THE INVENTION [Outline] Regarding a novel structure of a transistor utilizing a tunnel effect, a tunnelable distance between island-shaped particles and a source electrode and a drain electrode is widened to facilitate fabrication. In order to achieve the above, an island-shaped fine particle is provided between the source electrode and the drain electrode, and a tunnel current flows between the source electrode and the drain electrode through the fine particle, and the tunnel current flows to the fine particle. In a transistor controlled by a voltage applied to a gate electrode coupled by capacitance, the fine particles are composed of a conductive material and a first semiconductor layer, and a second portion is provided between the fine particles and a source electrode and a drain electrode. The barrier height for traveling carriers is
Is determined by the band discontinuity at the interface between the semiconductor layer and the second semiconductor layer.

〔産業上の利用分野〕 本発明は微粒子トランジスタ、即ち、トンネル効果を
利用したトランジスタの新規な構成に関する。
[Field of Industrial Application] The present invention relates to a novel structure of a particle transistor, that is, a transistor utilizing a tunnel effect.

トランジスタは電子計算機その他の電子機器の基本素
子であつて、その高速化,低消費電力化は性能向上に不
可欠であり、現在汎用されているトランジスタの改善に
よる微細化,高速化,低消費電力化が図られているが、
それには限界があり、従つて、新規なトランジスタの出
現が望まれている。
Transistors are basic elements of electronic calculators and other electronic equipment, and their speeding up and power consumption reduction are essential for performance improvement, and miniaturization, speeding up, and power consumption reduction due to improvements in currently used transistors. Is planned,
There is a limit to this, and accordingly, the advent of new transistors is desired.

〔従来の技術〕[Conventional technology]

例えば、MOSFETを微細化すればショートチャネル効果
が現れて短チャネル化に限界があり、それらの素子(ト
ランジスタ)を高集積化すれば配線容量やファンアウト
の増加による負荷容量のために高速動作が害されて、そ
のために大きなGm(伝達コンダクタンス)をもつた素子
が要求されるが、それにも限界がある。
For example, if the MOSFET is miniaturized, the short channel effect appears and there is a limit to the shortening of the channel, and if these elements (transistors) are highly integrated, high-speed operation is possible due to the load capacitance due to the increase in wiring capacitance and fanout. It is damaged, and for that reason, an element having a large Gm (transmission conductance) is required, but there is a limit to that.

従つて、発明者は高速・高Gm・低消費電力のトランジ
スタとしてトンネル効果を利用した新規な構造を提案し
た(特願昭62−054844号参照)。第5図はその原理図で
あり、同図(a)は構造模式図,同図(b)は等価回路
図で、図中の1は導電性の微粒子,2はソース電極,3はド
レイン電極,4はゲート電極,Cs,Cd,Cgは微粒子1と各ソ
ース,ドレイン,ゲート電極との間の容量,Gs,Gdは微粒
子と各ソース,ドレイン電極との間のトンネルコンダク
タンスを示している。このように、微粒子1と周囲とは
絶縁されて、微粒子1とゲート電極4とは静電容量Cgに
より結合し、微粒子とソース,ドレイン電極とはトンネ
ルコンダクタンスGs,Gdにより結合し、且つ、容量Cs,Cd
をもつている。そうして、微粒子1を微少にし、総合容
量C=Cs+Cd+Cgを極めて小さくする。
Therefore, the inventor has proposed a new structure utilizing the tunnel effect as a high speed, high Gm, low power consumption transistor (see Japanese Patent Application No. 62-054844). FIG. 5 is a principle diagram thereof, FIG. 5 (a) is a structural schematic diagram, and FIG. 5 (b) is an equivalent circuit diagram, in which 1 is conductive fine particles, 2 is a source electrode, and 3 is a drain electrode. , 4 are gate electrodes, Cs, Cd, Cg are capacitances between the fine particles 1 and each source, drain, gate electrode, and Gs, Gd are tunnel conductances between the fine particles and each source, drain electrode. Thus, the fine particles 1 and the surroundings are insulated, the fine particles 1 and the gate electrode 4 are coupled by the electrostatic capacitance Cg, the fine particles and the source / drain electrodes are coupled by the tunnel conductances Gs, Gd, and the capacitance is Cs, Cd
It has Then, the fine particles 1 are made minute and the total capacity C = Cs + Cd + Cg is made extremely small.

ここに、微粒子1を微少にし、総合容量Cを小さくす
る理由を説明すると、容量Cに電荷Qを加えるにはE=
Q2/2Cのエネルギーが必要で、従つて、上記の微粒子1
に電子(キャリア)が1個出入するためにはe2/2Cのエ
ネルギー(e;電子電荷の絶対値)を要する。しかし、容
量Cが大きく、Ec=e2/2Cが小さくなると、熱エネルギ
ーkTが働く(k;ボルツマン定数,T;絶対温度)から、容
量Cを小さく、Ecを大きくしてEc>kTとすると、熱的な
電子の交換が不可能になる。そのEc>kTなる条件の下
に、微粒子1に静電容量Cgでカップリングしているゲー
ト電極4に電圧を印加すると、微粒子1のポテンシャル
が変化して、ソース電極2から微粒子1,ドレイン電極3
から微粒子1へトンネル効果で電子を移動させ、トンネ
ル電流を流すことができる。そのようにして、ゲート電
極に印加する電圧を制御することによつて、FETと同様
のトランジスタ動作をさせるもので、このトランジスタ
動作を得るために微粒子を微細にして総合容量Cを小さ
くするわけである。
Here, the reason why the fine particles 1 are made minute and the total capacitance C is made small will be explained. To add the charge Q to the capacitance C, E =
Energy of Q 2 / 2C is required, and therefore the above-mentioned fine particles 1
Energy (e; absolute value of electronic charge) of e 2 / 2C is required for one electron (carrier) to enter and exit. However, when the capacitance C is large and Ec = e 2 / 2C is small, the thermal energy kT works (k; Boltzmann's constant, T; absolute temperature). Therefore, when the capacitance C is small and Ec is large, Ec> kT. , Thermal exchange of electrons becomes impossible. Under the condition of Ec> kT, when a voltage is applied to the gate electrode 4 which is coupled to the fine particles 1 by the electrostatic capacitance Cg, the potential of the fine particles 1 changes, and the source electrode 2 changes the fine particles 1 to the drain electrode. Three
The electrons can be moved from the particles to the particles 1 by the tunnel effect, and a tunnel current can be passed. In this way, by controlling the voltage applied to the gate electrode, a transistor operation similar to that of a FET is performed, and in order to obtain this transistor operation, the fine particles are made fine to reduce the total capacitance C. is there.

第6図はそのトランジスタのId−Vd特性図を示してお
り、Cs/Cg=Cd/Cg=0.1,Ec/kT=30として、ゲート電圧V
gを0.4×(e/Cg)から0.58×(e/Cg)まで変化させた特
性値である。ここで、Ec=e2/2Cは数meVと云う値をもつ
ので、Tは4.2K程度の極低温になる。なお、縦軸のドレ
イン電流Id,横軸のドレイン電流Vdは正規化した値で示
している。
Fig. 6 shows the Id-Vd characteristic diagram of the transistor, where Cs / Cg = Cd / Cg = 0.1 and Ec / kT = 30, and the gate voltage V
It is a characteristic value in which g is changed from 0.4 × (e / Cg) to 0.58 × (e / Cg). Here, since Ec = e 2 / 2C has a value of several meV, T becomes an extremely low temperature of about 4.2K. The drain current Id on the vertical axis and the drain current Vd on the horizontal axis are shown as normalized values.

第7図(a),(b)はこのトランジスタの従来の実
施例図を示しており、同図(a)は平面図,同図(b)
は同図(a)のAA′断面図である。半絶縁性InP基板5
の表面に白金(Pt;厚み50Å,直径50Å)からなる微粒
子1、その両側に白金(厚み200Å)からなるソース電
極2,ドレイン電極3を設けて、微粒子1と各電極2,3と
の距離は共に500Åとし、その上面を覆うSiO2膜(厚み3
00Å)からなる絶縁膜6を設け、同じく白金からなるゲ
ート電極4(厚み1000Å)はその絶縁膜上に設けてあ
る。なお、微粒子1はソース電極,ドレイン電極間に複
数個設けてもよい。
7 (a) and 7 (b) show a conventional embodiment of this transistor. FIG. 7 (a) is a plan view and FIG. 7 (b).
FIG. 7A is a sectional view taken along line AA ′ of FIG. Semi-insulating InP substrate 5
Particles 1 made of platinum (Pt; thickness 50 Å, diameter 50 Å) on the surface of the, and source electrode 2 and drain electrode 3 made of platinum (thickness 200 Å) on both sides of them, the distance between the particles 1 and each electrode 2, 3 Are both 500 Å, and the SiO 2 film (thickness 3
An insulating film 6 made of 00Å) is provided, and a gate electrode 4 (thickness 1000Å) also made of platinum is provided on the insulating film. A plurality of fine particles 1 may be provided between the source electrode and the drain electrode.

実用上、微粒子1の最大寸法は概ね3000Å以下に限定
されるべきで、それは容量Cを小さくしてEc>kTとする
ためであるが、例えば、直径1000Åの球状の微粒子が孤
立して存在すると、その容量CはC=4πεa(ε;誘
電率,a;球の半径)で表わされ、本構造のように近傍に
電極が存在するとその容量は2倍程度になり、その結果
としてEcは1meV程度になると考えられる。一方、液体ヘ
リウム(He)の温度Tは4.2゜kであつて、その熱エネ
ルギーkTは0.36meVになり、従つて、Ec=e2/2C>kTなる
関係が成立する。更に、液体ヘリウムはポンプ吸引によ
つて温度T=2゜kまで低下するために、微粒子の最大
寸法は凡そ3000Åになるものである。
In practice, the maximum size of the fine particles 1 should be limited to approximately 3000 Å or less to reduce the capacitance C so that Ec> kT. For example, if spherical fine particles with a diameter of 1000 Å exist in isolation. , Its capacitance C is represented by C = 4πεa (ε; permittivity, a; radius of sphere), and if there is an electrode in the vicinity as in this structure, the capacitance becomes about twice, and as a result, Ec becomes It is thought to be about 1 meV. On the other hand, the temperature T of liquid helium (He) is 4.2 ° k, and its thermal energy kT is 0.36 meV, so that the relation of Ec = e 2 / 2C> kT is established. Further, since the liquid helium is lowered by the pump suction to the temperature T = 2 ° k, the maximum size of the fine particles is about 3000Å.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

ところが、上記のトランジスタにおいて最も重要な点
は電極と微粒子との間のトンネル可能な距離であり、こ
のトンネル距離(トンネル長)が広い程トランジスタの
製作が容易になる。且つ、トンネル長はトンネルバリア
の高さΦBの1/2乗に反比例して増加 (d;トンネル長さ))することが知られており、従つ
て、低いトンネルバリアを実現すれば良いことになる。
However, the most important point in the above-mentioned transistor is the distance between the electrode and the fine particles that can be tunneled. The wider the tunnel distance (tunnel length), the easier the fabrication of the transistor. Moreover, the tunnel length increases in inverse proportion to the 1/2 height of the tunnel barrier height ΦB. (D; tunnel length)), and therefore it is only necessary to realize a low tunnel barrier.

上記のInP基板を用いた実施例においては、特定条件
下で微粒子の導電物質を選択するとバリアの高さを低く
することが可能であるが、一般にはバリアの高さは比較
的高く、そのため、例えば、GaAsの場合では精々数十Å
(数nm)のトンネル距離しか許されない。
In the example using the above InP substrate, it is possible to reduce the height of the barrier by selecting a conductive material of fine particles under specific conditions, but in general, the height of the barrier is relatively high, therefore, For example, in the case of GaAs, dozens of Å
Only tunnel distances (several nm) are allowed.

本発明はこのトンネル可能な距離を広くして、製作を
容易にすることを目的としたトランジスタを提案するも
のである。
The present invention proposes a transistor aiming at facilitating the manufacture by widening the tunnelable distance.

〔問題点を解決するための手段〕[Means for solving problems]

その目的は、微粒子が導電性物質と第1の半導体層と
から構成され、該微粒子とソース電極およびドレイン電
極との間は第2の半導体層で結合されて、走行キャリア
に対するバリアの高さが第1の半導体層と第2の半導体
層との界面のバンド不連続によつて定められている微粒
子トランジスタによつて達成される。
The purpose thereof is that the fine particles are composed of a conductive material and a first semiconductor layer, and the fine particles are connected to the source electrode and the drain electrode by a second semiconductor layer, so that the height of the barrier against traveling carriers is increased. This is achieved by a particle transistor defined by band discontinuity at the interface between the first semiconductor layer and the second semiconductor layer.

〔作 用〕[Work]

即ち、本発明にかかる微粒子トランジスタは半導体層
のヘテロ界面で生じるバンド構造の不連続を利用して低
いバリアを形成し、その低いバリアをトンネリングさせ
る。そうすると、トンネル長を広くでき、且つ、このよ
うな半導体層のヘテロ接合は制御性良く形成でき、その
ため、トランジスタ素子の製作が容易になる。
That is, the particle transistor according to the present invention forms a low barrier by utilizing the discontinuity of the band structure generated at the hetero interface of the semiconductor layer, and tunnels the low barrier. Then, the tunnel length can be widened, and such a heterojunction of the semiconductor layers can be formed with good controllability, which facilitates the production of the transistor element.

〔実施例〕〔Example〕

以下、図面を参照して実施例によつて詳細に説明す
る。
Hereinafter, embodiments will be described in detail with reference to the drawings.

第1図(a),(b)は本発明にかかるトランジスタ
の実施例(I)図を示しており、同図(a)は平面図,
同図(b)は同図(a)のBB′断面図である。図中、11
は微粒子を構成する金(厚み50Å;導電性物質),12は
ソース電極,13はドレイン電極,14はアルミニウムからな
るゲート電極,15は半絶縁性GaAs基板,16はSiO2膜(厚み
500Å),17はAl0.05Ga0.95As層(厚み1000Å),18,18′
はアンドープGaAs層(厚み50Å),19,19′はn+−GaAs層
(厚み50Å)である。且つ、微粒子はアンドープGaAs層
18,n+−GaAs層19(第1の半導体層)および金11で構成
され、ソースはアンドープGaAs層18′,n+−GaAs層19′
とソース電極12で構成され、ドレインはアンドープGaAs
層18′,n+−GaAs層19′とドレイン電極で構成されて、A
l Ga As層17が第2の半導体層として微粒子とソース
電極,微粒子とドレイン電極を結合している構成であ
る。なお、ここに、ソース,ドレインとは広義のソース
電極,ドレイン電極を意味し、オーミックコンタクトの
アンドープGaAs層18′,n+−GaAs層19′を包含するもの
で、前記特許請求の範囲に記載したソース電極,ドレイ
電極はこの広義を意味している。
1 (a) and 1 (b) show an embodiment (I) of a transistor according to the present invention. FIG. 1 (a) is a plan view,
FIG. 3B is a sectional view taken along line BB ′ of FIG. 11 in the figure
Is gold (thickness 50 Å; conductive material) that constitutes fine particles, 12 is a source electrode, 13 is a drain electrode, 14 is a gate electrode made of aluminum, 15 is a semi-insulating GaAs substrate, 16 is a SiO 2 film (thickness
500Å), 17 is Al 0.05 Ga 0.95 As layer (thickness 1000Å), 18,18 '
Is an undoped GaAs layer (thickness 50 Å) and 19, 19 'is an n + -GaAs layer (thickness 50 Å). And the fine particles are undoped GaAs layer
18, n + -GaAs layer 19 (first semiconductor layer) and gold 11 are used. The source is an undoped GaAs layer 18 ', n + -GaAs layer 19'.
And source electrode 12 and the drain is undoped GaAs
Layer 18 ', n + -GaAs layer 19' and drain electrode
The lGaAs layer 17 is a second semiconductor layer in which fine particles are coupled to the source electrode and fine particles are coupled to the drain electrode. It should be noted that the terms source and drain mean source electrode and drain electrode in a broad sense, and include undoped GaAs layer 18 'and n + -GaAs layer 19' of ohmic contact, which are described in the claims. The source electrode and the drain electrode have a broad meaning.

第2図は実施例(I)に見られるトンネル動作を説明
するためのエネルギーバンド図を示しており、EFはフ
ェルミレベル,Ecは伝導帯の下限である。第2の半導体
層としてのAlx Ga1-xAs層17のX値を0.05としてGaAs結
晶に極めて近い結晶にしてヘテロ接合させてあり、その
ため、低いバリアが形成されている。且つ、微粒子,ソ
ース電極,ドレイン電極に対してオーミックコンタクト
しているn+−GaAs層19,19′は多数の不純物を含有して
縮退しているために伝導帯EcはフェルミレベルEFより
低いエネルギーレベルを占めている。従つて、電子は低
いバリアをもつたヘテロ接合をトンネリングして、容易
にトンネル電流が流れ、GaAsのトンネル距離を、例えば
500〜1000Å程度に広くすることが可能になる。なお、
アンドープGaAs層がA1 Ga As層17とn+−GaAs層19との
間に介在しているが、これはアンドープなAl0.05Ga0.95
As層17に高濃度なn+−GaAs層19′から不純物が拡散する
のを防ぐために設けられ、その厚みは薄いために電子が
注入されて恰もn+−GaAs層とエネルギー的に同じにな
り、特に、この層が独自のバリアを形成するものではな
い。
FIG. 2 is an energy band diagram for explaining the tunnel operation seen in Example (I), where EF is the Fermi level and Ec is the lower limit of the conduction band. The X value of the Al x Ga 1- x As layer 17 as the second semiconductor layer is set to 0.05 to form a crystal very close to a GaAs crystal for heterojunction, so that a low barrier is formed. In addition, since the n + -GaAs layers 19 and 19 'which are in ohmic contact with the particles, the source electrode and the drain electrode contain many impurities and degenerate, the conduction band Ec has an energy lower than the Fermi level EF. Occupy a level. Therefore, the electron tunnels through the heterojunction with a low barrier, and the tunnel current easily flows, and the tunnel distance of GaAs, for example,
It becomes possible to widen it to about 500 to 1000Å. In addition,
An undoped GaAs layer is interposed between the A 1 Ga As layer 17 and the n + −GaAs layer 19, which is undoped Al 0.05 Ga 0.95.
It is provided in the As layer 17 to prevent impurities from diffusing from the high-concentration n + -GaAs layer 19'.Since its thickness is thin, electrons are injected and the energy becomes the same as that of the n + -GaAs layer. In particular, this layer does not form its own barrier.

且つ、この製作方法はGaAs基板15の上にAl Ga As層
17,アンドープGaAs層18′,n+−GaAs層19′を連続エピタ
キシャル成長して制御性良く形成し、その上に金を被着
し、これらをリソグラフィ技術を用いてアンドープGaAs
層までエッチングして微粒子とソース電極,ドレイン電
極とのそれぞれのアンドープGaAs層,n+−GaAs層,金
(電極)を分離形成する。従つて、ソース電極12,ドレ
イン電極13は金で作成されている。
In addition, this manufacturing method uses an Al Ga As layer on the GaAs substrate 15.
17, undoped GaAs layer 18 ', n + -GaAs layer 19' are continuously epitaxially grown with good controllability, gold is deposited on them, and these are undoped GaAs by lithography.
The layers are etched to separately form the undoped GaAs layer, n + -GaAs layer, and gold (electrode) of the fine particles and the source and drain electrodes. Therefore, the source electrode 12 and the drain electrode 13 are made of gold.

次に、第3図(a),(b)は本発明にかかるトラン
ジスタの実施例(II)図を示しており、同図(a)は平
面図,同図(b)は同図(a)のCC′断面図である。図
中の記号は上記第1図に示した実施例(I)と同一部位
に同一記号が付けてあるが、その他の27はAl Ga As層
で、本例では半絶縁性GaAs基板15の上にアンドープGaAs
層18′およびn+−GaAs層19′を連続エピタキシャル成長
し、これをエッチングして微粒子のアンドープGaAs層1
8,n+−GaAs層19,金11を分離形成した後、微粒子とソー
ス電極,微粒子とドレイン電極間を含む面にAl0.05Ga
0.95As層27を選択エピタキシャル成長した構造で、アン
ドープGaAs層の側部に設けたAl0.05Ga0.95As層27を通し
てトンネリングがおこなわれ、上記第1図と同様に低バ
リアとなり、同様にトンネル長を広くできて、製作が容
易になる。
Next, FIGS. 3 (a) and 3 (b) show an embodiment (II) diagram of a transistor according to the present invention. FIG. 3 (a) is a plan view and FIG. 3 (b) is the same diagram (a). ) Is a CC ′ cross-sectional view. The symbols in the figure are the same as those in the embodiment (I) shown in FIG. 1, but the other 27 are Al Ga As layers, and in this example, on the semi-insulating GaAs substrate 15. Undoped GaAs
Layer 18 'and n + -GaAs layer 19' are continuously epitaxially grown and etched to form fine grain undoped GaAs layer 1
After forming the 8, n + -GaAs layer 19 and gold 11 separately, Al 0.05 Ga is formed on the surface including the fine particles and the source electrode and between the fine particles and the drain electrode.
In the structure in which the 0.95 As layer 27 is selectively epitaxially grown, tunneling is performed through the Al 0.05 Ga 0.95 As layer 27 provided on the side of the undoped GaAs layer, resulting in a low barrier as in FIG. 1 above and a wide tunnel length as well. It is possible and easy to manufacture.

更に、第4図は本発明にかかるトランジスタの実施例
(III)図を示し、同図は平面図のみで、断面図は第3
図(b)と同じであるが、これは上記第3図に示す実施
例(II)図において、Al0.05Ga0.95As層27を実質的にト
ンネル電流が流れる微粒子とソース電極,微粒子とドレ
イン電極間の領域のみに残存させ、他の部分を除去した
構造で、図中の記号は第3図と同じ部位に同じ記号が付
けてある。この第3図に示す構造と第4図に示す構造と
は素子特性と製作の難易度を勘案して選択される。
Further, FIG. 4 shows an embodiment (III) of a transistor according to the present invention, which is only a plan view and a sectional view is shown in FIG.
This is the same as FIG. 3B, but this is different from the embodiment (II) shown in FIG. 3 in that the fine particles and the source electrode and the fine particles and the drain electrode through which the tunnel current substantially flows through the Al 0.05 Ga 0.95 As layer 27. The structure is such that it is left only in the region between and the other parts are removed, and the symbols in the figure are the same as those in FIG. The structure shown in FIG. 3 and the structure shown in FIG. 4 are selected in consideration of the device characteristics and the difficulty of manufacturing.

上記の実施例はGaAsを例として説明したが、本発明に
かかる構造はその他のInP,InGaAsなどの半導体にも使用
できることは当然である。
Although the above embodiment has been described by taking GaAs as an example, it goes without saying that the structure according to the present invention can be used for other semiconductors such as InP and InGaAs.

〔発明の効果〕〔The invention's effect〕

以上の実施例の説明から明らかなように、本発明にか
かる微粒子トランジスタの構成はトンネル距離を広くで
きるために製作が容易となると共に、トンネル長が広く
なればそれだけ寸法の偏差が小さくなつて、特性のバラ
ツキが小幅になり、トランジスタの品質向上にも効果が
得られるものである。
As is clear from the above description of the embodiments, the structure of the fine particle transistor according to the present invention can be easily manufactured because the tunnel distance can be widened, and the wider the tunnel length, the smaller the dimensional deviation. The variation in the characteristics becomes small, and the effect of improving the quality of the transistor can be obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明にかかる実施例(I)図、 第2図は実施例(I)に見られるエネルギーバンド図、 第3図は本発明にかかる実施例(II)図、 第4図は本発明にかかる実施例(III)図、 第5図は本発明に関わりあるトランジスタの原理図、 第6図はそのId−Vd特性図、 第7図は従来の実施例図である。 図において、 1は微粒子、 2,12はソース電極、 3,13はドレイン電極、 4,14はゲート電極、 5は半絶縁性InP基板、 6,16はSiO2膜、 11は金(微粒子の導電性物質)、 15は半絶縁性GaAs基板、 17,27はAl0.05Ga0.95As層(第2の半導体層)、 18,18′はアンドープGaAs層、 19,19′はn+−GaAs層(第1の半導体層) を示している。FIG. 1 is an embodiment (I) diagram according to the present invention, FIG. 2 is an energy band diagram seen in the embodiment (I), FIG. 3 is an embodiment (II) diagram according to the present invention, and FIG. FIG. 5 is a principle diagram of a transistor according to the present invention, FIG. 6 is its Id-Vd characteristic diagram, and FIG. 7 is a conventional example diagram. In the figure, 1 is fine particles, 2 and 12 are source electrodes, 3 and 13 are drain electrodes, 4 and 14 are gate electrodes, 5 is a semi-insulating InP substrate, 6 and 16 are SiO 2 films, 11 is gold (fine particles). Conductive material), 15 is a semi-insulating GaAs substrate, 17, 27 is an Al 0.05 Ga 0.95 As layer (second semiconductor layer), 18, 18 'is an undoped GaAs layer, 19, 19' is an n + -GaAs layer (First semiconductor layer) is shown.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ソース電極とドレイン電極との間に島状の
微粒子を備え、該微粒子を介して前記ソース電極とドレ
イン電極との間にトンネル電流が流れて、該トンネル電
流を前記微粒子に静電容量で結合したゲート電極に加え
る電圧によつて制御するトランジスタにおいて、前記微
粒子が導電性物質と第1の半導体層とから構成され、該
微粒子とソース電極およびドレイン電極との間は第2の
半導体層で結合されて、走行キャリアに対するバリアの
高さが第1の半導体層と第2の半導体層との界面のバン
ド不連続によつて定められていることを特徴とする微粒
子トランジスタ。
1. An island-shaped fine particle is provided between a source electrode and a drain electrode, and a tunnel current flows between the source electrode and the drain electrode through the fine particle, so that the tunnel current flows to the fine particle. In a transistor controlled by a voltage applied to a gate electrode coupled by a capacitance, the fine particles are composed of a conductive substance and a first semiconductor layer, and a second portion is provided between the fine particles and a source electrode and a drain electrode. A particulate transistor, characterized in that the height of a barrier against traveling carriers is determined by band discontinuity at the interface between the first semiconductor layer and the second semiconductor layer, which are coupled by a semiconductor layer.
JP62235353A 1987-09-18 1987-09-18 Particulate transistor Expired - Fee Related JP2533134B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62235353A JP2533134B2 (en) 1987-09-18 1987-09-18 Particulate transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62235353A JP2533134B2 (en) 1987-09-18 1987-09-18 Particulate transistor

Publications (2)

Publication Number Publication Date
JPS6477964A JPS6477964A (en) 1989-03-23
JP2533134B2 true JP2533134B2 (en) 1996-09-11

Family

ID=16984831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62235353A Expired - Fee Related JP2533134B2 (en) 1987-09-18 1987-09-18 Particulate transistor

Country Status (1)

Country Link
JP (1) JP2533134B2 (en)

Also Published As

Publication number Publication date
JPS6477964A (en) 1989-03-23

Similar Documents

Publication Publication Date Title
US5972744A (en) Quantum effect device, method of manufacturing the same
JP2533134B2 (en) Particulate transistor
US3296508A (en) Field-effect transistor with reduced capacitance between gate and channel
JPWO2020138168A1 (en) Complementary switch element
JP3402905B2 (en) Semiconductor element
JP2533135B2 (en) Particulate transistor
US5115287A (en) Step-cut insulated gate static induction transistors and method of manufacturing the same
JPH0778962A (en) Quantum multifunctional transistor and manufacturing method thereof
EP0093557B1 (en) High-speed complementary semiconductor integrated circuit
JPH0210873A (en) Thin film transistor
JPS6393160A (en) Ultra-high speed semiconductor device
US20240387543A1 (en) L-shaped field effect transistor and corresponding fabrication methods for angstrom technology nodes
JPH04320063A (en) Thin film transistor
JPS60154671A (en) Semiconductor device
JP2977946B2 (en) Dielectric-based transistor
JP2530159B2 (en) Transistor
JPS61278164A (en) Bidirectional thin film semiconductor device
JP3641092B2 (en) Coulomb blockade element and manufacturing method thereof
JP3126410B2 (en) Semiconductor device
SU1103762A1 (en) Field-effect transistor
JPS63205961A (en) multi-gate thin film transistor
JP2821135B2 (en) Semiconductor integrated circuit device
CN117995898A (en) Energy gap regulating field effect transistor, integrated circuit and electronic equipment
JPH0661501A (en) Field-effect semiconductor device
JP2001185559A (en) Negative resistance field effect transistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees