JP2532268B2

JP2532268B2 - 安定化偏向回路

Info

Publication number: JP2532268B2
Application number: JP63044092A
Authority: JP
Inventors: エジユアードハフアールピータ
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1981-02-16
Filing date: 1988-02-25
Publication date: 1996-09-11
Anticipated expiration: 2011-09-11
Also published as: JPS57164664A; FI820408L; DK65382A; DE3280436D1; PL235099A1; US4484113A; GB2094085A; PT74416B; SU1286122A3; PT74416A; FI75961C; DK164622B; EP0058552B1; DE3205381A1; JPS63266973A; ATE24367T1; JPS57152777A; ES509454A0; DK164622C; JPH0338791B2

Description

【発明の詳細な説明】〔発明の技術分野〕この発明はテレビジヨン表示装置用の安定化（調整）
された偏向回路に関するものである。

〔従来の技術〕

周知のAC（交流）配電線すなわち本線分離型テレビジ
ヨン受像機の電源回路には種々の設計がある。一つの設
計では、50または60Hzの本線変圧器を電気的分離（絶
縁）のために使用しているが、この本線変圧器は比較的
重くかさ張るものである。またこの変圧器によつて生ず
る漂遊磁界はカラーテレビジヨン受像機に色純度整合誤
差を発生させる可能性があり、更にこの変圧器は電気的
絶縁だけを目的としているので別に電圧調整（安定化）
回路を必要とする。

大型スクリンテレビジヨン受像機では、屡々スイツチ
・モード電源が使用される。この様な電源は比較的価格
が高く、かつスイツチ・モード変圧器やスイツチング・
トランジスタおよび整流ダイオード等の特別な素子を必
要とする。その制御回路には過負荷および短絡防御手段
が設けられるため、複雑化し修理が厄介であり、また故
障率が高い。同期スイツチ型電源中の本線分離用に高圧
変圧器またはフライバツク変圧器を使用すると、テレビ
ジヨン受像機を起動させるために別の電源を要するのみ
ならず複雑な制御回路が必要となる。

〔発明の目的〕

この発明は、何らの特別な調整回路をも使用すること
なく過負荷や回路の短絡に対して充分な防御能力を有
し、しかも起動時や待機モード時のように偏向周波数ス
イッチング信号が存在しないときも自走発振を行い、小
さな起動電流で動作することができる安定化された偏向
回路を提供することを目的とする。

〔発明の構成〕

この発明の安定化偏向回路の構成を、理解のために各
構成素子毎に後程説明する図示の実施例中で使用されて
いる参照番号を付して示すと、この発明の安定化偏向回
路は、偏向巻線（L_H）と、この偏向巻線と共に共振リト
レース回路（50）を形成するリトレース・キャパシタン
ス（第１図のCR、第２図のC13）と水平駆動回路から供
給される水平偏向周波数の駆動信号に応動するトレース
・スイッチ（35）とを含み、上記偏向巻線に結合されて
偏向サイクル中上記偏向巻線中に走査電流を発生させる
偏向発生器（60）と、供給インダクタンス（L1）と、上
記供給インダクタンスと直列に接続されたキャパシタン
ス（C5）と、電圧源（24）と、各偏向サイクルの第１の
期間中上記供給インダクタンス（L1）を上記電圧源（2
4）に結合してこの供給インダクタンス中にエネルギー
を蓄えまた各偏向サイクルの第２の期間中上記供給イン
ダクタンス（L1）を上記共振リトレース回路（50）に結
合してその相互間でエネルギーの転送を行わせるための
スイッチング手段（S1、S2）と、上記偏向発生器（60）
と上記スイッチング手段（S1、S2）とに結合され上記偏
向発生器（60）のエネルギーレベルに応じて上記スイッ
チング手段の導通期間を変化させて上記供給インダクタ
ンス（L1）と上記共振リトレース回路（50）との間にお
けるエネルギーの転送を調整する制御回路（26）と、を
具備している。

上記スイッチング手段（S1、S2）は上記供給インダク
タンス（L1）と上記キャパシタンス（C5）と共同してブ
ロッキング発振器（30）を構成しており、上記スイッチ
ング手段（S1、S2）の出力は正帰還態様で上記制御手段
（26）に結合されていて、上記水平偏向周波数の駆動信
号の無いとき上記ブロッキング発振器（30）は２つの結
合モードの間で自走発振する。

〔発明の実施例〕

以下、図面を参照して説明するが、各図を通じて、２
個の端子間に付記された電圧矢印の向きに関する約束と
して、負端子が基準端子でそれは矢印の後尾位置が最も
近接している端子であるとする。

第１図ａと第１図ｂには、この発明を実施した、安定
化されたテレビジヨン受像機用偏向回路および電源が示
されている。第１図ａは交流（AC）主電源から電気的に
分離（絶縁）されていない形式のものを、また第１図ｂ
は分離されている形式のものを示している、スイツチン
グ装置すなわちスイツチS1とS2は、インダクタL1とキヤ
パシタC5と共働してブロツキング発振器30を構成してい
る。これら両スイツチの交番的な導通は、インダクタL1
の両端間に発生し調整器制御回路26に供給される電圧か
ら取出される、図示されていない、正の帰還信号によつ
て制御される。第１図ａと第１図ｂの回路中には、主電
源整流器24とそのフイルタキヤパシタC1、水平偏向回路
60およびフライバツク変圧器T1が含まれている。第１図
ａと第１図ｂには示されていないが、フライバツク変圧
器の巻線にはテレビジヨン受像機の種々の負荷回路が結
合されている。

第１図ａのブロツキング発振器30の自走動作を説明す
るに当つて、たとえば、水平偏向回路60の水平トレース
スイツチ35は大地に短絡されているものと仮定する。ブ
ロツキング発振器30はインダクタL1とキヤパシタC5の値
によつて決まる周波数で自走動作をする。この周波数
は、水平偏向周波数f_Hの約２分の１またはそれ以下に選
ばれる。この自走周波数は、ブロツキング発振器が偏向
同期モードで動作するときにこのブロツキング発振器の
動作が水平走査電流の発生と適切に同期化し得るように
するために、水平偏向周波数よりも低く選ばれるのであ
る。しかし、この自走周波数を余り低く選ぶと自走動作
期間中にインダクタL1中に不必要に大きなピーク電流が
発生する。

インダクタL1とキヤパシタC5のＬ対Ｃの比の選択によ
つて、自走動作期間中に流れるピーク入力電流すなわち
インダクタ電流i_Lが決まり、従つて消費し得る最大可能
電力が決まる。自走動作は、フライバツク変圧器T1のど
の巻線でもその両端間に回路短絡負荷が現われたときに
も起生する。

スイツチS2の両端間のスイツチング電圧V_S2と自走動
作期間中に流れるインダクタ電流i_Lが第５図（ａ）と第
５図（ｂ）に示されている。スイツチS1の両端間のスイ
ツチング電圧波形は図示されていないが第５図ａの波形
と位相が180度ずれた波形である。両スイツチを介して
流れる電流のほとんどはリアクタンス性であるから実際
の電力消費は非常に少ない。この電力消費量は、スイツ
チS1とS2およびインダクタL1とキヤパシタC5の両抵抗性
成分中における損失に等しい。

同期化された発振器動作を説明するに当つて、第１図
ａの水平出力トランジスタQ10は水平周波数でスイツチ
され、水平偏向巻線L_H中に走査電流を発生しまた第６図
（ａ）に示されたリトレースパルス電圧V_rがこの出力ト
ランジスタQ10のコレクタ電極に発生されると仮定す
る。第６図（ａ）〜（ｃ）の水平トレース期間内の時点
t₂からそれよりも後に生ずる次の水平リトレース期間の
始点に相当する時点t₀まで、スイツチS2は開られスイツ
チS1は閉じられている。インダクタ電流i_Lは、スイツチ
S1、インダクタL1、キヤパシタC5およびトレーススイツ
チ35を通して大地へ流れる。時点t₀に、I_P1 ²L/2なるエ
ネルギーがインダクタL1中に蓄えられる。但し、Ｌはイ
ンダクタL1のインダクタンス、I_P1は時点t₀にインダク
タL1を流れるピーク電流である。

第６図（ａ）〜（ｃ）の時点t₀に水平出力トランジス
タQ10は開となる。発生したリトレースパルス電圧V
_rは、信号線Ｓを介して調整器制御回路26に印加され
て、スイツチS1の開とスイツチS2の閉とを水平リトレー
スの始点に同期させる。時点t₀〜t₂の間スイツチS2が閉
じられると、インダクタ電流i_Lの電流路は、リトレース
キヤパシタC_R、Ｓ成形キヤパシタC_Sおよび水平偏向巻線
L_Hよりなるリトレース共振回路50に接続される。その結
果、時点t₀にインダクタL1に蓄えられていたエネルギー
は、第６図（ｃ）の時点t₀後、急速に減少する電流i_Lで
表わされるようにリトレース共振回路50中へ急速に転送
される。この電流i_Lは急速に減少し、それが零に達する
とインダクタL1中に蓄えられていたすべてのエネルギー
の転送が終了する。リトレース期間中このインダクタ電
流i_Lの零交差点に達した瞬間に続いて、時点t₁に先立つ
負の電流i_Lで示されるように転送されたエネルギーの微
小部分がインダクタL1へ戻る。時点t₁の水平リトレース
期間の終了点で、ダンパーダイオードD_dと出力トランジ
スタQ10のベース・コレクタ接合は順バイアスされて再
びキヤパシタC5を大地へ確実に結合する。各水平偏向サ
イクル期間中に転送されるエネルギーは、実質的に時点
t₀とt₁とにおいてインダクタL1中に蓄えられていたエネ
ルギー相互間の差である。

時点t₁とt₂の間では、この電流i_Lは、スイツチS2、イ
ンダクタL1、キヤパシタC5およびそのとき閉じているト
レース・スイツチ35を通じて循環する。この期間中に、
キヤパシタC5中に蓄えられていたエネルギーは放電して
インダクタL1中へ戻る。時点t₂に調整器制御回路26はス
イツチS2を開きまたスイツチS1を閉じる。インダクタL1
中に蓄えられていたエネルギーは、今後は、インダクタ
電流i_Lが零交差する瞬間t₈まで本線フイルタキヤパシタ
C1へ逆に転送される。時点t₈から次のリトレース期間の
開始まで、後でリトレース共振回路50へおよびフライバ
ツク変圧器T1の種々の巻線に統合されている負荷回路へ
転送するために、エネルギーは再びインダクタL1中に蓄
えられる。

第６図（ａ）〜（ｃ）の右側にある波形は、フライバ
ツク変圧器T1の各巻線に結合された負荷回路による比較
的低い負荷レベルにおけるブロツキング発振器30の偏向
同期動作を、左側の波形で示される負荷レベルと比較し
て示すものである。調整動作はリトレースパルスV_rのピ
ーク振幅を一定に保つことである。前述の状態とは対照
的にこの比較的低い負荷レベルでは、時点t₁′の水平リ
トレース期間の終了点においてより多量のエネルギーが
インダクタL1に戻されており、またテレビジヨン受像機
の負荷回路による電力消費がより少ないことに起因し
て、時点t₂′から、より多量のエネルギーが本線フイル
タキヤパシタC1に戻される。

第６図（ａ）〜（ｃ）の左側の波形における時点t₀と
右側の波形の時点t₀′にそれぞれインダクタL1中に蓄え
られているエネルギーは、負荷の程度に関係なくほゞ等
しいことに注意すべきである。蓄えられるピークエネル
ギーは整流された本線電圧の振幅のみによつて決まる。
そこでブロツキング発振器30によつて転送可能な最大電
力は制限される。最大負荷時または短絡回路負荷動作時
には、キヤパシタC5両端間の平均電圧は入力電圧V_inの
大きさのほゞ２分の１である。負荷が減少するとキヤパ
シタC5両端間の平均電圧は増大する。

第１図ｂの回路の動作は、第１図ａの回路の動作と同
様なものであり、それは第１図ｂ中の変圧器T1の巻線W1
とW2が密に結合されていることによつて上記両回路は電
気的に事実上等価であるからである。フライバツク変圧
器T1の巻線W6は、信号線Ｓに沿つて調整器制御回路26に
印加されるリトレースパルス電圧を発生する。

第２図ａおよび第２図ｂには、この発明を実施した安
定化（調整）されたテレビジヨン受像機偏向回路の実施
例が詳細に示されている。AC50サイクル220ボルトの配
電線または本線の電源電圧が端子21と22間に印加され、
整流器24によつて全波整流された後キヤパシタC1により
濾波されて、たとえば290ボルトの安定化されていない
直流入力電圧V_inが端子28に生ずる。ブリツジ整流器24
の入力端子と端子21間にはオン／オフスイツチ23が入つ
ている。このブリツジ整流器24の戻り電流端子は、本線
電源端子21と22から電気的に分離されることなく、直接
大地25に結合されている。ブリツジ整流器24の出力端子
と入力端子28間には電流制限抵抗R1が接続されている。

安定化されていない入力電圧V_inは、共振回路40にブ
ツシユブル関係に結合された可制御スイツチS1とS2から
成るスイツチ機構を具えたブロツキング発振器30に印加
される。共振回路40はインダクタL1の主巻線WAとキヤパ
シタC5で形成されている。スイツチS1は、トランジスタ
Q1とそのコレクタ電極とエミツタ電極間に結合されたダ
ンパーダイオードD1とで構成されている。スイツチS2
は、トランジスタQ2とそのコレクタ電極とエミツタ電極
間に結合されたダンパーダイオードD2とで構成されてい
る。従つてスイツチS1とS2の主電流路は双方向導電性で
あつて、端子28と大地25間の入力電圧源の両端間に直列
に結合されている。両スイツチS1とS2の主電流路は、ま
た、両スイツチS1とS2およびインダクタL1の主巻線WAの
共通出力接続端子31において共振回路40にも結合されて
いる。

第２図ｂにおいて、水平偏向回路60は、トレース・ス
イツチ35の両端間にＳ成形すなわちトレースキヤパシタ
C14と直列に結合された水平偏向巻線L_Hを持つている。
トレース・スイツチ35は、大地25から電気的に分離され
たシヤシー接地点29にエミツタ電極を結合した水平出力
トランジスタQ10とダンパーダイオードD_dを具えてい
る。リトレースキヤパシタC13は、偏向巻線L_Hに結合さ
れて、トレース・スイツチ35が非導通のときこのL_Hと共
振リトレース回路50を形成する。

水平発振器34は、第２図ｂには示されていない矩形波
スイツチング電圧を、抵抗R34とR33からなる分圧器の抵
抗R34を通して駆動トランジスタQ11のベースに印加す
る。この駆動トランジスタQ11によつて水平周波数のス
イツチング信号が発生され、駆動変圧器T2を介して水平
出力トランジスタQ10に供給される。駆動変圧器T2の２
次巻線は、抵抗R29とR30とから成る分圧器の抵抗R29を
介してトランジスタQ10のベースに結合されている。駆
動トランジスタQ11のコレクタ電圧は抵抗R31と変圧器T2
の１次巻線を介して＋25ボルト線路から得られる。抵抗
R31と変圧器T2の１次巻線の接続点にはキヤパシタC15が
結合されている。変圧器T2の１次巻線の両端間には、ダ
イオードD15と抵抗R32より成るベース電流成形回路が結
合されている。

水平偏向サイクル内のトレース期間の中央点より前
に、駆動トランジスタQ11はターンオフされて水平出力
トランジスタQ10に順バイアス電圧が印加されるように
する。水平トレース期間の終了直前には駆動トランジス
タQ11がターンオンされ、水平出力トランジスタQ10には
逆バイアス電圧が印加されることになる。その僅か後
に、出力トランジスタQ10のコレクタ電流が無くなり水
平リトレース期間が始まる。このリトレース期間中、リ
トレースキヤパシタC13の両端間にはリトレース・パル
ス電圧V_rが発生する。

第２図ｂのリトレース・パルス電圧V_rはフライバツク
変圧器T1の巻線W2に印加されて、このフライバツク変圧
器T1の巻線W3〜W5の各両端間にリトレース・パルスを発
生させる。分離されたシヤシー接地点29とフライバツク
変圧器巻線W2の間には直流（DC）阻止キヤパシタC12が
結合されている。

水平偏向発生器60の動作をテレビジヨン受像機の合成
ビデオ信号の画像内容と同期化するために、フライバツ
ク変圧器巻線W3によつて生じたリトレース・パルス37が
導線38を通して水平発振器34に印加され、また図示され
ていない水平同期パルスが端子36からこの発振器に供給
される。水平発振器34用の12ボルトの電源電圧は、＋25
ボルトの電源線路に発生した電圧から調整器33によつて
生成される。

＋25ボルトの電源線路用の電源は、フライバツク変圧
器巻線W4の両端間に生じた電圧のトレース部分をダイオ
ードD17で整流しキヤパシタC16で濾波して得られる。抵
抗R36は電流制限抵抗である。垂直偏向回路、ビデオ回
路、音声回路およびアルタ高圧回路などの上記以外のテ
レビジヨン受像機回路32に対する供給電圧は、第２図ｂ
に巻線W5として一括表示した、フライバツク変圧器の他
の種々の巻線から得られる。

水平偏向回路60中およびテレビジヨン受像機中の種々
の負荷回路中で生じた損失を補充するため、フライバツ
ク変圧器T1の巻線W1がブロツキング発振器の共振回路40
に結合されていて、各偏向サイクルの水平リトレース期
間中この共振回路40から共振リトレース回路50へおよび
アルタ高圧負荷回路を含むテレビジヨン受像機中の各負
荷回路32へエネルギーが供給される。

次に、ブロツキング発振器30が偏向同期モードで動作
していると仮定する。第１図ａおよび第１図ｂの簡略化
した回路の動作に関連して前述した第６図に示されてい
るように、水平偏向サイクルのトレース期間中、制御可
能なある時点t₂では、スイツチS1が導通しスイツチS2が
非導通になつて安定化されていない電圧V_inの電圧源を
共振回路40に結合する。インダクタL1の巻線WA中の電流
i_Lは増加しはじめる。このインダクタ電流i_Lが負である
時点t₂〜t₈の間に、エネルギーは入力電圧V_inの電圧源7
0へ戻される。インダクタ電流i_Lの零交差点である時点t
₃の後、入力電圧源70から共振回路40へ、主としてイン
ダクタL1の磁界へエネルギーが転送される。水平リトレ
ース期間t₀〜t₁の開始点である時点t₀に、共振回路40の
インダクタンス中に蓄えられたエネルギーは最大値に達
する。

水平リトレース期間の開始点では、水平出力トランジ
スタQ10が非導通にされ、そのためリトレース共振回路5
0は変圧器T1を介して共振回路40に結合される。インダ
クタL1中に蓄えられていたエネルギーは急速にこのイン
ダクタからリトレースキヤパシタC13中へと放電する。
この水平リトレース期間中、共振回路40に変圧器結合さ
れたリトレースキヤパシタC13によつて、回路40の共振
周波数は高くなつてインダクタL1中のエネルギーを急速
放電させる。

増大するリトレース電圧V_rは制御可能なスイツチS1を
非導通にして入力電圧源を共振回路から切離す。微小時
間後この制御可能なスイツチS2は導通してインダクタL1
とキヤパシタC5をフライバツク変圧器巻線W1の両端間に
配列に結合する。その結果、リトレース・パルス電圧V_r
がフライバツク変圧器巻線W2とW1によつて共振回路40に
印加される。そして、共振回路40から共振リトレース回
路50へエネルギーが転送される。

時点t₀〜t₁間では、この間の或る時点でインダクタ電
流i_Lが零交差する時にインダクタL1のすべてのエネルギ
ーがリトレースキヤパシタC13に転送されるまで、この
インダクタ電流i_Lは急速に減少する。この零交差点と水
平リトレース期間の終了点t₁との間に、エネルギーの極
く一部分は時点t₁のピーク・インダクタ電流I_P2で示さ
れるようにインダクタL1へ戻される。この戻されるエネ
ルギーはブロツキング発振器を動作状態に保つために必
要なものである。各水平偏向サイクル中に転送されるエ
ネルギーは、実質的に時点t₀とt₁にインダクタL1中に蓄
えられていたエネルギーの差である。

時点t₁とt₂の間では、電流i_Lは、スイツチS2、インダ
クタL1およびキヤパシタC5を通して循環する。この期間
中に、キヤパシタC5中に蓄えられていたエネルギーはイ
ンダクタL1中へ放電する。時点t₂に、スイツチS2は非導
通になりスイツチS1は導通状態になる。インダクタL1中
に蓄えられていたエネルギーは、時点t₂後直ちに、イン
ダクタ電流i_Lの零交差時点t₃に達するまで入力電圧V_in
の安定化されていない電圧源70のフイルタ・キヤパシタ
C1へ向つて逆に転送される。時点t₃から次のリトレース
期間の開始点まで、再びエネルギーはインダクタL1中に
蓄えられてリトレース共振回路50への次回の転送に備え
る。リトレース期間中ブロツキング発振器30はリトレー
ス共振回路50に対して見掛け上電流源になるので、変動
負荷によつて生ずるリトレース時点変調は問題になる程
のものではない。

リトレース・パルス電圧V_rによつて表わされる偏向回
路エネルギーのレベルを調整するために、フライバツク
変圧器巻線W1の低電圧タツプ点が調整器制御回路26に接
続されてこの回路にリトレース・パルス電圧V_rのサンプ
ル電圧V_Sを供給するようになつている。調整器制御回路
26はこの電圧V_Sの変動に応答して、ブロツキング発振器
調整器30に印加される矩形波制御電圧波形27をパルス幅
変調する。

リトレース・パルス電圧V_rとサンプル電圧V_Sの調整作
用は、可制御スイツチS2のターンオフ時点t₂を変化させ
てブロツキング発振器調整器30のデユーテイ・サイクル
を変えることにより行なわれる。スイツチS1のターンオ
フ時点は、各偏向サイクル内で、水平リトレース期間の
開始直後の、t₀に近い点に固定されている。

第２図ａにおいて、インダクタL1の制御巻線WBとWCは
スイツチング・トランジスタQ1とQ2に対する正帰還電流
を供給する。それらのベース電流はキヤパシタC2とC3を
介して容量的に供給されるので、抵抗R2とR8を流れる初
期始動ベース電流が制御巻線WBとWCによつて回路短絡状
態になることはない。キヤパシタC2とC3はまたトランジ
スタQ1とQ2の逆バイアスを開始するのに使用される負の
カツトオフ電圧も供給する。ダイオードD3とD4はキヤパ
シタC2とC3の放電路を形成する。

トランジスタQ3とQ4は、スイツチング・トランジスタ
Q1とQ2のベース電流の流れを制御する働きをする。制御
用のトランジスタQ3とQ4の互に他方に対する導通は、ス
イツチング・トランジスタ段の一方（たとえばQ2または
Q1）が導通を停止する前に他方のスイツチング・トラン
ジスタQ1またはQ2が導通することがないようにこれを阻
止するように行なわれる。スイツチング・トランジスタ
Q1またはQ2の両端間電圧が増加すると、制御用のトラン
ジスタQ3またはQ4は分圧用抵抗R3〜R9の抵抗R3またはR9
を通してのベース電流によつて飽和して、各スイツチン
グ・トランジスタをカツトオフ状態に駆動する。

第７図の時点t_aの直前すなわち第６図の水平リトレー
ス期間の開始点t₀に相当する時点にはスイツチング・ト
ランジスタQ1は飽和状態にある。従つて、抵抗R5上には
電圧が実質的に発生していないので制御用トランジスタ
Q3はカツトオフ状態にある。しかし制御用トランジスタ
Q4は、抵抗R9を介してベース電流が供給されているので
飽和状態にあり、スイツチング・トランジスタQ2をカツ
トオフ状態に保つている。スイツチS2両端間および並列
キヤパシタC4の両端間の電圧V_S2は入力電圧V_inと同じ大
きさである。

第７図の時点t_aの開始時には、リトレース・パルス電
圧V_rはフライバツク変圧器T1を介してインダクタL1に結
合され、第８図の波形で示すように、インダクタL1の制
御巻線WBの両端間に負のパルスを、また制御巻線WCの両
端間に正のパルスを発生させる。巻線WBとWCの各両端間
に生じたリトレース・パルス電圧にはスイツチS1とS2の
動作により発生したスイツチング波形が重畳される。第
８図の時点t_aに始まる、制御巻線WBに生じた負のパルス
電圧はこの制御巻線の・印の無い方の端子を正にして、
制御用トランジスタQ3をターンオンすることによりキヤ
パシタC2を放電させてスイツチング・トランジスタQ1に
負のベース電流を流し、このトランジスタをターンオフ
し始める。

第７図の時点t_aからt_bにかけて、インダクタL1の主巻
線WAに流入する電流i_Lは、それまで流れていたトランジ
スタQ1から今後は蓄積キヤパシタC4に電流i_C4として流
れてこのキヤパシタを放電する（第７図（ｃ）と（ｄ）
参照）。キヤパシタC4両端間の電圧は、時点t_bに零にな
りスイツチS2のダイオードD2によつて大地にクランプさ
れる。そこで電流i_LはダイオードD2を通つて流れる。

第７図（ｂ）の波形はキヤパシタC4の放電によつて生
ずるスイツチング電圧V_S2の下降時間が緩つくりしてい
ることを示し、第７図（ｃ）と（ｄ）の波形はスイツチ
S1とS2のスイツチング期間t_a〜t_bの間にキヤパシタC4に
流入する全電流i_Lを示している。このキヤパシタC4の作
用で、誘導性電流負荷i_Lのときスイツチング電圧V_S2の
変化速度が過大になることが阻止される。この作用は、
スイツチS1とS2が２次降伏によつて破壊されることを防
ぎ、またスイツチング装置S1とS2中の電力消費量を大幅
に低減する。

V_S2の緩つくりした立上りおよび立下りは、スイツチ
ング期間t_a〜t_bとt_e〜t_fの間中、抵抗R3とR9を流れる電
流によつて制御されるトランジスタQ3とQ4の作用でスイ
ツチング・トランジスタQ1とQ2が共にカツトオフ状態に
保たれていることも表わしている。この構成によつてト
ランジスタQ1とQ2の不都合な同時導通が阻止されるが、
もしこの様になつていないとスイツチング・トランジス
タはターンオフ時間よりもターンオフ時間の方が長い特
性を示すので上記の同時導通状態が発生することにな
る。

第７図（ｃ）の時点t_cにはインダクタ電流i_Lが負にな
る。時点t_cからt_eまでこの負のインダクタ電流i_Lは、順
バイアスされたスイツチング・トランジスタQ2を正のコ
レクタ電流として流れる。第８図に示されるように、時
点t_a〜t_eの間、制御巻線WCの両端間電圧は正でスイツチ
ング・トランジスタQ2に必要な順バイアスを与える。

第７図における制御可能な時点t_eに、第２図ａの調整
器制御回路26によつて生じた第２図ａの制御電圧27の波
形は、低から高に切換わる。制御電圧27の正の部分はダ
イオードD7を介して制御用トランジスタQ4に供給されて
これをターンオンさせる。トランジスタQ4が導通する
と、キヤパシタC3によつて発生した逆バイアス電圧がス
イツチング・トランジスタQ2に印加され、第７図（ｂ）
の時点t_e付近でこれをターンオフさせる。第７図（ｃ）
と（ｄ）に示されるように、インダクタL1からの電流i_L
はキヤパシタC4に流入して、このキヤパシタをその上側
の極板が下側の極板に対し正となるように充電し始め
る。時点t_fに、キヤパシタC4の両端間電圧は入力電圧V
_inと同じ大きさとなり、スイツチS1のダイオードD1を順
バイアスする。

時点t_fから次の水平リトレース期間の開始点t_a′ま
で、スイツチS1は導通状態で入力端子28を共振回路40の
インダクタL1に接続し、第７図（ｅ）に示すように入力
電流i_Oが端子28からスイツチS1に流れることができるよ
うにする。

時点t_fからt_gまでの間、入力電流i_Oとインダクタ電流
i_Lの両者の零交差位置でダイオードD1は導通して入力電
圧端子28へ戻り電流を流す。時点t_gからt_a′まで、スイ
ツチング・トランジスタQ1は入力電圧端子28から共振回
路40へ順方向電流を流す。時点t_e〜t_a′の間、第８図に
示されるように、インダクタL1の制御巻線WBの両端間に
発生した電圧V_WBの正の部分によつて、スイツチング・
トランジスタQ1は順バイアスされて導通する。時点t_a′
でブロツキング発振器調整器30の上記動作順序が繰返え
される。

インダクタL1の主巻線WAの、・印の無い方の端子に対
するその両端間電圧は、出力端子31に発生したスイツチ
ング電圧V_S2と、リトレース・パルス電圧V_W1に共振回路
40のキヤパシタC5の両端間電圧V_C5を加算した値との間
の差に等しい。従つて、制御巻線WBとWCの各両端間に適
正なトランジスタ駆動電圧が確実に発生するようにする
ためには、一方の制御巻線の巻回数を他方よりも多くし
ておかねばならない。

調整器制御回路26の一実施例が第３図に示されてい
る。調整器制御回路26に対する＋45ボルトの直流電源線
路電圧は、第２図ａのフライバツク変圧器巻線W1上のタ
ツプ端子から得られるリトレース・パルスV_Sを整流して
得られる。ツエナー・ダイオードZ15は基準電圧V_refを
発生するが、またこの電圧は安定化された15ボルトの電
源線路電圧としても利用される。基準電圧V_refは比較用
トランジスタQ5のエミツタに印加され、整流されたリト
レース電圧V_Sの一部は抵抗R14とR18を通してこのトラン
ジスタのベースに印加される。比較作用によつて、或る
誤差電圧V_Eが、この比較用トランジスタQ5のコレクタに
結合された分圧器の抵抗R20とR22の相互接続点に生ず
る。この誤差電圧は、水平リトレース・パルスV_rの振幅
の所定振幅からの偏差を表わしている。

誤差電圧V_Eは、トランジスタQ6とQ7とから成る差動増
幅器のトランジスタQ6のベースに印加される。トランジ
スタQ7のベースは水平ランプ発生キヤパシタC10に接続
されている。キヤパシタC10は各水平トレース期間に抵
抗R23とR16を通して充電される。水平リトレース・パル
ス電圧V_Sが同期化トランジスタQ8のベースに印加され、
このトランジスタはリトレース期間中キヤパシタC10を
放電状態に保つ。

差動増幅器のトランジスタQ6のコレクタにはパルス幅
変調された制御電圧27が発生して、第２図ａのトランジ
スタQ4によつて、ブロツキング発振器調整器30のスイツ
チング・トランジスタQ2の導通を制御する。

誤差電圧V_Eの変動は、差動増幅器のトランジスタQ6の
導通時間を変化させ、その結果、スイツチング・トラン
ジスタQ2とブロツキング発振器30のデユーテイ・サイク
ルを変化させる。たとえば、第２図ｂの負荷回路の負荷
作用の減少によつて或いは本線に生じた入力電圧V_inの
増加によつて、第４図（ａ）に破線で描かれた振幅の大
きな方の波形で示されるようにリトレース・パルス電圧
V_Sの振幅が増大すると、第４図（ｂ）の破線波形で示さ
れるように誤差電圧V_Eは小さくなる。キヤパシタC10に
よつて生成される水平ランプ電圧V_C10はこの誤差電圧V_E
とより早期に交差し、第４図（ｃ）の破線波形で示され
るようにトランジスタQ6をより早期にターンオンする。
トランジスタQ6のこの早期ターンオンは、スイツチング
・トランジスタQ2のターンオフを早期に発生させ、キヤ
パシタC5の両端間により高い平均電圧を発生させると共
にダイオードD1を介してより多量の戻り電流を発生させ
る。従つて、制御可能なスイツチS1はトレース期間中に
より早期に導通状態になるが、キヤパシタC5両端間の平
均電圧が高いので、電流i_Lは、負荷レベルが減少したと
きまたは入力電圧V_inが増加したときのより緩つくりし
た速度で増大する。

制御回路26は、トランジスタQ8がランプキヤパシタC1
0の放電を始めるリトレースの開始点に負向きの端縁を
有し回路32による負荷レベルが非常に低いときリトレー
スの終了点の直後に正向きの端縁を有する制御波形27を
発生する。負荷の増大につれてこの正向きの端縁はトレ
ースの中心に向つて移動し、この中心では変圧器T1の１
次と２次間の電力転送が最大値に達する。この点には、
スイツチS1とS2の導通時間が実質的に等しくなつたとき
に到達する。

スイツチS2がスイツチS1よりも長時間導通するとブロ
ツキング発振器30の動作は不安定になる。従つて、負荷
回路32が過大な電流を要求すると調整回路26は範囲の制
限に必要な手段をとる。誤差電圧V_Eは、15ボルトの電源
線路電圧および抵抗R20とR26の分圧作用によつて決まる
電圧値以上に増大し得ない。従つてこの誤差電圧V_Eはト
レース中心点の直前でランプ電圧と交差する。この制限
された制御範囲のために、更に過大負荷がかゝると＋45
ボルトの供給電圧は減少する。この大きさの減少は抵抗
14とR19によつて制限用トランジスタQ9のベースに結合
される。トランジスタQ9は飽和状態に駆動されてランプ
キヤパシタC10に対して更に充電々流を供給する。第４
図（ｂ）の鎖線波形で示されるように、ランプ電圧V_C10
は今度は正常な調整器制御回路動作期間中よりも非常に
速く上昇し、第４図（ｃ）の鎖線波形で示されるように
差動増幅器のトランジスタQ6はより早期にターンオンす
るに至る。トランジスタQ6の導通時間のこの大幅な短縮
は同様にスイツチング・トランジスタQ2の導通時間を短
縮し、その結果、調整されていない入力電圧源からリト
レース共振回路50への正味電力転送を大幅に減少させ
る。

前述のように、始動および短絡回路動作状態の期間
中、ブロツキング発振器30の自走動作を維持するため
に、インダクタL1の制御巻線WBとWCはスイツチング・ト
ランジスタQ1とQ2のベースに順バイアス電圧を供給す
る。前に説明した第５図（ａ）と（ｂ）には自走動作中
のスイツチング波形V_S2と電流波形i_Lが示されている。
この第５図（ａ）と（ｂ）における時点T₁の直前に、図
示されていない制御巻線電圧V_WBは正で、スイツチング
・トランジスタQ1を導通状態に保つに必要な順バイアス
電圧を供給する。他方の制御巻線電圧V_WCは（図示され
ていないが）負で、スイツチング・トランジスタQ2をカ
ツト・オフ状態に保つ。

時点T₁〜T₈の間では、制御電圧V_WBは負であり一方制
御電圧V_WCは正で、スイツチング・トランジスタQ₁をカ
ット・オフ状態に、スイッチング・トランジスタQ₂を導
通状態にする。時点T₁〜T₂の間は、インダクタ電流i_Lは
最初はキヤパシタC4に流入し次いでダイオードD2に流
れ、時点T₂〜T₃間にはこのインダクタ電流i_Lはスイツチ
ング・トランジスタQ2を流れる。

時点T₈〜▲Ｔ^′ _１▼間には、制御電圧V_WBが正、制御
電圧V_WCが負であり、スイツチング・トランジスタQ1に
対して順バイアス状態をまたスイツチング・トランジス
タQ2に対しカツト・オフ状態を生成する。時点T₈〜T₄間
には、インダクタ電流i_Lは最初キヤパシタC4に次いでダ
イオードD1に流れ、また時点T₄〜▲Ｔ^′ _１▼にはこの電
流はスイツチング・トランジスタQ1に流れる。時点T₁′
で、自走動作過程の繰返しが始まる。

同期化された動作時には、スイツチS1はリトレース・
パルス電圧の発生によつてのみターンオフされ、スイツ
チS2は制御電圧27の正向きの端縁部の発生によつてのみ
ターンオフされる。従つて、スイツチS1とS2の自走導通
時間は、同期化された動作期間中誤つたスイツチングが
行なわれないように、それぞれ水平トレース期間に等し
いかまたはそれより長くなければならない。

前述したように、オン／オフスイツチ23の最初の閉路
によつてブロツキング発振器30は自走モードで発振を開
始する。スイツチング・トランジスタQ1の導通時間中エ
ネルギーは共振リトレース回路50に転送され、回路50は
水平リトレース周波数でリンギングを開始する。リトレ
ース回路50中のリンギング電圧は、ダンパーダイオード
D_Dと水平出力トランジスタQ10のベース・コレクタ接合
によつて作られるダイオード同時導通によつて、大地に
クランプされる。このクランプ作用により、キヤパシタ
C12とC14が充電されることになつてエネルギーがそれら
の中に蓄えられる。

始動期間が終了すると、共振リトレース回路50のリン
ギング電圧の大きさが増大する。このリンギング電圧
は、フライバツク変圧器巻線W1上のタツプ端子によつて
調整器制御回路26に変圧器結合される。この電圧は第３
図中のダイオードD8によつて整流されて＋45Vの電源線
路に電圧を発生させる。リンギング電圧はまたフライパ
ツク変圧器巻線W4と整流ダイオードD17によつて＋25ボ
ルトの電源線路にも結合される。この＋45ボルトおよび
＋25ボルトの電源線路電圧が正常な安定動作時の値の約
３分の１に増加すると、水平発振器34と調整器制御回路
26は動作を開始し、偏向発生器60の水平出力トランジス
タQ10に対する水平周波数スイツチング信号とブロツキ
ング発振器30のスイツチング・トランジスタQ2に対する
制御パルスとを発生する。

第９図〜第12図は、始動期間中のある選ばれた過程の
瞬間すなわち入力電圧V_inがその第９図の定格安定状態
値の50％になつた時点からこの入力電圧V_inが第12図に
おける安定状態値の100％になつた時までにおける、第
２図ａと第２図ｂの安定化された偏向回路の選ばれた電
圧と電流の波形を示している。

電圧V_inが、その安定状態値の50％未満のときには、
ブロツキング発振器30の自走モード動作はリトレース共
振回路50のリンギングの影響を受けていない。定格入力
電圧V_inの50％になると、リトレース回路のリンギング
電圧は調整器スイツチング・トランジスタQ1のターンオ
フ時点を第９図（ｃ）に示されるような２番目のリギン
グ電圧パルスに同期化されるようにし、ブロツキング発
振器はその自走周波数または短絡回路周波数で動作する
ようになる。

定格入力電圧V_inの約55％では、ブロツキング発振器3
0は第10図（ａ）と（ｃ）に示されるように水平偏向と
充分に同期化される。入力電圧V_inは未だ小さいので、
共振回路40からリトレース共振回路50と負荷回路32へ充
分な電力を未だ転送されない。発生したリトレース・パ
ルス電圧V_rの振幅は小さいので、調整器制御回路26は第
３図の電力制限制御トランジスタQ9が飽和導通状態にあ
る、半過負荷モードで動作する。トランジスタQ9が導通
すると、第10図（ｄ）に示されるような鋭い上向きの傾
斜をもつた同期ランプ電圧V_C10が生じ、スイツチング・
トランジスタQ2を早期にターンオフする。

定格入力電圧V_inの60％では、第11図（ｄ）の緩い傾
斜のランプ電圧V_C10で示されるように、電力制限制御ト
ランジスタQ9は不能化される。リトレース・パルス電圧
V_rは第11図（ａ）に示されるように定格値に近い値に増
大している。転送される電力は、第11図（ｃ）の電圧V
_S2の約50％デユーテイ・サイクルで示されるように、ス
イツチング・トランジスタQ1とQ2のほゞ等しい導通時間
により示されるように大体最大値である。

定格すなわち100％入力電圧V_inが、第12図に、60ワツ
トの本線入力電力の場合について例示されている。第９
図および第11図の場合とは対照的に第12図（ｄ）の誤差
電圧V_Eは100％の入力電圧V_inのときに一層低く、そのた
めスイツチング・トランジスタQ1の導通時間は長くまた
スイツチング・トランジスタQ2の導通時間は短くなつて
いる。

前述したように、始動期間中、リトレース共振回路50
によつてリンギング電圧が発生する。この期間中、水平
出力トランジスタQ10は、若しリンギング電圧がそのコ
レクタ電圧に現われたときに飽和状態に駆動されると、
破壊される可能性がある。その様な事態の発生を阻止す
るために、フライバツク変圧器巻線W3が抵抗R35とダイ
オードD16を介して水平駆動トランジスタQ11のベースに
接続されている。始動期間中のリンギングのような、巻
線W3の両端間に生じた正の電圧は、すべて水平駆動トラ
ンジスタQ11を飽和導通状態に順バイアスして、水平出
力トランジスタQ10をカツトオフ状態に維持する。巻線W
3、抵抗R35およびダイオードD16は、また、水平発振器3
4の故障期間や映像管のアーク発生期間のような故障状
態にある期間に水平出力トランジスタQ10を保護する。

第13図には、米国ニユージヤージ州サマービルのアー
ルシーエー社製のRCA339のような、カツド（QUAD）比較
器集積回路UIA〜UIDを使用した調整器制御回路26のまた
別の例が示されている。第３図と第13図に示された調整
器制御回路の違いは、第３図の回路がリトレース・パル
ス電圧V_Sのピーク振幅の変化に応動するに対し、第13図
の回路はリトレース電圧の平均振幅に応動する点であ
る。

第13図の調整器制御回路26の動作は次の通りである。
第14図（ａ）の水平リトレース・パルスはダイオードD
3、抵抗R2〜R6およびキヤパシタC2によつて積分され
る。キヤパシタC2の両端間には誤差ランプ電圧S1が発生
する。この誤差ランプ電圧81は、誤差電圧増幅比較器UI
A中において基準電圧レベルV_REFと比較される。基準電
圧レベルV_REFは、抵抗R7、キヤパシタC3およびキヤパシ
タC3を放電させるランプ・スイツチ比較器UIBによつて
生成される基準ランプ電圧83を、抵抗R8とキヤパシタC4
で積分することによつて得られる。

第14図（ｂ）には、第２図ａおよび第２図ｂのフライ
バツク変圧器T1の高電力負荷時および低電力負荷時にお
ける、誤差電圧増幅器UIAのピン６と７における信号波
形が示されている。第14図（ｃ）は、高負荷時および低
負荷時における増幅器UIAのピン１の出力パルスを示し
ている。

増幅された誤差電圧V_Eは、誤差電圧増幅器UIAの出力
パルスを抵抗R12とキヤパシタC6により積分して得られ
る。この増幅された誤差電圧V_Eは次に、第14図（ｄ）に
示されたように、出力パルス発生器比較器UIC中で基準
ランプ電圧83と比較される。この比較によつて、第13図
のパルス幅変調された制御パルス27′または第２図ａの
パルス27が生じ、スイツチング・トランジスタQ2の導通
を制御する。

ブロツキング発振器30の不安定動作を除くために、第
13図の調整器制御回路26は、制御パルス27′の正向きの
端縁の発生が水平偏向サイクルのトレース期間の中心点
を越えて遅れることができないように、制御範囲の制限
を行なう。第13図の比較器UIDがこの制限作用を行な
う。比較器UIDは誤差ランプ電圧81を増幅された誤差電
圧V_Eと比較する。正常な動作期間中、増幅された誤差電
圧V_Eの範囲は第14図（ｂ）に示される如く誤差ランプ電
圧81の範囲よりも下で、この範囲を通じて比較器UIDを
カツトオフ状態にしている。

過負荷期間中は、リトレース・パルス電圧V_rとV_Sの振
幅は大幅に減少するが消滅はせず、誤差ランプ電圧81は
第15図（ｂ）に示されるようになお基準電圧レベルV_REF
と交差する。しかし、第13図の回路中へ範囲制限比較器
を設ける手段が施されていなければ、誤差電圧増幅器UI
Aのピン１に生ずる出力パルスは第15図（ｃ）の破線波
形にならう。このパルスは、偏向サイクル中は比較的長
時間にわたつて高状態にあつて、比較的大きな誤差電圧
V_E1を生成することになる。

第15図（ｄ）に示されるような、出力パルス発生器UI
Cによる電圧V_E1と基準ランプ電圧83の比較により、第15
図（ｅ）の破線制御パルス27′が発生する。破線パルス
27′の正向きの端縁は水平トレースの中心点を越えて遅
らされ、この過負荷期間中、第２図ｂのリトレース共振
回路50と負荷回路32へ過量の電力の転送が行なわれるこ
とになる。

その様な状態になることを防ぐために、誤差電圧V_Eが
範囲制限器UIDの負入力端子に印加され、一方誤差ラン
プ電圧81が正の入力端子へ印加される。過負荷期間中、
この誤差電圧は誤差ランプ電圧81と交差するに充分な第
15図（ｂ）の大きさV_E1′を有し、この誤差電圧V_E1′が
誤差ランプ電圧81よりも大きい限りUIDのピン14に低出
力レベルを生じさせる。

UIAとUIDの出力同士は論理的に合成されて第15図（cf
の実線パルス電圧を生成する。この電圧は第14図（ｃ）
の破線パルスの平均値よりも大幅に低い平均値V₁′を有
し、前述した低い誤差電圧V_E1′を生成する。

この低い誤差電圧V_E1′を第15図（ｄ）に示される基
準ランプ電圧83と比較すると、第15図（ｅ）の実線で示
す制御パルス波形27′が生じ、この波形27′は、過負荷
期間中制御範囲の制限を行なうのに必要な、トレースの
中心点の直前に生ずる正向きの端縁を持つている。更に
大幅に負荷が増大すると、UIAのピン１には低状態がよ
り長期に及ぶ電圧波形パルスが生ずる。その結果、波形
27′の正向きの端縁はトレース期間の始点へ向つて更に
後方へ変位させられる。

誤差電圧増幅器UIAのピン７を、抵抗R9を介して範囲
制限器UIDのピン８へ接続することにより、範囲制限器U
IDの動作には僅かにヒステリシス特性が与えられる。こ
のヒステリシス特性は範囲制限器UIDの動作を安定化さ
せるものである。

回路の短絡期間中、非常な過負荷期間中、または第２
図ａのオン／オフスイツチ23が開かれてテレビジヨン受
像機がターンオフされる期間中に発生する可能性があ
る、リトレース・パルス電圧V_rとV_Sの減少時には、第13
図の制限器ダイオードD4は導通して積分された基準電圧
V_REFのレベルを急速に低下させる。この電圧レベルV_REF
の低下はテレビジヨン受像機を電圧の過大な振れによる
損傷から保護する。

誤差電圧増幅器UIAの利得は誤差ランプ電圧81の振幅
に依存し、この振幅が小さくなる程利得は高くなる。可
変抵抗R5は誤差ランプ電圧81の直流レベルを変位させ
て、リトレース・パルス電圧V_rの振幅の調整制御を行な
う。

第２図ａと第２図ｂの回路に使用し得る選ばれた磁気
素子について次に説明する。

L1:磁心フイリツプスＵ−U25/20/13、材料3C8または
同等物空隙各脚1mm WA 巻回数168回、3mmH WB 巻回数７回、 WC 巻回数10回、各巻線の線材は径0.6mmの銅線、 T1:磁心シーメンスU47、材料N27または同等物空隙各脚0.1mm 10ボルト／巻回 W1 巻回数120回、タツプ６巻回目 W2 巻回数92回、 W3 巻回数６回、 W4 巻回数21回、各巻線の線材は径0.5mmの銅線、１次と２次間の耐圧 4000ボルト。

【図面の簡単な説明】

第１図ａと第１図ｂはこの発明を実施した安定化された
偏向回路の２つの実施例をそれぞれ示す簡略回路図、第
２図ａと第２図ｂはこの発明を実施した安定化された偏
向回範の一実施例の詳細な回路図、第３図は第２図ａお
よび第２図ｂの回路用の調整器制御回路の一例回路図、
第４図は第３図の調整器制御回路の動作に関連する波形
を示す図、第５図乃至第12図は第１図ａ、第１図ｂ、第
２図ａおよび第２図ｂに示す回路の動作に関連する波形
を示す図、第13図は第２図ａと第２図ｂの回路に用いる
調整器制御回路のまた別の実施例の回路図、第14図およ
び第15図は第13図の回路の動作に関連する波形を示す図
である。 L_H……偏向巻線、24……電圧源、26……制御手段（調整
器制御回路）、30……ブロツキング発振器、30……共振
リトレース回路、CR……リトレース・キヤパシタンス、
60……偏向発生器、L₁……供給インダクタンス（インダ
クタL₁）、S1、S2……スイツチング手段。

Claims

(57)【特許請求の範囲】

【請求項１】偏向巻線と、この偏向巻線と共に共振リトレース回路を形成するリト
レース・キャパシタンスと、水平駆動回路から供給され
る水平偏向周波数の駆動信号に応動するトレース・スイ
ッチとを含み、上記偏向巻線に結合されて偏向サイクル
中上記偏向巻線中に走査電流を発生させる偏向発生器
と、供給インダクタンスと、上記供給インダクタンスと直列に接続されたキャパシタ
ンスと、電圧源と、各偏向サイクルの第１の期間中上記供給インダクタンス
を上記電圧源に結合してこの結合インダクタンス中にエ
ネルギーを蓄えまた各偏向サイクルの第２の期間中上記
供給インダクタンスを上記共振リトレース回路に結合し
てその相互間でエネルギーの転送を行わせるためのスイ
ッチング手段と、上記偏向発生器と上記スイッチング手段とに結合され上
記偏向発生器のエネルギーレベルに応じて上記スイッチ
ング手段の導通期間を変化させて上記供給インダクタン
スと上記共振リトレース回路との間におけるエネルギー
の転送を調整する制御回路と、を具備し、上記スイッチング手段は上記供給インダクタンスと上記
キャパシタンスと共同してブロッキング発振器を構成
し、上記スイッチング手段の出力は正帰還態様で上記制御手
段に結合されて、上記水平偏向周波数の駆動信号の無い
とき上記ブロッキング発振器は２つの結合モードの間で
自走発振する、安定化偏向回路。