JP2522063B2 - Single-chip micro computer - Google Patents
Single-chip micro computerInfo
- Publication number
- JP2522063B2 JP2522063B2 JP1212262A JP21226289A JP2522063B2 JP 2522063 B2 JP2522063 B2 JP 2522063B2 JP 1212262 A JP1212262 A JP 1212262A JP 21226289 A JP21226289 A JP 21226289A JP 2522063 B2 JP2522063 B2 JP 2522063B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- output
- register
- bank
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 120
- 230000006870 function Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は外部にメモリを拡張する機能を有するシング
ルチップマイクロコンピュータに関し、特に大容量のメ
モリ拡張を行なう場合のメモリ拡張手段に関する。The present invention relates to a single chip microcomputer having a function of expanding a memory to the outside, and more particularly to a memory expanding means for expanding a large capacity memory.
従来より、外部にメモリを拡張することのできるマイ
クロコンピュータは数多く開発され、様々な分野に用い
られている。これらを用いた応用システムの多機能化,
低価格化が進むにつれて、マイクロコンピュータが取り
扱うデータ量は増大する傾向にあり、この大容量のデー
タをいかに高速に効率よく処理するかが大きな問題とな
ってくる。Conventionally, many microcomputers whose memories can be expanded to the outside have been developed and used in various fields. Multi-functionalization of application system using these,
As the price becomes lower, the amount of data handled by the microcomputer tends to increase, and how to process such a large amount of data at high speed and efficiently becomes a big problem.
ここで従来のマイクロコンピュータの大容量メモリ拡
張方式について、第3図,第4図,第5図を用いて説明
する。Here, a conventional large-capacity memory expansion method for a microcomputer will be described with reference to FIG. 3, FIG. 4, and FIG.
第3図はマイクロコンピュータの大容量メモリ拡張時
のシステム構成例のブロック図である。マイクロコンピ
ュータ1の外部に拡張してあるアドレスバス3,データバ
ス4上にそれぞれプログラムメモリA21,プログラムメモ
リB22,データメモリA23,データメモリB24が接続してあ
る。デコーダ20は、マイクロコンピュータ1から出力さ
れるアドレスデータ(A16〜A19)の値をデコードし、前
述4つのメモリのいずれか1つを選択する。第3図の場
合はA16〜A19の4ビットをデコードしているため、最大
16個のメモリバンクを設定することができるが、デコー
ドするビット数を増やすことによりさらに多数のメモリ
バンクが設定できる。FIG. 3 is a block diagram of a system configuration example when a large capacity memory of a microcomputer is expanded. A program memory A21, a program memory B22, a data memory A23, and a data memory B24 are connected to an address bus 3 and a data bus 4, which are extended outside the microcomputer 1, respectively. The decoder 20 decodes the value of the address data (A16 to A19) output from the microcomputer 1 and selects any one of the above four memories. In the case of Fig. 3, since 4 bits of A16 to A19 are decoded, the maximum
16 memory banks can be set, but more memory banks can be set by increasing the number of decoding bits.
すなわち、第4図のように各メモリを各メモリバンク
として対応づけることができ、どのメモリバンクを選択
するかはマイクロコンピュータ1のA16〜A19(あるいは
それより上位の)のアドレス出力データによって決定さ
れる。このように外部に接続したメモリのバンク指定に
は、1バンク64Kバイトの場合A16以上のアドレス出力デ
ータを使用するが、このアドレスデータの出力手段(メ
モリバンク指定手段)には種々の方法がある。That is, as shown in FIG. 4, each memory can be associated with each memory bank, and which memory bank is selected is determined by the address output data of A16 to A19 (or higher) of the microcomputer 1. It In this way, for the bank designation of the externally connected memory, address output data of A16 or more is used for one bank of 64 Kbytes, but there are various methods for outputting this address data (memory bank designation means). .
シングルチップマイクロコンピュータなどにおいて
は、有効端子数を多数確保するため、メモリバンク指定
用のアドレス出力端子と、汎用ポート端子とを共有して
いる場合が常である。In a single-chip microcomputer or the like, in order to secure a large number of effective terminals, the address output terminal for specifying a memory bank and the general-purpose port terminal are usually shared.
以下第5図を用いて、アドレス出力端子と汎用ポート
端子とを共有している場合のメモリバンク指定方式につ
いて記述する。Hereinafter, the memory bank designation method when the address output terminal and the general-purpose port terminal are shared will be described with reference to FIG.
第5図は、アドレス出力端子と汎用ポート端子とを共
有しているマイクロコンピュータのメモリバンク指定用
のアドレス出力端子1ビットについての詳細なブロック
図である。FIG. 5 is a detailed block diagram of one bit of the address output terminal for designating the memory bank of the microcomputer which shares the address output terminal and the general-purpose port terminal.
マイクロコンピュータ1内の出力データレジスタ6は
外部端子2が汎用出力ポートとして機能する時の出力デ
ータラッチである。出力制御レジスタ5は前記出力デー
タレジスタ6に格納されている値を端子2に出力するか
どうかを制御するレジスタである。The output data register 6 in the microcomputer 1 is an output data latch when the external terminal 2 functions as a general-purpose output port. The output control register 5 is a register for controlling whether to output the value stored in the output data register 6 to the terminal 2.
プログラムメモリバンクレジスタ7は、外部のプログ
ラムメモリのバンクを指定するためのレジスタである。
CPU14内のプログラムカウンタがインクリメントし、キ
ャリが生じると、自動的に本レジスタの内容が+1され
る。またCPU14において分岐命令が実行され、オフセッ
ト値がプログラムカウンタの内容に加算又は減算した
時、キャリあるいはボローが生じると、自動的に本レジ
スタの内容が+1または−1される。The program memory bank register 7 is a register for designating a bank of an external program memory.
When the program counter in the CPU 14 increments and a carry occurs, the content of this register is automatically incremented by 1. If a carry or borrow occurs when a branch instruction is executed in the CPU 14 and the offset value is added to or subtracted from the content of the program counter, the content of this register is automatically incremented by +1 or -1.
データメモリバンクレジスタ8は外部のデータメモリ
のバンク指定を行なうためのレジスタである。本レジス
タへのデータ書き込みはCPU14で行なう。The data memory bank register 8 is a register for designating a bank of an external data memory. CPU14 writes data to this register.
CPU14はプログラムカウンタをインクリメントして、
プログラムデータをフェッチするときは、制御線11を介
してプログラムフェッチ信号をセレクタ9に出力する。
また外部のメモリアクセス命令を行なった時は、制御線
10を介してメモリアクセス信号をセレクタ9に出力す
る。CPU14 increments the program counter,
When fetching program data, a program fetch signal is output to the selector 9 via the control line 11.
When an external memory access instruction is issued, the control line
The memory access signal is output to the selector 9 via 10.
メモリ拡張指定フラグ13は外部にメモリを拡張するか
どうかを指定するフラグでCPU14により制御する。メモ
リ拡張指定フラグ13により、メモリ拡張モードに指定し
ている時は、スイッチ12により出力バッファ3を常にON
し、外部端子2にプログラムバンクレジスタ7,データメ
モリバンクレジスタ8のいずれかの値を出力する。また
メモリ拡張モード指定レジスタ13で、メモリ拡張に指定
していない時(ポートモード指定時)は、出力制御レジ
スタ5で出力モードに指定している時のみ出力バッファ
3をONする。The memory expansion designation flag 13 is a flag that specifies whether or not to externally expand the memory, and is controlled by the CPU 14. When the memory expansion mode is specified by the memory expansion specification flag 13, the output buffer 3 is always turned ON by the switch 12.
Then, the value of either the program bank register 7 or the data memory bank register 8 is output to the external terminal 2. When the memory expansion mode designation register 13 does not specify the memory expansion (when the port mode is specified), the output buffer 3 is turned on only when the output control register 5 specifies the output mode.
セレクタ9は出力データレジスタ6,プログラムメモリ
バンクレジスタ7,データメモリバンクレジスタ8に格納
してある値のいずれか1つを選択して出力バッファ3に
出力するものである。メモリ拡張指定フラグ13によりメ
モリ拡張モードに指定している時は、CPU14からのプロ
グラムフェッチ信号を入力すると、プログラムメモリバ
ンクレジスタ7に格納されている値を、またCPU14から
のメモリアクセス信号を入力すると、データメモリレジ
スタ8に格納されている値を出力バッファ3に出力す
る。The selector 9 selects one of the values stored in the output data register 6, the program memory bank register 7, and the data memory bank register 8 and outputs it to the output buffer 3. When the memory expansion mode is specified by the memory expansion specification flag 13, when the program fetch signal from the CPU 14 is input, the value stored in the program memory bank register 7 is input, and when the memory access signal from the CPU 14 is input. , The value stored in the data memory register 8 is output to the output buffer 3.
以上の様に従来のマイクロコンピュータにおいては、
出力制御レジスタ5,出力データレジスタ6の汎用ポート
として機能するハードウェアと、プログラムメモリバン
クレジスタ7,データメモリバンクレジスタ8のメモリバ
ンク拡張の際に機能するハードウェアを独立に有してい
る。As described above, in the conventional microcomputer,
It independently has hardware that functions as a general-purpose port of the output control register 5 and the output data register 6, and hardware that functions when the memory bank of the program memory bank register 7 and the data memory bank register 8 is expanded.
上述した従来のメモリ拡張機能を有するマイクロコン
ピュータでは、汎用ポート用のハードウェアとメモリバ
ンク拡張用のハードウェアとを独立に内蔵していたた
め、回路規模が大きくなるという欠点があった。In the above-described conventional microcomputer having the memory expansion function, the general-purpose port hardware and the memory bank expansion hardware are independently incorporated, so that the circuit scale becomes large.
本発明は、出力データ保持レジスタと、外部端子と、
前記出力データ保持レジスタ内データの前記外部端子出
力を制御する出力制御レジスタと、中央処理装置とを有
し、かつ汎用入出力ポートの動作が外部にメモリ拡張を
行う動作のうちいずれか一方を選択して動作させる選択
信号を有し、さらに前記2つの動作で一組の外部端子を
兼用して使用するシングルチップマイクロコンピュータ
において、前記選択手段により外部にメモリ拡張を行う
動作が選択されているときに、前記出力データ保持レジ
スタ及び前記出力制御レジスタは、それぞれ排他的に前
記中央処理装置の発生するプログラムフェッチ信号及び
プログラムカウンタのキャリー,ボロー信号により制御
され、外部プログラムメモリのバンクを指定すると共
に、前記中央処理装置の発生するメモリアクセス信号に
より制御され、外部データメモリのバンクを指定すると
いうものである。The present invention provides an output data holding register, an external terminal,
It has an output control register for controlling the external terminal output of the data in the output data holding register, and a central processing unit, and the operation of the general-purpose input / output port selects one of the operations for externally expanding the memory. In a single-chip microcomputer that has a selection signal to be operated in addition, and further uses a pair of external terminals for the two operations, when the operation for expanding the memory to the outside is selected by the selecting means. The output data holding register and the output control register are controlled exclusively by the program fetch signal and the carry and borrow signals of the program counter generated by the central processing unit, respectively, and specify the bank of the external program memory. Controlled by a memory access signal generated by the central processing unit, It is that to specify the bank of Tamemori.
次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の第1の実施例のメモリ拡張機能を有
するマイクロコンピュータのブロック図である。FIG. 1 is a block diagram of a microcomputer having a memory expansion function according to the first embodiment of the present invention.
本実施例におけるマイクロコンピュータにおいても従
来例と同様汎用ポート機能端子と、メモリバンク指定用
のアドレス出力端子とを共有している。以下構成要素の
説明を行なう。In the microcomputer of this embodiment, the general-purpose port function terminal and the address output terminal for specifying the memory bank are shared as in the conventional example. The components will be described below.
メモリ拡張指定フラグ13は、従来例と同様外部にメモ
リを拡張する時にONするフラグで、CPU14によって値を
書き込む。The memory expansion designation flag 13 is a flag that is turned on when the memory is expanded to the outside as in the conventional example, and a value is written by the CPU 14.
メモリ拡張指定フラグ13が“1"の時は、外部端子2は
メモリバンク指定用アドレスデータ出力端子として機能
し、 メモリ拡張指定フラグ13が“0"の時は、外部端子2は
汎用ポート端子として機能する。出力制御レジスタ5と
出力データレジスタ6は汎用ポート機能としても、メモ
リバンク指定用のアドレス出力機能としても動作するレ
ジスタである。出力データレジスタ6へのデータ書き込
みはCPU14が内部バス4を介して行なう。また出力制御
レジスタ5へのデータ書き込みは、メモリ拡張指定フラ
グ13の指定に応じて、CPU14が有する命令か、又はCPU14
のハードウェアが自動的に行う。When the memory expansion specifying flag 13 is "1", the external terminal 2 functions as a memory bank specifying address data output terminal, and when the memory expansion specifying flag 13 is "0", the external terminal 2 functions as a general-purpose port terminal. Function. The output control register 5 and the output data register 6 are registers that operate as both a general-purpose port function and an address output function for specifying a memory bank. Data writing to the output data register 6 is performed by the CPU 14 via the internal bus 4. Further, the data writing to the output control register 5 is either an instruction included in the CPU 14 or the CPU 14 according to the designation of the memory expansion designation flag 13.
Hardware will do it automatically.
スイッチ12はメモリ拡張指定フラグ13の値により、出
力バッファ3のオン/オフを制御するものである。メモ
リ拡張指定フラグ13により、メモリ拡張モードに指定し
ている時は、スイッチ12は常に“1"を出力し続け、出力
バッファ3をオンする。またメモリ拡張指定フラグ13に
より、ポートモードに指定している時は出力制御レジス
タ5の値により出力バッファ3をONする。The switch 12 controls ON / OFF of the output buffer 3 according to the value of the memory expansion designation flag 13. When the memory expansion mode is designated by the memory expansion designation flag 13, the switch 12 always outputs "1" and turns on the output buffer 3. When the port expansion mode is designated by the memory expansion designation flag 13, the output buffer 3 is turned on according to the value of the output control register 5.
セレクタ9はメモリ拡張指定フラグ13の値、及びCPU1
4が出力するメモリアクセス信号,プログラムフェッチ
信号のそれぞれの制御信号線10,11により出力制御レジ
スタ5あるいは出力データレジスタ6に格納してある値
を選択して出力する。The selector 9 has the value of the memory expansion designation flag 13 and the CPU 1
The value stored in the output control register 5 or the output data register 6 is selected and output by the control signal lines 10 and 11 of the memory access signal and the program fetch signal output from the memory 4.
なおCPU14はメモリ拡張指定フラグ13により、メモリ
拡張モードに指定している時のみ、メモリアクセス信
号,プログラムフェッチ信号をそれぞれ制御線10,制御
線11を介してセレクタ9に出力する。The CPU 14 outputs the memory access signal and the program fetch signal to the selector 9 via the control line 10 and the control line 11, respectively, only when the memory expansion mode is designated by the memory expansion designation flag 13.
以下上記構成要素を用いて、外部端子2を汎用ポート
機能として動作させる場合と、メモリバンク指定用のア
ドレス出力端子として機能させる場合とについての説明
を行なう。Hereinafter, a case where the external terminal 2 operates as a general-purpose port function and a case where the external terminal 2 functions as an address output terminal for designating a memory bank will be described using the above-described components.
はじめに外部端子2が汎用ポート端子として動作する
場合について示す。メモリ拡張指定フラグ13により、ポ
ートモードに指定している時は、スイッチ12は出力制御
レジスタ5と出力バッファ3とを接続する。よって出力
バッファ3は出力制御レジスタ5の値によりオン/オフ
が選択される。またセレクタ9はメモリ拡張指定フラグ
13よりポートモードである信号を受け取ると、常に出力
データレジスタ6の値を出力バッファ3に出力する。First, the case where the external terminal 2 operates as a general-purpose port terminal will be described. When the port mode is designated by the memory expansion designation flag 13, the switch 12 connects the output control register 5 and the output buffer 3. Therefore, on / off of the output buffer 3 is selected according to the value of the output control register 5. The selector 9 is a memory expansion designation flag.
When the port mode signal is received from 13, the value of the output data register 6 is always output to the output buffer 3.
以上の様にポートモード時の場合は、常に出力バッフ
ァ3に出力データレジスタ6の値を出力し、また出力バ
ッファ3のオン/オフ制御は出力制御レジスタ5で行な
う。以上が外部端子2が汎用ポート端子として動作する
場合である。As described above, in the port mode, the value of the output data register 6 is always output to the output buffer 3, and the output control register 5 controls ON / OFF of the output buffer 3. The above is the case where the external terminal 2 operates as a general-purpose port terminal.
次に外部端子2がメモリバンク指定のアドレス出力端
子として機能する場合の動作説明を行なう。Next, the operation when external terminal 2 functions as an address output terminal for specifying a memory bank will be described.
メモリ拡張指定フラグ13により、メモリ拡張モードに
指定すると、スイッチ12は常に“1"を出力し、出力バッ
ファ3は常にオン状態となる。よってセレクタ9の出力
信号が常に端子2に出力される。When the memory expansion mode is designated by the memory expansion designation flag 13, the switch 12 always outputs "1", and the output buffer 3 is always on. Therefore, the output signal of the selector 9 is always output to the terminal 2.
出力制御レジスタ5はメモリ拡張モード指定時はプロ
グラムメモリバンクレジスタとして機能する。すなわ
ち、CPU14の有する命令実行による書き込みは禁止さ
れ、CPU14内のプログラムカウンタのキャリやボローに
より本レジスタの値が増減する。外部プログラムデータ
フェッチ時は、CPU14はプログラムフェッチ信号を制御
線11に出力するので、セレクタ9はプログラムメモリの
バンクを指定するべく出力バッファ3に出力制御レジス
タ5の値を出力する。The output control register 5 functions as a program memory bank register when the memory expansion mode is designated. That is, writing by executing an instruction of the CPU 14 is prohibited, and the value of this register is increased or decreased by the carry or borrow of the program counter in the CPU 14. At the time of external program data fetch, the CPU 14 outputs a program fetch signal to the control line 11, so that the selector 9 outputs the value of the output control register 5 to the output buffer 3 so as to specify the bank of the program memory.
また出力データレジスタ6はメモリ拡張モード時は、
データメモリバンクレジスタとして機能する。本レジス
タにはCPU14により、データメモリのバンクを指定する
ための値をあらかじめ設定しておく。CPU14において外
部データメモリのアクセス命令を実行すると、CPU14は
メモリアクセス信号を制御線10に出力する。セレクタ9
は、メモリアクセス信号を制御線10を介して受け取る
と、出力バッファ3に出力データレジスタ6の値を出力
する。In the memory expansion mode, the output data register 6
Functions as a data memory bank register. A value for designating the bank of the data memory is preset in this register by the CPU 14. When the CPU 14 executes an external data memory access instruction, the CPU 14 outputs a memory access signal to the control line 10. Selector 9
When receiving the memory access signal via the control line 10, outputs the value of the output data register 6 to the output buffer 3.
よってメモリ拡張モード時は、出力制御レジスタ5が
プログラムメモリバンクレジスタとして機能し、出力デ
ータレジスタ6がデータメモリバンクレジスタとして機
能することにより、端子2の出力データにより、プログ
ラムメモリとデータメモリのバンク指定を行なう。Therefore, in the memory expansion mode, the output control register 5 functions as a program memory bank register and the output data register 6 functions as a data memory bank register, so that the output data of the terminal 2 designates the bank of the program memory and the data memory. Do.
以上の様に本第1の実施例では、従来は汎用ポートの
機能としてしか動作しなかった出力制御レジスタ5、及
び出力データレジスタ6にメモリ拡張のバンク指定用レ
ジスタとしての機能を持たせている。As described above, in the first embodiment, the output control register 5 and the output data register 6, which conventionally operate only as a function of a general-purpose port, have a function as a bank designation register for memory expansion. .
第2図は本発明の第2の実施例のメモリ拡張機能を有
するマイクロコンピュータのブロック図である。FIG. 2 is a block diagram of a microcomputer having a memory expansion function according to the second embodiment of the present invention.
本第2の実施例におけるマイクロコンピュータにおい
ても、第1の実施例と同様、汎用ポート機能端子と、メ
モリバンク指定用のアドレス出力端子とを共有してい
る。また構成要素も第1の実施例と同様である。The microcomputer according to the second embodiment also shares the general-purpose port function terminal and the address output terminal for designating the memory bank, as in the first embodiment. The constituent elements are also the same as those in the first embodiment.
しかし、第2の実施例においては、メモリ拡張モード
時の出力制御レジスタ5,出力データレジスタ6,セレクタ
9の動作が異なる。However, in the second embodiment, the operations of the output control register 5, output data register 6, and selector 9 in the memory expansion mode are different.
メモリ拡張モード時,出力制御レジスタ5はデータメ
モリのバンクを指定するポインタとなる。また出力デー
タレジスタ6がプログラムメモリのバンクを指定するレ
ジスタとなる。すなわち前記2つのレジスタが第1の実
施例とは反対の機能をする。In the memory expansion mode, the output control register 5 serves as a pointer designating a bank of data memory. The output data register 6 serves as a register for designating a bank of the program memory. That is, the two registers function oppositely to those in the first embodiment.
また第2の実施例においては、CPU14はプログラムフ
ェッチ信号のみセレクタ9に出力し、メモリアクセス信
号は出力しない。よってセレクタ9はメモリ拡張モード
時、通常は出力制御レジスタ5の値、すなわちデータメ
モリのバンク指定を行なうための値を端子2に出力し、
制御線11を介してプログラムフェッチ信号を入力した時
のみ出力データレジスタ6の値、すなわちプログラムメ
モリのバンクを指定するための値と端子2に出力する。Further, in the second embodiment, the CPU 14 outputs only the program fetch signal to the selector 9 and does not output the memory access signal. Therefore, in the memory expansion mode, the selector 9 normally outputs the value of the output control register 5, that is, the value for designating the bank of the data memory to the terminal 2.
Only when the program fetch signal is input through the control line 11, the value of the output data register 6, that is, the value for designating the bank of the program memory and the value are output to the terminal 2.
以上第2の実施例においては、出力制御レジスタ5が
データメモリのバンク指定用のレジスタとなり、出力デ
ータレジスタ6がプログラムメモリのバンク指定用のレ
ジスタとなる。In the second embodiment described above, the output control register 5 serves as a bank designation register of the data memory, and the output data register 6 serves as a bank designation register of the program memory.
以上説明したように、本発明のマイクロコンピュータ
は外部にメモリを拡張する際、従来は汎用ポートとして
しか機能しない出力制御レジスタ及び出力データレジス
タを、プログラムメモリのバンク指定又はデータメモリ
のバンク指定用のレジスタとして同時に使用するもので
ある。As described above, in the microcomputer of the present invention, when the memory is expanded to the outside, the output control register and the output data register, which conventionally function only as a general-purpose port, are used to specify the bank of the program memory or the bank of the data memory. It is used as a register at the same time.
よってプログラムメモリバンクレジスタ,データメモ
リバンクレジスタを別個に設ける必要がないため、ハー
ドウェア量が大幅に削減できる効果がある。Therefore, it is not necessary to separately provide the program memory bank register and the data memory bank register, which has the effect of significantly reducing the amount of hardware.
第1図は本発明の第1の実施例のマイクロコンピュータ
のブロック図、第2図は本発明の第2の実施例のマイク
ロコンピュータのブロック図、第3図は従来のマイクロ
コンピュータの外部メモリ拡張時のシステム構成図、第
4図は第3図における各外部メモリのメモリバンク概念
図、第5図は従来のマイクロコンピュータのブロック図
である。 1……マイクロコンピュータ、2……外部端子、3……
出力バッファ、4……内部バス、5……出力制御レジス
タ、6……出力データレジスタ、7……プログラムメモ
リバンクレジスタ、8……データメモリバンクレジス
タ、9……セレクタ、10……メモリアクセス信号、11…
…プログラムフェッチ信号、12……スイッチ、13……メ
モリ拡張指定フラグ、14……CPU、20……デコーダ、21,
22……プログラムメモリ、23,24……データメモリ。FIG. 1 is a block diagram of a microcomputer of a first embodiment of the present invention, FIG. 2 is a block diagram of a microcomputer of a second embodiment of the present invention, and FIG. 3 is an external memory expansion of a conventional microcomputer. FIG. 4 is a system configuration diagram at that time, FIG. 4 is a conceptual diagram of a memory bank of each external memory in FIG. 3, and FIG. 5 is a block diagram of a conventional microcomputer. 1 ... Microcomputer, 2 ... External terminal, 3 ...
Output buffer, 4 ... Internal bus, 5 ... Output control register, 6 ... Output data register, 7 ... Program memory bank register, 8 ... Data memory bank register, 9 ... Selector, 10 ... Memory access signal , 11 ...
… Program fetch signal, 12 …… Switch, 13 …… Memory expansion designation flag, 14 …… CPU, 20 …… Decoder, 21,
22 …… Program memory, 23,24 …… Data memory.
Claims (1)
前記出力データ保持レジスタ内データの前記外部端子出
力を制御する出力制御レジスタと、中央処理装置とを有
し、かつ汎用入出力ポートの動作か外部にメモリ拡張を
行う動作のうちいずれか一方を選択して動作させる選択
手段を有し、さらに前記2つの動作で一組の外部端子を
兼用して使用するシングルチップマイクロコンピュータ
において、前記選択手段により外部にメモリ拡張を行う
動作が選択されているときに、前記出力データ保持レジ
スタ及び前記出力制御レジスタは、それぞれ排他的に前
記中央処理装置の発生するプログラムフェッチ信号及び
プログラムカウンタのキャリー、ボロー信号により制御
され、外部プログラムメモリのバンクを指定すると共
に、前記中央処理装置の発生するメモリアクセス信号に
より制御され、外部データメモリのバンクを指定するこ
とを特徴とするシングルチップマイクロコンピュータ。1. An output data holding register, an external terminal,
It has an output control register for controlling the external terminal output of the data in the output data holding register, and a central processing unit, and selects either the operation of the general-purpose input / output port or the operation of expanding the memory to the outside. In a single-chip microcomputer which has a selecting means for operating the same and further uses a pair of external terminals for the two operations, when the selecting means selects an operation for external memory expansion. In addition, the output data holding register and the output control register are controlled exclusively by the program fetch signal and the carry and borrow signals of the program counter generated by the central processing unit, respectively, and specify the bank of the external program memory. Controlled by a memory access signal generated by the central processing unit, Single-chip micro-computer, characterized in that to specify the bank of Tamemori.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1212262A JP2522063B2 (en) | 1989-08-18 | 1989-08-18 | Single-chip micro computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1212262A JP2522063B2 (en) | 1989-08-18 | 1989-08-18 | Single-chip micro computer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0375956A JPH0375956A (en) | 1991-03-29 |
JP2522063B2 true JP2522063B2 (en) | 1996-08-07 |
Family
ID=16619667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1212262A Expired - Lifetime JP2522063B2 (en) | 1989-08-18 | 1989-08-18 | Single-chip micro computer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2522063B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6173668B2 (en) * | 2012-09-25 | 2017-08-02 | 株式会社藤商事 | Game machine |
-
1989
- 1989-08-18 JP JP1212262A patent/JP2522063B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0375956A (en) | 1991-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5168559A (en) | Emulation system capable of complying with microcomputers having different on-chip memory capacities | |
US5127096A (en) | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes | |
JP2522063B2 (en) | Single-chip micro computer | |
JPH0221616B2 (en) | ||
JPS6330658B2 (en) | ||
JP2860655B2 (en) | Parallel instruction execution type processor | |
KR920003845B1 (en) | Rom region expansion system for users of pc | |
JPH03184143A (en) | Memory access method | |
JPH01205339A (en) | Microcomputer system | |
JPH033047A (en) | Memory with arithmetic function | |
JPH0683765A (en) | Microcomputer | |
JP2003196087A (en) | Memory addressing system of microcontroller and page mapping device | |
JPH01116702A (en) | Sequence controller | |
JPH04255081A (en) | Microcomputer | |
JPH0259495B2 (en) | ||
JPS6126701B2 (en) | ||
JPH05108478A (en) | Memory access method | |
JPH0338612B2 (en) | ||
JPH05151076A (en) | Memory address extension control method | |
JPH01219930A (en) | Interrupt control circuit device for indirect address system | |
JPS63308653A (en) | Block-in method | |
JPH06337847A (en) | Multiprocessor device | |
JPH02257233A (en) | Access method for extended memory and access controller for extended memory | |
JPS6182253A (en) | Memory bank switching system | |
JPH04177697A (en) | Semiconductor memory |