[go: up one dir, main page]

JP2516604B2 - 相補性ｍｏｓ集積回路装置の製造方法 - Google Patents

相補性ｍｏｓ集積回路装置の製造方法

Info

Publication number
JP2516604B2
JP2516604B2 JP61246811A JP24681186A JP2516604B2 JP 2516604 B2 JP2516604 B2 JP 2516604B2 JP 61246811 A JP61246811 A JP 61246811A JP 24681186 A JP24681186 A JP 24681186A JP 2516604 B2 JP2516604 B2 JP 2516604B2
Authority
JP
Japan
Prior art keywords
single crystal
mos transistor
conductivity type
sio
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61246811A
Other languages
English (en)
Other versions
JPS63265463A (ja
Inventor
正晴 尾崎
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61246811A priority Critical patent/JP2516604B2/ja
Priority to EP87309125A priority patent/EP0264283B1/en
Priority to DE3752114T priority patent/DE3752114T2/de
Publication of JPS63265463A publication Critical patent/JPS63265463A/ja
Priority to US07/529,706 priority patent/US5028976A/en
Application granted granted Critical
Publication of JP2516604B2 publication Critical patent/JP2516604B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は相補性MOS集積回路装置の製造方法に係わ
り、特に一導電型のMOSトランジスタと反対導電型のMOS
トランジスタとを有する相補性MOS集積回路装置の製造
方法に関する。
［従来技術］ 従来、相補性MOS集積回路装置では一般にシリコン単
結晶基板（以下、シリコン基板と記す。）上に、このシ
リコン基板の第１の導電型とは反対の第２の導電型の拡
散層を部分的に設け、第１の導電型のMOSトランジスタ
は前記第２の導電型の前記拡散層上に、第２の導電型の
MOSトランジスタは第１の導電型の前記シリコン基板上
に形成していた。
この従来の相補性MOS集積回路装置の構成の一例につ
いて述べると、Ｎ型シリコン基板を使った場合には、該
Ｎ型シリコン基板内にＰウエルと呼ばれる第１のＰ型拡
散層を設け、その後ＰチャネルMOSトンジスタのドレイ
ン・ソースとなる第２のＰ型拡散層を前記Ｎ型シリコン
基板内に設け、ＮチャネルMOSトランジスタのドレイン
・ソースとなる第１のＮ型拡散層を前記第１のＰ型拡散
層に設ける。
上記の相補性MOS集積回路装置は、その構成により形
成される寄生バイポーラトランジスタによりサイリスタ
が構成されるため、ラッチアップを起こすという重大な
問題点を有していた。また、ＰチャネルMOSトランジス
タとＮチャネルMOSトランジスタを平面的に並べるため
集積度が上らないという問題点を有していた。これらの
問題点を除去するべく様々な改良の努力がなされてきて
おり、その中の一つとして、Ｐ型シリコン基板上にＮチ
ャネルMOSトランジスタを形成し、その後に該Ｎチャネ
ルMOSトランジスタを絶縁層で覆い、その上に形成した
薄膜上にＰチャネルMOSトランジスタを作り、積層構造
の相補正MOS集積回路を構成する方法が考案されてい
る。しかし、従来の薄膜形成では一般に絶縁層上にはア
モルファスシリコンもしくはポリシリコン薄膜しか成長
させることしかできなかった。そこで従来は、ポリシリ
コン薄膜上にＰチャネルMOSトランジスタを形成する
か、または一旦成長させたシリコン薄膜をレーザービー
ム等で溶解し単結晶化するという方法が取られていた。
［発明が解決しようとする問題点］ しかしながら、これらの方法においても、次のような
問題点を有していた。
まず、前記ポリシリコン薄膜上にＰチャネルMOSトラ
ンジスタを形成する方法では、チャネル移動度が単結晶
上に形成された場合に比較して著しく小さいという問題
点を有していた。また、前記シリコン薄膜を溶解単結晶
化する方法では、シリコン基板上にＮチャネルMOSトラ
ンジスタを形成した後に前記シリコン薄膜の溶解を行う
ため、前記ＮチャネルMOSトランジスタが高温状態とな
り、一旦形成された拡散層の不純物の再分布が起こる。
前記ＮチャネルMOSトランジスタの形成後に起こるこの
不純物の再分布は、近年実現されている微細MOSトラン
ジスタにおいては、著しい特性の悪化をもたらし、重大
な問題点となっていた。
本発明は前記積層構造の相補性MOSトランジスタ集積
回路に有効な構成に関するものであり、ラッチアップを
防ぎ、高集積度，高移動度の相補性MOS集積回路装置の
製造方法を提供することを目的とする。
［問題点を解決するための手段］ 上記の問題点は、一導電型のMOSトランジスタと反対
導電型のMOSトランジスタとを有する相補性MOS集積回路
装置の製造方法において、 半導体基板の表面のフィールド絶縁膜で囲われた領域に
該一導電型のMOSトランジスタを形成し、 該一導電型のトランジスタが形成された該半導体基板
の表面上に絶縁層を形成し、 該絶縁層の表面の一部に、該絶縁層よりも核形成密度
が高くかつ成長して単結晶になる核が唯一形成されるに
充分微細な非安晶質の材料からなる面を設け、 気相成長により該非晶質の材料からなる面上に形成さ
れた核を成長させて単結晶の半導体領域を形成し、 該半導体領域に該反対導電型のMOSトランジスタのソ
ース、ドレイン、チャネル領域を形成し、 該一導電型のトランジスタと反対導電型のトランジス
タとを該絶縁層に設けたスルーホールを通して接続する
ことを特徴とする本発明の相補性MOS集積回路装置の製
造方法によって解決される。
［作用］ 本発明は、分離層上にこの分離層の材料より核形成密
度が大きく、且つ半導体層材料の単一の核だけが成長す
る程度に十分微細な異種材料を設け、この異種材料に形
成された単一の核を中心に成長させて単結晶半導体層又
は現実的な単結晶半導体層を設けたことにより、積層構
造の相補性MOS集積回路装置を構成するものである。
すなわち、本発明の相補性MOS集積回路装置の製造方
法は、同一半導体基体上に相補性MOSトランジスタを形
成することがないので、ラッチアップを起こすことがな
く、集積度を向上させることが可能であり、また分離層
上の微細な異種材料を中心として単結晶半導体又は実質
的な単結晶半導体を成長させるので、結晶格子欠陥，配
船電極のアルミニウムや不純物や拡散等がなく、さらに
分離層に単結晶半導体を形成する工程は、後述するよう
に通常の半導体プロセスを用いるだけであり、何ら特別
な工程を必要としない。
［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明す
る。
第１図は本発明により製造された相補性MOS集積回路
装置の一実施例を示す概略図である。
同図に示すように、半導体基体たるＰ型シリコン基板
１にはＮチャネルMOSトランジスタ２が形成されてい
る。ＮチャネルMOSトランジスタ２は、フィールド酸化
膜10によって素子分離されており、Ｐ型シリコン基板１
にはソース領域４及びドレイン領域５が形成され、さら
にその上にはゲート絶縁層６を介してゲート電極７が形
成される。ソース領域４及びドレイン領域５はそれぞれ
配線8,9と接続される。
前記ＮチャネルMOSトランジスタ２の上には分離層18
を介してＰチャネルMOSトランジスタ３が形成される。
ＰチャネルMOSトランジスタ３は、まず分離層18上の
堆積面11に分離層18の材料より核形成密度が十分大きい
異種材料からなる核形成部17を設けて、この核形成部17
に形成された単一の核を中心として単結晶領域又は実質
的な単結晶領域を成長させて、単結晶半導体層又は実質
的な単結晶半導体層が形成される。この単結晶半導体層
又は実質的な単結晶半導体層にはソース領域12,ドレイ
ン領域13が形成され、さらにその上にはゲート絶縁層14
を介してゲート電極15が形成される。ソース領域12及び
ドレイン領域13はそれぞれ配線19,20と接続されてお
り、配線20と前記配線９とはスルーホール16を通して接
続される。
上記実施例における本発明の特徴部分は、Ｎチャネル
MOSトランジスタ２上に分離層18を形成し、この分離層1
8上に単結晶半導体層又は実質的な単結晶半導体層を形
成し、この単結晶半導体又は実質的な単結晶半導体層に
よりＰチャネルMOSトランジスタ３を形成することによ
り、相補性MOSトランジスタを構成したことにある。す
なわち、本発明によれば、ＮチャネルMOSトランジスタ
２はＰ型シリコン基板１内に形成され、且つＮチャネル
MOSトランジスタ２の形成後に高温処理がされることが
ないために、従来のＮチャネルMOSトランジスタと比較
して特性の劣化を生ずることはなく、またＰチャネルMO
Sトランジスタ３においても、単結晶半導体層又は実質
的な単結晶半導体層に形成されるために、そのチャネル
移動度は200cm2/v・ｓ以上となり、単結晶ウエハー上に
形成される従来のＰチャネルMOSトランジスタとほぼ同
等の特性が得られる。
第２図はＮチャネルMOSトランジスタ及びＰチャネルM
OSトランジスタを多数配列した場合の本発明により製造
された相補性集積回路装置の一実施例を示す概略図であ
る。
同図に示すように、前記実施例と同様にしてＰ型シリ
コン基板１上には、ＮチャネルMOSトランジスタ２がそ
れぞれフィールド酸化層10により素子分離されて形成さ
れ、分離層18を介してそれぞれＰチャネルMOSトランジ
スタ３がそれぞれ形成されている。
以上述べた実施例においては、Ｐ型シリコン基板内に
ＮチャネルMOSトランジスタを設け、単結晶半導体層又
は実質的な単結晶半導体層にＰチャネルMOSトランジス
タを設けたが、逆にＮ型シリコン基板内にＰチャネルMO
Sトランジスタを設け、単結晶半導体層又は実質的な単
結晶半導体層にＮチャネルMOSトランジスタを設けても
良い。
以下、本発明の相補性MOS集積回路装置の製造方法に
ついて説明する。なお、以下の説明において、上記Ｎチ
ャネルMOSトランジスタ及びＰチャネルトランジスタの
製造方法については公知のMOS集積回路製造技術が用い
られるので省略するものとし、単結晶半導体層又は実質
的な単結晶半導体層の形成方法についてのみ説明を行う
ものとする。
まず、堆積面上に選択的に堆積膜を形成する選択堆積
法について述べる。選択堆積法とは、表面エネルギー、
付着係数、脱離係数、表面拡散速度等という薄膜形成過
程での核形成を左右する因子の材料間での差を利用し
て、基板上に選択的に薄膜を形成する方法である。
第３図（Ａ）及び（Ｂ）は選択堆積法の説明図であ
る。
ます、第３図（Ａ）に示すように、基板101上に、基
板101と上記因子の異なる材料から成る薄膜102を所望部
分に形成する。そして、適当な堆積条件によって適当な
材料から成る薄膜の堆積を行うと、薄膜103は薄膜102上
にのみ成長し、基板101上には成長しないという現象を
生じさせることができる。この現象を利用することで、
自己整合的に成形された薄膜103を成長させることがで
き、従来のようなレジストを用いたリソグラフィ工程の
省略が可能となる。
このような選択形成法による堆積を行うことができる
材料としては、たとえば基板101としてSiO2、薄膜102と
してSi、GaAs、Si3N4、そして堆積させる薄膜103として
Si、Ｗ、GaAs、InP等がある。
第４図は、SiO2の堆積面と窒化シリコンの堆積面との
核形成密度の経時変化を示すグラフである。
同グラフが示すように、堆積を開始して間もなくSiO2
上での核形成密度は103cm-2以下で飽和し、20分後でも
その値はほとんど変化しない。
それに対して窒化シリコン（Si3N4）上では、〜４×1
05cm-2で一旦飽和し、それから10分ほど変化しないが、
それ以降は急激に増大する。なお、この測定例では、Si
Cl4ガスをH2ガスで希釈し、圧力175Torr、温度1000℃の
条件下でCVD法により堆積した場合を示している。他にS
iH4、SiH2Cl2、SiHCl3、SiF4等を反応ガスとして用い
て、圧力、温度等を調整することで同様の作用を得るこ
とができる。また、真空蒸着でも可能である。
この場合、SiO2上の核形成はほとんど問題とならない
が、反応ガス中にHClガスを添加することで、SiO2上で
の核形成を更に抑制し、SiO2上でのSiの堆積を皆無にす
ることができる。
このような現象は、SiO2および窒化シリコンの材料表
面のSiに対する吸着係数、脱離係数、表面拡散係数等の
差によるところが大きいが、Si原子自身によってSiO2が
反応し、蒸気圧が高い一酸化シリコンが生成されること
でSiO2自身がエッチングされ、窒化シリコン上ではこの
ようなエッチング現象は生じないということも選択堆積
を生じさせる原因となっていると考えられる（T.Yoneha
ra,S.Yoshioka,S.Miyazawa Journal of Applied Physic
s 53,6839,1982）。
このような堆積面に材料としてSiO2および窒化シリコ
ンを選択し、堆積材料としてシリコンを選択すれば、同
グラフに示すように十分に大きな核形成密度差を得るこ
とができる。なお、ここでは堆積面の材料としてSiO2が
望ましいが、これに限らずSiOxであっても核形成密度差
を得ることができる。
勿論、これらの材料に限定されるものではなく、核形
成密度の差が同グラフで示すように核の密度で103倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。
この核形成密度差を得る他の方法としては、SiO2上に
局所的にSiやＮ等をイオン注入して過剰にSiやＮ等を有
する領域を形成してもよい。
このような選択堆積法を利用し、堆積面の材料より核
形成密度の十分大きい異種材料を単一の核だけが成長す
るように十分微細に形成することによって、その微細な
異種材料の存在する箇所だけに単結晶を選択的に成長さ
せることができる。
なお、単結晶の選択的成長は、堆積面表面の電子状
態、特にダングリングボンドの状態によって決定される
ために、核形成密度の低い材料（たとえばSiO2）はバル
ク材料である必要はなく、任意の材料や基板等の表面の
みに形成されて上記堆積面を成していればよい。
第５図（Ａ）〜（Ｄ）は、単結晶形成方法の一例を示
す形成工程図であり、第６図（Ａ）および（Ｂ）は、第
５図（Ａ）および（Ｄ）における基板の斜視図である。
まず、第５図（Ａ）および第６図（Ａ）に示すよう
に、基板104上に、選択堆積を可能にする核形成密度の
小さい薄膜105を形成し、その上に核形成密度の大きい
異種材料を薄く堆積させ、リソグラフィ等によってパタ
ーニングすることで異種材料106を十分微細に形成す
る。ただし、基板104の大きさ、結晶構造および組成は
任意のものでよく、機能素子が形成された基板であって
もよい。また、異種材料106とは、上述したように、Si
やＮ等を薄膜105にイオン注入して形成される過剰にSi
やＮ等を有する変質領域も含めるものとする。
次に、適当な堆積条件によって異種材料106だけに薄
膜材料の単一の核が形成される。すなわち、異種材料10
6は、単一の核のみが形成される程度に十分微細に形成
する必要がある。異種材料106の大きさは、材料の種類
によって異なるが、数ミクロン以下であればよい。更
に、核は単結晶構造又は実質的な単結晶構造を保ちなが
ら成長し、第５図（Ｂ）に示すように島状の単結晶粒10
7となる。島状の単結晶粒107が形成されるためには、す
でに述べたように、薄膜105上で全く核形成が起こらな
いように条件を決めることが必要である。
島状の単結晶粒107は単結晶構造又は実質的な単結晶
構造を保ちながら異種材料106を中心として更に成長
し、同図（Ｃ）に示すように薄膜105全体を覆う。
続いて、エッチング又は研磨によって単結晶粒107を
平坦化し、第５図（Ｄ）および第６図（Ｂ）に示すよう
に、所望の素子を形成することができる単結晶層108が
薄膜105上に形成される。
このように堆積面の材料である薄膜105が基板104上に
形成されているために、支持体となる基板104は任意の
材料を使用することができ、更に基板104に機能素子等
が形成されたものであっても、その上に容易に単結晶層
を形成することができる。
なお、上記実施例では、堆積面の材料を薄膜105で形
成したが、選択堆積を可能にするため核形成密度の小さ
い材料から成る基板をそのまま用いて、単結晶層を同様
に形成してもよい。
（具体例） 次に、上記例における単結晶層の具体的形成方法を説
明する。
SiO2を薄膜105の堆積面材料とする。勿論、石英基板
を用いてもよいし、金属、半導体、磁性体、圧電体、絶
縁体等の任意の基板上に、スパッタ法、CVD法、真空蒸
着法を用いて基板表面にSiO2層を形成してもよい。ま
た、堆積面材料としてはSiO2が望ましいが、SiOXとして
ｘの値を変化させたものでもよい。
こうして形成されたSiO2層105上に減圧気相成長法に
よって窒化シリコン層（ここではSi3S4層）を異種材料
として堆積させ、通常のリソグラフィ技術又はＸ線、電
子線若しくはイオン線を用いたリソグラフィ技術で窒化
シリコン層をパターニングし、数ミクロン以下、望まし
くは〜１μｍ以下の微小な異種材料106を形成する。
続いて、HClとH2と、SiH2Cl2、SiCl4、SiH Cl3、SiF4
若しくはSiH4との混合ガスを用いて上記基板11上にSiを
選択的に成長させる。その際の基板温度は700〜1100
℃、圧力は約100Torrである。
数十分程度の時間で、SiO2上の窒化シリコンの微細な
異種材料106を中心として、単結晶のSiの粒107が成長
し、最適の成長条件とすることで、その大きさは数十μ
ｍ以上に成長する。
続いて、SiとSiO2との間にエッチング速度差がある反
応性イオンエッチング（RIE）によって、Siのみをエッ
チングして平坦化することで、粒径制御された多結晶シ
リコン層が形成され、更に粒界部分を除去して島状の単
結晶シリコン層108が形成される。なお、単結晶粒107の
表面の凹凸が大きい場合は、機械的研磨を行った後にエ
ッチングを行う。
このようにして形成された大きさ数十μｍ以上で粒界
を含まない単結晶シリコン層108に、電界効果トランジ
スタを形成すると、単結晶シリコンウエハに形成したも
のに劣らない特性を示した。
また、隣接する単結晶シリコン層108とはSiO2によっ
て電気的に分離されているために、相補型電界効果トラ
ンジスタ（Ｃ−MOS）を構成しても、相互の干渉がな
い。また、素子の活性層の厚さが、Siウエハを用いた場
合より薄いために、放射線を照射された時に発生するウ
エハ内の電荷による誤動作がなくなる。更に、寄生容量
が低下するために、素子の高速化が図れる。また、任意
の基板が使用できるために、Siウエハを用いるよりも、
大面積基板上に単結晶層を低コストで形成することがで
きる。更に、他の半導体、圧電体、誘電体等の基板上に
も単結晶層を形成できるために、多機能の三次元集積回
路を実現することができる。
（窒化シリコンの組成） これまで述べてきたような堆積面材料と異種材料との
十分な核形成密度差を得るには、Si3N4に限定されるも
のではなく、窒化シリコンの組成を変化させたものでも
よい。
RFプラズマ中でSiH4ガスとNH3ガスとを分解させて低
温で窒化シリコン膜を形成するプラズマCVD法では、SiH
4ガスとNH3ガスとの流量比を変化させることで、堆積す
る窒化シリコン膜のSiとＮの組成比を大幅に変化させる
ことができる。
第７図は、SiH4とNH3の流量比と形成された窒化シリ
コン膜中のSiおよびＮの組成比との関係を示したグラフ
である。
この時の堆積条件は、FR出力175W、基板温度380℃で
あり、SiH4ガス流量を300cc/minに固定し、NH3ガスの流
量を変化させた。同グラフに示すようにNH3/SiH4のガス
流量比を４〜10へ変化させると、窒化シリコン膜中のSi
/N比は1.1〜0.58に変化することがオージェ電子分光法
によって明らかとなった。
また、減圧CVD法でSiH2Cl2ガスとNH3ガスとを導入
し、0.3Torrの減圧下、温度約800℃の条件で形成した窒
化シリコン膜の組成は、ほぼ化学量論比であるSi3N4（S
i/N＝0.75）に近いものであった。
また、SiをアンモニアあるいはN2中で約1200℃で熱処
理すること（熱窒化法）で形成される窒化シリコン膜
は、その形成方法が熱平衡下で行われるために、更に化
学量論比に近い組成を得ることができる。
以上の様に種々の方法で形成した窒化シリコンをSiを
核形成密度がSiO2より高い堆積面材料として用いて上記
Siの核を成長させると、その組成比により核形成密度に
差が生じる。
第８図は、Si/N組成比と核形成密度との関係を示すグ
ラフである。同グラフに示すように、窒化シリコン膜の
組成を変化させることで、その上に成長するSiの核形成
密度は大幅に変化する。この時の核形成条件は、SiCl4
ガスを175Torrに減圧し、1000℃でH2と反応させてSiを
生成させる。
このように窒化シリコンの組成によって核形成密度が
変化する現象は、単一の核を成長させる程度に十分微細
に形成される異種材料としての窒化シリコンの大きさに
影響を与える。すなわち、核形成密度が大きい組成を有
する窒化シリコンは、非常に微細に形成しない限り、単
一の核を形成することができない。
したがって、核形成密度と、単一の核が選択できる最
適に窒化シリコンの大きさとを選択する必要がある。た
とえば〜105cm-2の核形成密度を得る堆積条件では、窒
化シリコンの大きさは約４μｍ以下であれば単一の核を
選択できる。
（イオン注入による異種材料の形成） Siに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料であるSiO2の表面に局所的にS
i,N,P,B,F,Ar,He,C,As,Ga,Ge等をイオン注入してSiO2の
堆積面に変質領域を形成し、この変質領域を核形成密度
の高い堆積面材料としても良い。
例えば、SiO2表面をレジストで多い、所望の箇所を露
光、現像、溶解させてSiO2表面を部分的に表出させる。
続いて、SiF4ガスをソースガスとして用い、Siイオン
を10keVで１×1016〜１×1018cm-2の密度でSiO2表面に
打込む。これによる投影飛程は114Åであり、SiO2表面
ではSi濃度が〜1022cm-3に達する。SiO2はもともと非晶
質であるために、Siイオンを注入した領域も非晶質であ
る。
なお、変質領域を形成するには、レジストをマスクと
してイオン注入を行うこともできるが、集束イオンビー
ム技術を用いて、レジストマスクを使用せずに絞られた
SiイオンをSiO2表面に注入してもよい。
こうしてイオン注入を行った後、レジストを剥離する
ことで、SiO2表面にSiが過剰な変質領域が形成される。
このような変質領域が形成されたSiO2堆積面にSiを気相
成長させる。
第９図は、Siイオンの注入量と核形成密度との関係を
示すグラフである。
同グラフに示すように、Si+注入量が多い程、核形成
密度が増大することがわかる。
したがって、変質領域を十分微細に形成することで、
この変質領域を異種材料としてSiの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。
なお、変質領域を単一の核が成長する程度に十分微細
に形成することは、レジストのパターニングや、集束イ
オンビームのビームを絞ることによって容易に達成され
る。
（CVD以外のSi堆積方法） Siの選択核形成によって単結晶を成長させるには、CV
D法だけではなく、Siを真空中（＜10-6Torr）で電子銃
により蒸発させ、加熱した基板に堆積させる方法も用い
られる。特に、超高真空中（＜10-9Torr）で蒸着を行う
MBE（Molecular Beam Epitaxy）法では、基板温度900℃
以上でSiビームとSiO2が反応を始め、SiO2上でのSiの核
形成は皆無になることが知られている（T.Yonehara,S,Y
oshioka and S.Miyazawa Journal of Applied Physics
53,10,p6839,1983）。
この現象を利用してSiO2上に点在させた微小な窒化シ
リコンに完全な選択性をもってSiの単一の核を形成し、
そこに単結晶Siを成長させることができた。この時の堆
積条件は、真空度10-8Torr以下、Siビーム強度9.7×10
14atoms/cm2・sec、基板温度900℃〜1000℃であった。
この場合、SiO2＋Si→2SiO↑という反応により、SiO
という蒸気圧の著しく高い反応生成物が形成され、この
蒸発によるSiO2自身のSiによるエッチングを生起してい
る。
これに対して、窒化シリコン上では上記エッチング現
象は起こらず、核形成、そして堆積が生じている。
したがって、核形成密度の高い堆積面材料としては、
窒化シリコン以外の、タンタル酸化物（Ta2O5）、窒化
シリコン酸化物（SiON）等を使用しても同様の効果を得
ることができる。すなわち、これらの材料を微小形成し
て上記異種材料とすることで、同様に単結晶を成長させ
ることができる。
以上詳細に説明した単結晶成長法によって、上記単結
晶半導体層が分離層18上に形成される。
［発明の効果］ 以上詳細に説明したように、本発明の相補性MOS集積
回路装置の製造方法によれば、積層構造の相補性MOS集
積回路を構成することが可能となり、相補性トランジス
タによるラッチアップを抑えることができ、また集積度
を向上させることが可能となり、その性能を大幅に向上
させることができる。
また本発明においては、分離層上の微細な異種材料を
中心として単結晶半導体層又は実質的な単結晶半導体層
を成長させるので、結晶格子欠陥，配線電極材料のアル
ミニウム，不純物の拡散等がなく安定した特性を得るこ
とができる。
更に、単結晶半導体層又は実質的な単結晶半導体層に
MOSトランジスタが形成されているために、単結晶ウエ
ハーに形成したものに劣らない優れたチャネル移動度を
得ることができ、高速アクセスが可能となる。
【図面の簡単な説明】
第１図は本発明により製造された相補性集積回路装置の
一実施例を示す概略図である。 第２図はＮチャネルMOSトランジスタ及びＰチャネルMOS
トランジスタを多数配列した場合の本発明により製造さ
れた相補性集積回路装置の一実施例を示す概略図であ
る。 第３図（Ａ）及び（Ｂ）は選択堆積法の説明図である。 第４図はSiO2の堆積面と窒化シリコンの堆積面との核形
成密度の経時変化を示すグラフである。 第５図（Ａ）〜（Ｄ）は、単結晶又は実質的な単結晶形
成方法の一例を示す形成工程時である。 第６図（Ａ）〜（Ｂ）は、第５図（Ａ）及び（Ｄ）にお
ける基板の斜視図である。 第７図は、SiH4とNH3の流量比と形成された窒化シリコ
ン膜中のSi及びＮの組成比との関係を示したグラフであ
る。 第８図は、Si/N組成比と核形成密度との関係を示すグラ
フである。 第９図は、Siイオンの注入量と核形成密度との関係を示
すグラフである。 １……Ｐ型シリコン基板 ２……ＮチャネルMOSトランジスタ ３……ＰチャネルMOSトランジスタ 4,12……ソース領域 5,13……ドレイン領域 6,14……ゲート絶縁層 7,15……ゲート電極 17……核形成部 18……分離層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/08 ３３１ Ｈ０１Ｌ 29/78 ６１３Ａ 27/092 ６１８Ａ 29/786

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】一導電型のMOSトランジスタと反対導電型
    のMOSトランジスタとを有する相補性MOS集積回路装置の
    製造方法において、 半導体基板の表面のフィールド絶縁膜で囲われた領域に
    該一導電型のMOSトランジスタを形成し、 該一導電型のトランジスタが形成された該半導体基板の
    表面上に絶縁層を形成し、 該絶縁層の表面の一部に、該絶縁層よりも核形成密度が
    高くかつ成長して単結晶になる核が唯一形成されるに充
    分微細な非安晶質の材料からなる面を設け、 気相成長により該非晶質の材料からなる面上に形成され
    た核を成長させて単結晶の半導体領域を形成し、 該半導体領域に該反対導電型のMOSトランジスタのソー
    ス、ドレイン、チャネル領域を形成し、 該一導電型のトランジスタと反対導電型のトランジスタ
    とを該絶縁層に設けたスルーホールを通して接続するこ
    とを特徴とする相補性MOS集積回路装置の製造方法。
JP61246811A 1986-10-17 1986-10-17 相補性ｍｏｓ集積回路装置の製造方法 Expired - Fee Related JP2516604B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61246811A JP2516604B2 (ja) 1986-10-17 1986-10-17 相補性ｍｏｓ集積回路装置の製造方法
EP87309125A EP0264283B1 (en) 1986-10-17 1987-10-15 Method of fabricating a complementary MOS integrated circuit device
DE3752114T DE3752114T2 (de) 1986-10-17 1987-10-15 Verfahren zur Herstellung einer komplementären MOS integrierten Schaltungsanordnung
US07/529,706 US5028976A (en) 1986-10-17 1990-05-29 Complementary MOS integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61246811A JP2516604B2 (ja) 1986-10-17 1986-10-17 相補性ｍｏｓ集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63265463A JPS63265463A (ja) 1988-11-01
JP2516604B2 true JP2516604B2 (ja) 1996-07-24

Family

ID=17154037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61246811A Expired - Fee Related JP2516604B2 (ja) 1986-10-17 1986-10-17 相補性ｍｏｓ集積回路装置の製造方法

Country Status (4)

Country Link
US (1) US5028976A (ja)
EP (1) EP0264283B1 (ja)
JP (1) JP2516604B2 (ja)
DE (1) DE3752114T2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155058A (en) * 1986-11-07 1992-10-13 Canon Kabushiki Kaisha Method of making semiconductor memory device
US5196912A (en) * 1988-10-28 1993-03-23 Casio Computer Co., Ltd. Thin film transistor having memory function and method for using thin film transistor as memory element
US5182619A (en) * 1991-09-03 1993-01-26 Motorola, Inc. Semiconductor device having an MOS transistor with overlapped and elevated source and drain
JP3058954B2 (ja) * 1991-09-24 2000-07-04 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
EP0585059B1 (en) * 1992-08-21 1999-05-12 STMicroelectronics, Inc. Vertical memory cell processing and structure manufactured by that processing
JPH07176688A (ja) * 1993-12-20 1995-07-14 Mitsubishi Electric Corp 半導体集積回路
US5838176A (en) * 1996-07-11 1998-11-17 Foveonics, Inc. Correlated double sampling circuit
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5923067A (en) * 1997-04-04 1999-07-13 International Business Machines Corporation 3-D CMOS-on-SOI ESD structure and method
KR100305402B1 (ko) * 1998-12-30 2001-11-02 박종섭 반도체소자의 제조방법
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
EP1290733A1 (en) 2000-05-31 2003-03-12 Motorola, Inc. Semiconductor device and method for manufacturing the same
WO2002003437A1 (en) * 2000-06-30 2002-01-10 Motorola, Inc., A Corporation Of The State Of Delaware Hybrid semiconductor structure and device
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
AU2001277001A1 (en) 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
DE10057665A1 (de) * 2000-11-21 2002-06-06 Siemens Ag Integrierte Schaltung und Herstellungsverfahren dazu
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6855992B2 (en) 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030071327A1 (en) 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6916717B2 (en) 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US7020374B2 (en) 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7982250B2 (en) * 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8044464B2 (en) * 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4544288B2 (ja) 2007-10-19 2010-09-15 セイコーエプソン株式会社 半導体装置及び電子機器
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
EP2884542A3 (en) * 2013-12-10 2015-09-02 IMEC vzw Integrated circuit device with power gating switch in back end of line

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3620833A (en) * 1966-12-23 1971-11-16 Texas Instruments Inc Integrated circuit fabrication
JPS5876101A (ja) * 1981-10-31 1983-05-09 Mitsubishi Electric Corp 有機溶媒精製装置
JPS58164219A (ja) * 1982-03-25 1983-09-29 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
US4593453A (en) * 1982-06-01 1986-06-10 Rockwell International Corporation Two-level transistor structures and method utilizing minimal area therefor
JPS5918196A (ja) * 1982-07-21 1984-01-30 Hitachi Ltd 単結晶薄膜の製造方法
US4476475A (en) * 1982-11-19 1984-10-09 Northern Telecom Limited Stacked MOS transistor
JPS6021553A (ja) * 1983-07-15 1985-02-02 Hitachi Ltd 三次元集積回路
US4603341A (en) * 1983-09-08 1986-07-29 International Business Machines Corporation Stacked double dense read only memory
CA1197628A (en) * 1984-01-05 1985-12-03 Thomas W. Macelwee Fabrication of stacked mos devices
US4686758A (en) * 1984-06-27 1987-08-18 Honeywell Inc. Three-dimensional CMOS using selective epitaxial growth
JP2505754B2 (ja) * 1986-07-11 1996-06-12 キヤノン株式会社 光電変換装置の製造方法
US4679299A (en) * 1986-08-11 1987-07-14 Ncr Corporation Formation of self-aligned stacked CMOS structures by lift-off
JPH0828470B2 (ja) * 1986-11-07 1996-03-21 キヤノン株式会社 半導体メモリ装置
JPS63239932A (ja) * 1987-03-27 1988-10-05 Canon Inc 結晶の形成方法
JPS63239928A (ja) * 1987-03-27 1988-10-05 Canon Inc 集積回路
JPS63239935A (ja) * 1987-03-27 1988-10-05 Canon Inc シリコン選択成長法
JPS63281335A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd Ｚピンチ用放電管
JP2550994B2 (ja) * 1987-05-14 1996-11-06 株式会社ニコン 位置合せ方法
US4866291A (en) * 1987-06-30 1989-09-12 Canon Kabushiki Kaisha Photosensor with charge storage unit and switch unit formed on a single-crystal semiconductor film

Also Published As

Publication number Publication date
DE3752114T2 (de) 1998-01-22
DE3752114D1 (de) 1997-10-16
JPS63265463A (ja) 1988-11-01
EP0264283A2 (en) 1988-04-20
EP0264283A3 (en) 1988-09-28
US5028976A (en) 1991-07-02
EP0264283B1 (en) 1997-09-10

Similar Documents

Publication Publication Date Title
JP2516604B2 (ja) 相補性ｍｏｓ集積回路装置の製造方法
US5422302A (en) Method for producing a three-dimensional semiconductor device
US5269876A (en) Process for producing crystal article
US5236546A (en) Process for producing crystal article
US4800527A (en) Semiconductor memory device
JPH0812906B2 (ja) 光電変換装置の製造方法
US4999313A (en) Preparation of a semiconductor article using an amorphous seed to grow single crystal semiconductor material
JPH0782996B2 (ja) 結晶の形成方法
JP2596547B2 (ja) 太陽電池及びその製造方法
JPH0812905B2 (ja) 光電変換装置及びその製造方法
JP2505754B2 (ja) 光電変換装置の製造方法
US5155058A (en) Method of making semiconductor memory device
JP2695413B2 (ja) 結晶基材の製造方法
JPH07120753B2 (ja) 半導体メモリ装置及びその製造方法
JP2651144B2 (ja) 結晶基材の製造方法
JP2900588B2 (ja) 結晶物品の形成方法
JP2515301B2 (ja) 半導体装置の製造方法
JP2651145B2 (ja) 半導体基材の製造方法
JP2525773B2 (ja) 半導体装置及びその製造方法
JPH0799762B2 (ja) 半導体メモリ装置
JPH04373121A (ja) 結晶基材の製造方法
JP2651146B2 (ja) 結晶の製造方法
JPS63234512A (ja) 電子回路装置
JPS63260170A (ja) 光電変換装置
JPS63239978A (ja) 画像入力用光センサ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees