JP2505470B2 - 回転ヘッド形磁気記録再生装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、回転ヘッド形磁気記録再生装置例えば回
転ヘッド形ディジタルオーディオテープレコーダ装置
（以下、R-DATと記す）に関し、特に回転ドラムの小径
化を可能にしたR-DATに関するものである。

［従来の技術］ 従来より、回転ドラムに相互に近接して取り付けられ
た２個のヘッドを用い、複数のディジタル信号を時間圧
縮して磁気テープ上に順次斜めにトラックを形成するよ
うに記録し、記録された信号を時間軸伸長して再生する
回転ヘッド形磁気記録再生装置は良く知られている。

第５図は、例えば日本音響学会誌（VOL.42,NO.1,198
6）の第54〜60頁「DATの標準化動向について」に記載さ
れた、一般的なR-DATのフォーマットに基づく回転ドラ
ム及び磁気テープを示す配置図である。図において、
（1a）及び（1b）はそれぞれアジマス角がプラス20°、
マイナス20°に設定されたＡヘッド及びＢヘッドであ
り、これらヘッド（1a）及び（1b）により信号を記録再
生するようになっている。

（２）は磁気テープ、（３）は直径30mmの回転ドラム
であり、回転ドラム（３）にはＡヘッド（1a）及びＢヘ
ッド（1b）が180°対向位置に取り付けられており、こ
れらヘッド（1a）及び（1b）は磁気テープ（２）に当接
している。（４）はテープ入口側ガイドピン（4a）及び
テープ出口側ガイドピン（4b）からなるテープガイドピ
ンであり、これらガイドピン（4a）及び（4b）により、
磁気テープ（２）は回転ドラム（３）に巻き付け角度90
°を満たすように巻き付けられている。

第５図（ａ）及び（ｂ）はR-DATのトラックフォーマ
ット及びその内容を示す説明図であり、「PLL」は再生
信号のデータストローブに用いるPLL回路をロックさせ
るための信号領域、「SUB-1」及び「SUB-2」は時間情報
などのサブコードを記録する領域、「POST AMBLE」はア
フターレコーディング時に「SUB-1」及び「SUB-2」の消
し残りを防止するための信号領域、「ATF」はトラッキ
ング用信号領域、「PCM」は音声信号と誤り訂正のため
の冗長ビットを記録する領域を示している。

第６図は一般的なR-DATの記録信号処理系を示すブロ
ック図であり、（５）はA/D変換されたディジタル信号
が時分割で入力される入力端子である。（６）はメモリ
回路であり、入力端子（５）に入力されたPCM信号の書
き込み、並びにPCM信号に誤り訂正符号を付加する符号
化回路（７）への読み出し及び書き込みを行なうPCMメ
モリ（6a）と、サブコード用メモリ（6b）とを備えてい
る。（８）は各メモリ（6a）及び（6b）の書き込み及び
読み出しを制御するメモリコントロール回路、（９）は
メモリ回路（６）、符号化回路（７）及びメモリコント
ロール回路（８）で構成された符号器である。

（10）は記録動作に係る互いに同期のとれた複数のタ
イミング信号を発生するタイミング発生回路、（11）は
メモリ回路（６）のPCM信号及びサブコード信号を選択
するセレクタ回路、（12）はセレクタ回路（11）の出力
信号をディジタル変調する変調回路、（13）はトラック
フォーマット内の各ブロックエリアを形成するための複
数の信号を発生する信号発生回路、（14）は変調回路
（12）の出力及び信号発生回路（13）の出力を選択する
セレクタ回路である。

（15）はトラックフォーマットの作成開始信号をタイ
ミング発生回路（10）からのタイミング信号により発生
するイニシャライズ回路、（16）はタイミング発生回路
（10）から出力されるブロック構成のためのクロック信
号を、イニシャライズ回路（15）からのタイミング信号
により“0"から“195"までの196ブロック数として計数
するブロックカウンタ、（17）はブロックカウンタ（1
6）の“0"〜“195"の計数値に対応して第５図（ｂ）に
示す記録信号を選択するためにセレクタ回路（11）及び
（14）に制御信号を出力するブロックエリア設定回路で
ある。

そして、以上のセレクタ回路（11）〜ブロックエリア
設定回路（17）によりブロック構成回路（19）が形成さ
れている。

（18）はブロック構成された記録信号をタイミング発
生回路（10）からのタイミングにより各ヘッド（1a）及
び（1b）に記録電流として供給する記録回路である。

次に、第７図のタイミングチャート図を参照しなが
ら、第６図に示した記録信号処理系の動作について説明
する。

2000rpm（１回転周期＝Ｔ）で回転する回転ドラム
（３）に取り付けられた各ヘッド（1a）及び（1b）への
記録信号は、各ヘッド（1a）及び（1b）がそれぞれ磁気
テープ（２）に当接する時間T/4（両ヘッド合わせてT/
2）以下に時間軸圧縮される。第７図（ａ）はタイミン
グ発生回路からのメモリコントロール回路（８）へ入力
されるT/4毎のタイミング信号である。

メモリコントロール回路（８）は、入力端子（５）か
ら入力されたPCM信号を時間t1〜t5のＴ時間の間、PCMメ
モリ（6a）の一方のメモリ（第1RAM）に書き込む。第７
図（ｂ）にメモリコントロール回路（８）による第1RAM
の制御内容を示す（図中、「Ｗ」は書き込みモードを示
す）。

第1RAMに書き込まれた信号は、時間t5〜t6の間に符号
化回路（７）において誤り訂正符号が付加され、再度第
1RAMに書き込まれ（図中、「ENC」で示す）、時間t6〜t
7の間の時間以内でＡヘッド（1a）用PCM信号として読み
出される「Ｒ（Ａ）」。又、Ｂヘッド（1b）用PCM信号
は、Ａヘッド（1a）と同様に時間t7〜t8で誤り訂正信号
符号が付加され「（ENC）」、時間t8〜t9以内でPCM信号
として読み出される「Ｒ（Ｂ）」。

又、PCMメモリ（6a）の他方のメモリ（第2RAM）にお
いては、第1RAM用コントロール信号を時間Ｔだけシフト
させた制御内容により、コントロールされる（第７図
（Ｃ））。このように、第1RAM及び第2RAMは、時間Ｔ間
隔で交互に切り換えられて動作する。

次に、時間圧縮されたPCM信号をもとに、第５図に示
すトラックフォーマットの作成、即ちブロック構成動作
について説明する。

第８図は第５図に示したトラックフォーマットNo.9
「PCM」領域中の１ブロック構成の一例を示す説明図で
あり、（20）はブロック同期信号、（21）はエンファシ
ス有無等のコントロール情報、（22）は音声信号と誤り
訂正のための冗長ビットとを記録するPCM信号領域であ
る。

PCM信号領域（22）は、８ビットのディジタルデータ
を１シンボルとして合計32シンボルのデータからなり、
誤り訂正は各シンボル単位で行なわれている。又、コン
トロール情報（21）及びブロック同期信号（20）は、そ
れぞれ３シンボル及び１シンボルのデータにより構成さ
れ、PCM信号領域（22）と合わせて、合計36シンボルの
データにより１ブロック分のデータが形成されている。

更に、第５図に示した「PCM」領域は１トラック当り1
28ブロックのデータにより構成され、他の領域も同様に
１ブロック当り36シンボルのデータからなり、合計ブロ
ック数は第５図（ｂ）に示した通りである。

第９図は第６図内のタイミング発生回路（10）を具体
的に示すブロック図であり、（31）はデータの記録再生
動作の基準となるクロック（31a）が入力される入力端
子である。この入力端子（31）に入力されるクロック
は、第５図（ｂ）に「fch」で示したチャネルクロック
（9.408Hz）に相当する。（32）はクロック（31a）が入
力される10分周カウンタである。

（33）は10分周カウンタ（32）からのシンボルクロッ
ク（32a）が入力される36分周カウンタであり、この36
分周カウンタ（33）から出力されるブロッククロック
（33a）は、196分周カウンタとしてのブロックカウンタ
（16）に入力されている。（35）はブロックカウンタ
（16）からのクロック（34a）が入力される２分周カウ
ンタである。

（36）は入力端子（31）、10分周カウンタ（32）、36
分周カウンタ（33）及び２分周カウンタ（35）と共にタ
イミング発生回路（10）を構成するタイミング生成回路
であり、チャネルクロック（31a）、クロック（35a）、
並びに、36分周カウンタ（33）及びブロックカウンタ
（16）の各計数値（33b）、（34b）が入力されている。

（37）は回転ドラム（３）の１回転毎の基準クロック
（37a）（第７図（ｄ）参照）が印加される入力端子で
ある。（38）はT/4毎のタイミング信号（第７図（ａ）
参照）をメモリコントロール回路（８）へ出力する出力
端子、（39）は信号発生回路（13）を動作させるための
クロックを出力する出力端子、（40）は記録回路（18）
を動作させるためのクロックを出力する出力端子、（4
1）はセレクタ回路（11）及び（14）に制御信号を出力
する出力端子である。

第５図に「fch」で示すチャネルクロック（31a）が入
力端子（31）より10分周カウンタ（32）に入力される
と、fch/10の周波数を持つシンボル毎に発生するシンボ
ルクロック（32a）が出力され、36分周カウンタ（33）
からは、ブロック毎に発生するブロッククロック（33
a）（第７図（ｅ）参照）が出力される。このブロック
クロック（33a）はブロックカウンタ（16）に入力さ
れ、ブロック数の計数動作が行なわれる。

又、ブロックカウンタ（16）は、ブロッククロック
（33a）を196分周したクロック（34a）を出力し、この
クロック（34a）は２分周カウンタ（35）に入力され
る。そして、２分周カウンタ（35）から出力されるクロ
ック（35a）（第７図（ａ）参照）は、タイミング生成
回路（36）を介して出力端子（38）よりメモリコントロ
ール回路（８）に出力される。

又、チャネルクロック（31a）、並びに、36分周カウ
ンタ（33）及びブロックカウンタ（16）の各計数値（33
b）及び（34b）は、タイミング生成回路（36）に入力さ
れ、記録回路（18）及び信号発生回路（13）を動作させ
るための所定のクロックが生成され、これらクロック
は、各出力端子（39）及び（40）から出力される。

又、回転ドラム（３）の１回転毎に入力される基準ク
ロック（37a）（第７図（ｄ）参照）は、時刻t2及びt6
において入力端子（37）に印加され、イニシャライズ回
路（15）を介して、10分周カウンタ（32）、36分周カウ
ンタ（33）、ブロックカウンタ（16）及び２分周カウン
タ（35）に計数開始信号として入力される。

更に、ブロックカウンタ（16）の計数値（34b）はブ
ロックエリア設定回路（17）にも入力され、以下の動作
が行なわれる。

ブロックエリア設定回路（17）は、計数値（34b）に
対応した制御信号を、出力端子（41）からセレクタ回路
（11）及び（14）に出力し、第６図（ｂ）に示した複数
の記録信号を選択する。

即ち、まずブロックカウンタ（16）で計数開始された
計数値０〜12の13ブロックは、トラックフォーマットN
o.1の「MARGIN」領域及びNo.2の「PLL（SUB）」領域で
あり、セレクタ回路（14）により信号発生回路（13）の
fch/2信号が選択される。

又、計数値13〜20の８ブロックは、トラックフォーマ
ットNo.3の「SUB-1」領域であり、セレクタ回路（11）
によりSUBメモリ（6b）からの出力が選択され、変調回
路（12）にてディジタル変調された後、セレクタ回路
（14）を介して記録回路（18）に出力される。

更に、トラックフォーマットNo.4の「POST AMBLE」の
１ブロックは信号発生回路（13）のfch/2信号が選択さ
れ、No.5の「IBG」の３ブロックはfch/6信号が選択さ
れ、NO.6の「ATF」の５ブロックは信号発生回路（13）
のATF信号が選択される。

このように、各記録信号は、セレクタ回路（11）及び
（14）により選択され、No.9の「PCM」の128ブロックの
場合も上記の動作と同様に、ブロックエリア設定回路
（17）において所定の計数値に達したとき、セレクタ回
路（11）によりPCMメモリ（6a）からの出力が選択さ
れ、変調回路（12）及びセレクタ回路（14）を介して記
録回路（18）に出力される。

以上の196ブロックからなる１トラックのデータは、
各ヘッド（1a）及び（1b）が磁気テープ（２）に当接す
るT/4時間（第７図（ｇ）参照）に構成される。従っ
て、Ａヘッド（1a）用記録信号のブロック構成は、t2〜
t3及びt6〜t7のT/4時間で行なわれ、Ｂヘッド（1b）用
記録信号は、t4〜t5及びt8〜t9のT/4時間で行なわれ
る。

このようなシステムをもとに、回転ドラム（３）の小
径化を行ないシステム全体の小形化及び軽量化を計るた
めには、第10図に示す構成が考えられる。即ち、回転ド
ラム（３）の直径を例えば15mmとし、この回転ドラム
（３）にアジマス角の異なる２つのヘッド（1a）及び
（1b）を近接させて取り付けた構成である。

このとき、回転ドラム（３）の半径が1/2であり周速
度が1/2となるので、回転数を前述の２倍の4000rpmとす
る。又、各ヘッド（1a）及び（1b）への記録信号をT/4
に時間圧縮して伝送レートを同じにするため、磁気テー
プ（２）の巻き付け角が180°となるように当接させる
と、第11図に示すような記録が行なわれる。

即ち、第10図に示したような回転ヘッドを用いると、
第７図（ｄ）に示した基準クロック（37a）は周期が1/2
となって出力され、第11図（ｃ）のようになる。従っ
て、Ｂヘッド（1b）は基準クロック（37a）に対して時
間ｔだけ間隔をおいて、T/4の間磁気テープ（２）に当
接する。この時間ｔはギャップセンター間の周距離Ｌに
比例した期間となる。

この場合、イニシャライズ回路（15）により、ブロッ
クカウンタ（16）において、基準クロック（37a）が入
力される毎に計数動作が開始されるので、Ｂヘッド（1
b）が磁気テープ（２）に当接しない期間（51）に記録
信号がＢヘッド（1b）に送られ、この部分のデータは記
録されない。

又、期間（52）においては、記録信号が所定の期間T/
4に出力された後でも、Ｂヘッド（1b）が磁気テープ
（２）上に当接していることを示し、この期間（52）で
は不要な信号が記録される。

これらの現象を避けるため、第10図の回転ヘッドを用
いたシステム専用の記録信号処理系を構成する必要があ
る。

［発明が解決しようとする問題点］ 従来の回転ヘッド形磁気記録再生装置は以上のよう
に、回転ドラム（３）の小径化を行なうと記録信号発生
時間の変化を伴うので、それぞれの専用の記録信号処理
系回路が必要となり、システムのコストアップを招くと
いう問題点があった。

この発明は上記のような問題点を解決するためになさ
れたもので、従来の記録信号処理系との共用化を計りな
がら回転ドラムの小径化を実現できる回転ヘッド形磁気
記録再生装置を得ることを目的とする。

［問題点を解決するための手段］ この発明に係る回転ヘッド形記録再生装置は、回転ド
ラムに相互に近接して取り付けられた２個のヘッドを用
い、複数のディジタル信号を磁気テープ上に順次斜めに
トラックを形成するように記録し、記録された信号を再
生する回転ヘッド形磁気記録再生装置において、回転ド
ラムの回転に応じて発生する信号に基づいて生成される
基準クロックに応答して、ギャップセンター間周距離に
対応する期間に一方のヘッドにより磁気テープ上に記録
されるディジタル信号の数に相当する値を設定する設定
手段と、基準クロックに応答して計数動作を行う計数手
段と、設定手段の設定値と計数手段の計数値との一致を
検出する一致検出手段と、一致検出手段の検出結果に基
づいて、２個のヘッドのうちの少なくとも一方の記録又
は再生タイミングを制御する制御手段とを備えたもので
ある。

［作用］ この発明においては、回転ドラムの回転に応じた基準
クロックにより計数した計数値と、ヘッドのギャップセ
ンター間周距離に対応する期間に一方のヘッドにより磁
気テープ上に記録されるディジタル信号の数に相当する
値との一致検出結果に基づいて、２個のヘッドのうちの
少なくとも一方の記録又は再生タイミングを制御し、ド
ラムの回転に応じて記録又は再生信号を遅延させ、２個
のヘッドが磁気テープ上を走査している期間内に正確に
記録信号を出力する。

［実施例］ 以下、この発明の一実施例を図について説明する。第
１図はこの発明の一実施例の要部を示すブロック図であ
り、（10A）はタイミング発生回路（10）に対応してお
り、（15）〜（17）、（31）〜（33）及び（35）〜（4
1）は前述と同様のものである。又、記録信号処理系の
その他の構成は第６図に示した通りであり、各ヘッド
（1a）、（1b）及び回転ドラム（３）の配置関係は第10
図に示した通りである。更に、トラックフォーマットの
内容は第５図（ａ）及び（ｂ）に示した通りである。

（61）は入力端子（37）とイニシャライズ回路（15）
との間に挿入された２分周カウンタであり、第11図
（ｃ）に示した基準クロック（37c）を２分周するよう
になっている。

（62）はイニシャライズ回路（15）と各分周カウンタ
（32）、（33）、（16）及び（35）との間に挿入された
オアゲートであり、イニシャライズ回路（15）の出力と
アンドゲート（後述する）との論理和をとるようになっ
ている。

（63）はオアゲート（62）の出力と２分周カウンタ
（35）からのクロック（35a）とが入力される２分周カ
ウンタであり、各カウンタ（32）、（33）、（16）及び
（35）と共に計数手段を構成している。

（65）は２分周カウンタ（63）の出力及びクロック
（35a）が入力されるノアゲートであり、その出力はブ
ロックエリア設定回路（17）及びタイミング生成回路
（36）に入力されている。

（66）はノアゲート（65）の出力及び一致検出回路
（後述する）の出力が入力されるアンドゲートであり、
その出力はオアゲート（62）及びタイミング生成回路
（36）に入力されている。

（67）は各ヘッド（1a）及び（1b）のギャップ間周距
離Ｌ（第10図参照）に比例したブロック数Ｎが入力され
る入力端子、（68）は入力端子（67）から入力されたブ
ロック数Ｎを記憶する記憶回路である。記憶回路（68）
は、回転ドラム（３）の回転に応じて発生する信号に基
づいて生成される第１の基準クロック（31a）に応答し
て、ギャップセンター間周距離Ｌに対応する期間に一方
へのヘッドにより磁気テープ上に記録されるディジタル
信号の数に相当する値を設定する設定手段を構成してい
る。

（69）は記憶回路（68）の出力とブロックカウンタ
（16）の計数値（34b）とが入力される一致検出回路で
あり、その一致出力（69a）はアンドゲート（66）に入
力されている。

尚、オアゲート（62）、ノアゲート（65）及びアンド
ゲート（66）は、一致出力（69a）に基づいて各ヘッド
（1a）及び（1b）のうちいずれか一方の記録タイミング
をシフトさせるように計数手段を制御するためのゲート
手段を構成している。又、これらのゲート手段（62）、
（65）及び（66）は、一致検出回路（69）の一致検出結
果即ち一致出力（69a）に基づいて、各ヘッド（1a）及
び（1b）のうちの少なくとも一方の記録タイミング又は
再生タイミングを制御するための制御手段を構成してい
る。

次に、第５図、第６図及び第10図、並びに第２図のタ
イミングチャート図を参照しながら、第１図に示したこ
の発明の一実施例の動作について説明する。

第２図において、（ａ）はタイミング生成回路（36）
の出力端子（38）からメモリコントロール回路（８）に
入力されるタイミング信号、「Ｗ」は書き込みモード、
「ENC」は誤り訂正符号が付加されたPCM信号、「Ｒ
（Ａ）」はＡヘッド（1a）で読み出されるPCM信号、
「Ｒ（Ｂ）」はＢヘッド（1b）で読み出されるPCM信
号、（ｂ）は複数のブロック構成信号、（ｃ）は第1RAM
用メモリコントロール信号を時間Ｔだけシフトした制御
信号、（ｇ）は196ブロックで構成されセレクタ回路（1
1）及び（14）により選択されて記録回路（18）に入力
される所望のPCM信号である。

入力端子（31）よりチャネルクロック（31a）が入力
されると、前述と同様に、10分周カウンタ（32）からシ
ンボルクロック（32a）が出力され、36分周カウンタ（3
3）からは、ブロッククロック（33a）が出力される。こ
のときのブロッククロック（33a）は、第２図（ｅ）に
示した通りである。

ここで、Ａヘッド（1a）を基準とする記録開始時点t
2、t4、t6及びt8に、入力端子（37）より第11図（ｃ）
に示すような基準クロック（37a）が入力されると、２
分周カウンタ（61）の出力（61a）は第２図（Ｉ）とな
る。

この出力（61a）は、イニシャライズ回路（15）に入
力され、更にアンドゲート（62）を介して、10分周カウ
ンタ（32）、36分周カウンタ（33）、ブロックカウンタ
（16）、２分周カウンタ（35）及び（63）に入力され、
各カウンタの計数動作を開始させる。

一方、ブロックカウンタ（16）は、ブロック計数値
（34b）の他に、ブロッククロック（33a）を196分周し
たクロック（34a）を出力し、このクロック（34a）を２
分周カウンタ（35）に入力する。この２分周カウンタ
（35）から出力されるクロック（35a）は、第２図
（ａ）に示される。このクロック（35a）は、更に２分
周カウンタ（63）に入力され、その出力クロック（63
a）は第２図（Ｊ）に示すようになる。

このとき、Ａヘッド（1a）の記録信号を記録する期間
t2〜t3において、クロック（35a）は、タイミング生成
回路（36）を介して、出力端子（38）よりメモリコント
ロール回路（８）に送られる。

又、タイミング生成回路（36）は、チャネルクロック
（31a）、36分周カウンタ（33）の計数値（33b）及びブ
ロックカウンタ（16）の計数値（34b）に基づいて、信
号発生回路（13）及び記録回路（18）を動作させるため
のクロックを作成し、出力端子（39）及び（40）よりそ
れぞれ出力する。

一方、ブロックカウンタ（16）の計数値（34b）は、
ブロックエリア設定回路（17）及び出力端子（41）を介
してセレクタ回路（11）及び（14）に入力され、それぞ
れを動作させる。

又、第２図（ａ）に示す２分周カウンタ（35）の出力
クロック（35a）は、Ａヘッド（1a）の記録期間t2〜t3
においては“0"であり、第２図（Ｊ）に示す２分周カウ
ンタ（63）の出力クロック（63a）は“1"であるため、
ノアゲート（65）の出力（65a）は“0"となり、アンド
ゲート（66）の出力は、一致検出回路（69）の一致出力
（69a）によらず“0"となる。

従って、各カウンタ（32）、（33）、（16）、（35）
及び（63）が、計測動作中にに一致出力（69a）により
初期化されることはなく、Ａヘッド（1a）の記録期間内
t2〜t3に所定の計数動作が行なわれる。

ところが、第11図（ｂ）に示したように、Ｂヘッド
（1b）の記録期間をギャップセンター間周距離Ｌに比例
した時間ｔだけ遅延させる必要があるので、第２図にお
いては、Ｂヘッド（1b）の記録期間を、（t4＋ｔ）〜
（t5＋ｔ）としている。

このとき、各出力クロック（35a）及び（63a）は、t4
＋ｔ〜t5＋ｔにおいて“0"となるので、ノアゲート（6
5）の出力（65a）は“1"となる。従って、一致出力（69
a）が“1"となる時刻t4＋ｔにおいて、アンドゲート（6
6）の出力（66a）は“1"となり、オアゲート（62）を介
して各カウンタ（32）、（33）、（16）、（35）及び
（63）に入力され、計数動作中にそれぞれを初期化する
（第２図（ｄ）参照）。

こうして、計数値（33b）及び（34b）は、時間ｔだけ
遅延した値をとって、タイミング生成回路（36）に入力
され、タイミング生成回路（36）は、Ｂヘッド（1b）の
記録期間t4＋ｔ〜t5＋ｔに、所定の信号を各出力端子
（38）、（39）及び（40）から出力する。

又、ブロックカウンタ（16）は、時間ｔだけ遅延した
計数値（34b）を、ブロックエリア設定回路（17）に入
力するので、出力端子（41）から出力されるセレクタ回
路（11）及び回路（14）の制御信号も時間ｔだけ遅延さ
れる。従って、Ｂヘッド（1b）の記録期間t4＋ｔ〜t5＋
ｔに、所定の信号が選択されて記録される。

一方、ノアゲート（65）の出力（65a）及びアンドゲ
ート（66）の出力（66a）は、それぞれブロックエリア
設定回路（17）及びタイミング生成回路（36）に入力さ
れる。これら出力（65a）及び（66a）は、t4〜t5＋ｔに
出力（66a）が“1"になるまで、即ちt4〜t4＋ｔまで
に、不必要な信号が出力端子（38）〜（41）から出力さ
れるのを禁止するのに用いられ、記録信号処理系の誤動
作を防止している。

次に、時刻t4＋ｔにおいて、一致時“1"の一致出力
（69a）が出力される動作について説明する。

まず、１トラック（180°回転期間）のブロック数を1
96とし、回転ドラム（３）の半径をｒとしたとき、ギャ
ップセンター間周距離Ｌを表わす式、 Ｌ＝２πｒ（Ｎ＋１）/196×２ … を満たすブロック数Ｎを求め、入力端子（67）を介して
記憶回路（68）に入力して記憶させる。

従って、記憶回路（68）の出力（68a）即ちブロック
数Ｎは一致検出回路（69）に入力され、計数値（34b）
と比較される。そして、計数値（34b）がブロック数Ｎ
と一致したときに、一致出力（69a）は“1"となる。こ
のとき、ブロックカウンタ（16）が“0"から“N"まで計
数するのに要する時間はｔとなり、所望の時間ｔだけ遅
延する。

磁気テープ（２）が所望のスピードで走行した状態に
おいて、4000rpm（１回転周期T/2）で回転する回転ドラ
ム（３）に取り付けられたＡヘッド（1a）及びＢヘッド
（1b）への記録信号は、各ヘッド（1a）及び（1b）が磁
気テープ（２）に当接する時間T/4に時間軸圧縮され
る。

メモリコントロール回路（８）は、t1＋ｔ〜t5＋ｔの
時間Ｔの間、入力端子（５）から入力されたPCM信号をP
CMメモリ（6a）の第1RAMに書き込む。

このPCM信号は、時間t5＋ｔ〜t6に符号化回路（７）
において、誤り訂正信号が付加されて再度第1RAMに書き
込まれ（「ENC」）、時間t6〜t7内でＡヘッド（1a）用P
CM信号として読み出される（「Ｒ（Ａ）」）。又、Ｂヘ
ッド（1b）用PCM信号は、時間t7〜t8で誤り訂正信号が
付加された後、時間t8〜t9＋ｔ内に読み出される（「Ｒ
（Ｂ）」）。

次に、時間軸圧縮されたPCM信号をもとに、第５図に
示すトラックフォーマットの作成、即ちブロック構成の
動作について説明する。

尚、イニシャライズ回路（15）、タイミング発生回路
（10）及びブロックカウンタ（16）については上述した
ので、ブロックカウンタ（16）の計数値（34b）（第２
図（ｆ）参照）が入力されるブロックエリア設定回路
（17）の動作について説明する。

ブロックエリア設定回路（17）は、計数値（34b）に
対応してセレクタ回路（11）及び（14）に制御信号を出
力し、前述と同様に第５図（ｂ）の複数のブロック構成
信号を選択する。

この発明の構成によれば、第２図（ｂ）又は（ｃ）の
ように、少なくともT/4-tの期間内に符号器（９）（第
６図参照）において誤り訂正符号を付加すればよい。

又、記憶回路（68）及び一致検出回路（69）を設けた
ので、式で示されるブロック数Ｎを入力するだけでギ
ャップセンター間周距離Ｌを任意に選択でき、ヘッド取
り付け誤差による設定値変更を自由にできる。

更に、メモリコントロール回路（８）が、PCMメモリ
（6a）又はSUBメモリ（6b）からセレクタ回路（11）に
データを伝送する期間内に割り込み処理させる信号を出
力させて符号器（９）からの読み出しを実行するように
すれば、第２図（ｂ）又は（ｃ）のように、「ENC」及
び「Ｒ（Ａ）」、又は「ENC」及び「Ｒ（Ｂ）」の処理
時間を区切らなくても済むようになる。

この発明によれば、例えば、直径15mmの小形回転ドラ
ムに２個のヘッド（1a）及び（1b）を取り付けると共
に、ギャップセンター間周距離Ｌを所望の距離に配置
し、磁気テープ（２）を180°巻き付けて回転ドラム
（３）を4000rpmで回転させた場合、ギャップセンター
間周距離Ｌに対応するブロック数Ｎを記憶回路（68）に
設定しておけば、任意にＢヘッド（1b）の記録期間を遅
延させることができるので、従来の記録信号処理系の共
用化が計れ、回転ドラム（３）の小径化が可能となる。

尚、上記実施例では、第２図（Ｉ）に示したように、
Ａヘッド（1a）の記録信号が記録開始される時点に相当
する時刻t2、t4、t6及びt8に、回転ドラム（３）の１回
転毎の基準クロック（37a）が入力される場合について
説明したが、この基準クロック（37a）は、回転ドラム
（３）の１回転毎に、いつ入力されてもよい。

この場合、基準クロック（37a）の入力時点txとＡヘ
ッド（1a）の記録開始時点t2との差に相当する一定値x₁
と、基準クロック（37a）の入力時点txとＢヘッド（1
b）の記録開時点t4＋ｔに相当する一定値x₂とを記憶回
路（68）に記憶させておく。

ここで、時刻txで基準クロック（37a）が入力される
とイニシャライズ回路（15）及びオアゲート（62）を介
して各カウンタ（32）、（33）、（16）、（35）及び
（63）に入力され、計数動作が開始する。

又、回転ドラム（３）の１回転毎に基準クロック（37
a）が入力されるようにすれば、Ａヘッド（1a）の記録
開始時点t2でブロックカウンタ（16）が一定値x₁を計数
すると、一致検出回路（69）は計数値（34b）が記憶回
路（68）内の一定値x₁と一致したことを示す一致出力
（69a）を出力する。この一致出力（69a）は、アンドゲ
ート（66）及びオアゲート（62）を介して各カウンタ
（32）、（33）、（16）、（35）及び（63）に入力さ
れ、それぞれを初期化して所定のブロック構成動作を開
始させる。

又、Ｂヘッド（1b）の記録開始時点t4＋ｔにおいて
も、同様に、ブロックカウンタ（16）が一定値x₂を計数
すると、一致検出回路（69）は、計数値（34b）が記憶
回路（68）内の一定値x₂と一致したことを示す一致信号
（69a）を出力し、各カウンタ（32）、（33）、（1
6）、（35）及び（63）を初期化して所定のブロック構
成動作を開始させる。

このとき、アンドゲート（66）の入力の一方即ちノア
ゲート（65）に接続される側を“H"レベルに固定し、入
力端子（37）からの基準クロック（37a）を２分周カウ
ンタ（61）を通さず、直接イニシャライズ回路（15）に
入力すればよい。

又、各ヘッド（1a）及び（1b）はいずれをＡヘッド又
はＢヘッドとしてもよい。

更に、記憶回路（68）に設定される一定値即ちブロッ
ク数Ｎが整数値であることにより生じるＢヘッド（1b）
との遅延時間ｔの計数誤差を除去するため、第３図に示
すように構成してもよい。

この場合、一致検出回路（69）に入力される信号を、
記憶回路（68）の出力（68a）及びブロックカウンタ（1
6）の計数値（34b）のみでなく、36分周カウンタ（33）
の計数値（33b）及び10分周カウンタ（32）の計数値（3
2b）を入力するようになっている。

従って、各計数値（32b）、（33b）及び（34b）が記
憶回路（68）の出力（68a）と一致したことが検出で
き、時間ｔに相当するブロック数Ｎを更に正確に設定す
ることにより、各ヘッド（1a）及び（1b）の取り付け誤
差の影響をなくすことができる。

［発明の効果］ 以上のようにこの発明によれば、回転ドラムの回転に
応じて発生する信号に基づいて生成される基準クロック
に応答して、ギャップセンター間周距離に対応する期間
に一方のヘッドにより磁気テープ上に記録されるディジ
タル信号の数に相当する値を設定する設定手段と、基準
クロックに応答して計数動作を行う計数手段と、設定手
段の設定値と計数手段の計数値との一致を検出する一致
検出手段と、一致検出手段の検出結果に基づいて、２個
のヘッドのうちの少なくとも一方の記録又は再生タイミ
ングを制御する制御手段とを備え、ドラムの回転に応じ
て記録又は再生信号を遅延させて、２個のヘッドが磁気
テープ上を走査している期間内に正確に記録信号を出力
するようにしたので、従来と同様の記録信号の伝送レー
トで回転ドラムの小形化が実現でき、記録信号処理系の
共用化を保ち且つシステム全体の小形軽量化が可能な回
転ヘッド形磁気記録再生装置が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の要部を示すブロック図、
第２図はこの発明の一実施例の動作を示すタイミングチ
ャート図、第３図はこの発明の他の実施例の要部を示す
ブロック図、第４図は従来の回転ドラム及びヘッドを示
す配置図、第５図（ａ）は一般的なR-DATのトラックフ
ォーマットの構成を示す説明図、第５図（ｂ）は第５図
（ａ）の内容を示す説明図、第６図は一般的な記録信号
処理系を示すブロック図、第７図は従来の記録信号処理
系の動作を示すタイミングチャート図、第８図は一般的
なR-DATにおけるPCM領域中の１ブロック内のデータ構成
を示す説明図、第９図は従来の記録信号処理系の要部を
示すブロック図、第10図は一般的な小径化回転ドラム及
びヘッドを示す配置図、第11図は第10図の回転ドラムを
用いた従来の記録信号処理系の動作を示すタイミングチ
ャート図である。 （1a）……Ａヘッド、（1b）……Ｂヘッド （２）……磁気テープ、（３）……回転ドラム （16）……ブロックカウンタ （31）……入力端子 （31a）……第１の基準クロック （32）、（33）、（35）……カウンタ （32b）、（33b）、（34b）……計数値 （37）……入力端子 （37a）……第２の基準クロック （62）……オアゲート、（63）……２分周カウンタ （65）……ノアゲート、（66）……アンドゲート （68）……記憶回路、（69）……一致検出回路 （69a）……一致出力 Ｌ……ギャップセンター間周距離 Ｎ……ブロック数、x₁、x₂……一定値 尚、図中、同一符号は同一又は相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−2205（ＪＰ，Ａ) 特開 昭60−5488（ＪＰ，Ａ) 特開 昭62−3410（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】回転ドラムに相互に近接して取り付けられ
   た２個のヘッドを用い、複数のディジタル信号を磁気テ
   ープ上に順次斜めにトラックを形成するように記録し、
   記録された信号を再生する回転ヘッド形磁気記録再生装
   置において、 前記回転ドラムの回転に応じて発生する信号に基づいて
   生成される基準クロックに応答して、ギャップセンター
   間周距離に対応する期間に一方のヘッドにより磁気テー
   プ上に記録されるディジタル信号の数に相当する値を設
   定する設定手段と、 前記基準クロックに応答して計数動作を行う計数手段
   と、 前記設定手段の設定値と前記計数手段の計数値との一致
   を検出する一致検出手段と、 前記一致検出手段の検出結果に基づいて、前記２個のヘ
   ッドのうちの少なくとも一方の記録又は再生タイミング
   を制御する制御手段と を備えたことを特徴とする回転ヘッド形磁気記録再生装
   置。