JP2024075220A - 半導体装置 - Google Patents

Abstract

【課題】ダイオードのリカバリ時に、ダイオード領域からＩＧＢＴ領域へキャリアが流れ込んで境界部にキャリアが集中して素子が破壊されるのを抑制できる半導体装置を提供する。【解決手段】同一チップ内にＩＧＢＴ領域２１とダイオード領域２２とを有する半導体装置１において、ＩＧＢＴ領域２１のＩＧＢＴは、第１導電型のドリフト層２と、第２導電型のボディ層３と、ボディ層３よりも不純物濃度が高い第２導電型の第１のコンタクト層５とを有し、ダイオード領域２２のダイオードは、第２導電型の第１の半導体層１１と、第１の半導体層１１よりも不純物濃度が高い第２導電型の第２のコンタクト層１２とを有し、ＩＧＢＴ領域２１とダイオード領域２２との境界部２３に近い境界部近傍２４のダイオードの第２のコンタクト層１２の面積は、境界部近傍よりも遠い位置のダイオードの第２のコンタクト層１２の面積よりも小さい。【選択図】図１

Description

本発明は、半導体装置に関する。

同一チップ内にＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとを内蔵するＲＣ－ＩＧＢＴ（ＲＣ：Reverse-Conducting、逆導通ＩＧＢＴ）は、ＩＧＢＴとダイオードのターミネーション領域を共通化できるため、チップサイズ低減ができるメリットがある。また、ＩＧＢＴとダイオードが動作するタイミングがそれぞれ異なるため、ＩＧＢＴ領域とダイオード領域とのうち一方で発生した損失による熱が他方に分散され、チップ全体で放熱できるため、熱抵抗が低減できるメリットもある。

一方、ＲＣ－ＩＧＢＴは、ＩＧＢＴがオンしてダイオードが導通から非導通に変わるタイミングであるダイオードのリカバリ時に、ダイオード領域からＩＧＢＴ領域へキャリア（ホール）が流れ込みやすくなるため、ダイオード領域とＩＧＢＴ領域との境界部にキャリア（ホール）が集中し、素子が破壊されるという課題がある。

このような素子の破壊を低減する半導体装置として、例えば、特許文献１の図９には、ＩＧＢＴ領域（１０）とダイオード領域（２０）との境界に最も近いＩＧＢＴ領域では、ｐ＋型コンタクト層（１４）を設けず、ｎ＋型ソース層（１３）およびｐ型ベース層（１５）の表面が半導体基板の第１主面を構成するようにし、ｎ＋型ソース層（１３）は、アクティブトレンチゲート（１１）には接しているが、境界トレンチゲート（５１）には接していない構造が記載されている。

特開２０２２－２５６７４号公報

しかしながら、特許文献１のように境界部のＩＧＢＴ領域においてｐ＋型コンタクト層（１４）を設けないようにすると、ＩＧＢＴの動作時にも境界部のＩＧＢＴにはホールが流れにくくなってオン電圧が上昇するという問題や、ＩＧＢＴがラッチアップしやすくなるという問題が発生する可能性がある。

本発明が解決しようとする課題は、同一チップ内にＩＧＢＴ領域とダイオード領域とを有する半導体装置において、ダイオードのリカバリ時に、ダイオード領域からＩＧＢＴ領域へキャリアが流れ込んで境界部にキャリアが集中して素子が破壊されるのを抑制できる半導体装置を提供することである。

上記の課題を解決するために、本発明の半導体装置は、例えば、同一チップ内にＩＧＢＴ領域とダイオード領域とを有する半導体装置において、前記ＩＧＢＴ領域のＩＧＢＴは、第１導電型のドリフト層と、第２導電型のボディ層と、前記ボディ層に接続され前記ボディ層よりも不純物濃度が高い第２導電型の第１のコンタクト層と、前記第１のコンタクト層に接続されたエミッタ電極とを有し、前記ダイオード領域のダイオードは、第２導電型の第１の半導体層と、前記第１の半導体層に接続され前記第１の半導体層よりも不純物濃度が高い第２導電型の第２のコンタクト層と、前記第２のコンタクト層および前記エミッタ電極に接続された第１の電極とを有し、前記ＩＧＢＴ領域と前記ダイオード領域との境界部に近い境界部近傍の前記ダイオードの前記第２のコンタクト層の面積は、前記境界部近傍よりも遠い位置の前記ダイオードの前記第２のコンタクト層の面積よりも小さいことを特徴とする。

本発明によれば、同一チップ内にＩＧＢＴ領域とダイオード領域とを有する半導体装置において、ダイオードのリカバリ時に、ダイオード領域からＩＧＢＴ領域へキャリアが流れ込んで境界部にキャリアが集中して素子が破壊されるのを抑制できる。

実施例１の半導体装置の概略構成を説明する斜視図。 実施例１の半導体装置の上面図。 実施例２の半導体装置の上面図。 実施例３の半導体装置の上面図。

以下、図面を用いて本発明の実施例を説明する。各図、各実施例において、同一または類似の構成要素については同じ符号を付け、重複する説明は省略する。

図１は、実施例１の半導体装置の概略構成を説明する斜視図である。図２は、実施例１の半導体装置の上面図である。

図１に示すように、半導体装置１は、同一チップ内にＩＧＢＴ領域２１とダイオード領域２２とを有するＲＣ－ＩＧＢＴである。

ＩＧＢＴ領域２１のＩＧＢＴは、第１導電型（図１ではｎ型）のドリフト層２と、第２導電型（図１ではｐ型）のボディ層３と、ボディ層３に接続されボディ層３よりも不純物濃度が高い第２導電型の第１のコンタクト層５と、第１のコンタクト層５に接続されたエミッタ電極（図示省略）とを有する。なお、後述する通り、半導体層の導電型は図１に示した例に限定されず、ｎ型とｐ型を入れ替えてもよい。また、後述する通り、ｎ－やｐ＋などの不純物濃度についても一例であり、所望の動作が可能な範囲で適宜変更することができる。

また、ＩＧＢＴ領域２１のＩＧＢＴは、トレンチゲート６と、ゲート絶縁膜７と、ボディ層３に接続された第１導電型のエミッタ層４と、ドリフト層２よりも裏面側に設けられた第２導電型のコレクタ層９と、コレクタ層９に接続されたコレクタ電極１０とを有する。コレクタ電極１０は、後述するダイオード領域２２の第２の電極１６にも接続されている。さらに、ＩＧＢＴ領域２１のＩＧＢＴは、ドリフト層２とコレクタ層９との間に設けられドリフト層２よりも不純物濃度が高い第１導電型のバッファ層８を有することが望ましい。

トレンチゲート６とゲート絶縁膜７は、ボディ層３を貫通してドリフト層２に達するトレンチ内に形成されている。トレンチゲート６は、例えばポリシリコンで形成されている。トレンチゲート６には、ゲート電位Ｇが印加される。

第１のコンタクト層５は、層間絶縁膜（図示省略）に形成されたコンタクトホールを介してエミッタ電極（図示省略）とオーミックコンタクトしている。第１のコンタクト層５には、エミッタ電位Ｅが印加される。また、エミッタ層４は、層間絶縁膜（図示省略）に形成されたコンタクトホールを介してエミッタ電極（図示省略）とオーミックコンタクトするか、第１のコンタクト層５を介してエミッタ電極（図示省略）と接続されている。

ダイオード領域２２のダイオードは、第２導電型の第１の半導体層１１と、第１の半導体層１１に接続され第１の半導体層１１よりも不純物濃度が高い第２導電型の第２のコンタクト層１２と、第２のコンタクト層１２およびエミッタ電極（図示省略）に接続された第１の電極（図示省略）とを有する。

また、ダイオード領域２２のダイオードは、第１の半導体層１１よりも裏面側に設けられたドリフト層２と、ドリフト層２よりも裏面側に設けられドリフト層２よりも不純物濃度が高い第１導電型の第２の半導体層１５と、第２の半導体層１５に接続された第２の電極１６とを有する。

ここで、図１に示すように第１導電型がｎ型であり、第２導電型がｐ型である場合は、第１の半導体層１１はアノード層であり、第１の電極（図示省略）はアノード電極であり、第２の半導体層１５はカソード層であり、第２の電極１６はカソード電極である。

ダイオード領域２２では、層間絶縁膜が形成されておらず、高濃度の第２のコンタクト層１２は、第１の電極（図示省略）とオーミックコンタクトし、第２のコンタクト層１２には、エミッタ電位Ｅと同電位のアノード電位Ａが印加される。また、低濃度の第１の半導体層１１は、第１の電極（図示省略）とショットキー接合している。

なお、第１導電型がｐ型であり、第２導電型がｎ型である場合は、第１の半導体層１１はカソード層であり、第１の電極（図示省略）はカソード電極であり、第２の半導体層１５はアノード層であり、第２の電極１６はアノード電極となる。

また、バッファ層８はダイオード領域２２にも形成されていることが望ましい。

ダイオード領域２２にも、第１の半導体層１１を貫通してドリフト層２に達するトレンチが形成され、トレンチ内に、ダイオード領域トレンチ電極１３とダイオード領域トレンチ絶縁膜１４が形成されていることが望ましい。ダイオード領域トレンチ電極１３は、例えばポリシリコンで形成されている。ダイオード領域トレンチ電極１３には、エミッタ電位Ｅと同電位のアノード電位Ａが印加されることが望ましい。

本実施例の半導体装置１は、ダイオード導通時のキャリア（図１に示すように第１導電型がｎ型であり、第２導電型がｐ型である場合はホール）の注入量は、表面に形成された高濃度の第２のコンタクト層１２と低濃度の第１の半導体層１１との比で制御できる。第２のコンタクト層１２が多いと多くのキャリアが注入され、第１の半導体層１１が多いとキャリアの注入を抑制できる。

そこで、本実施例の半導体装置１は、ＩＧＢＴ領域２１とダイオード領域２２との境界部２３に近い境界部近傍２４のダイオードの第２のコンタクト層１２の面積を、境界部近傍２４よりも遠い位置のダイオードの第２のコンタクト層１２の面積よりも小さくしている。これにより、境界部近傍２４でのダイオード導通時のキャリア注入量が、境界部近傍２４よりも遠い位置のダイオードのキャリア注入量よりも小さくなり、ダイオードがリカバリして境界部近傍２４のキャリアがＩＧＢＴ領域２１側に流れ込んでもキャリア注入量を抑制できるので、ダイオードのリカバリ時に、ダイオード領域２２からＩＧＢＴ領域２１へキャリアが流れ込んで境界部２３にキャリアが集中して素子が破壊されるのを抑制できる。

なお、図１では、ドリフト層２を低濃度のｎ－型、ボディ層３および第１の半導体層１１を低濃度のｐ－型、エミッタ層４を高濃度のｎ＋型、第１のコンタクト層５、第２のコンタクト層１２、第２の半導体層１５を高濃度のｐ＋型、その他をｎ型またはｐ型で表記しているが、これに限られず、所望の動作が可能な範囲で適宜変更することができる。

また、第１導電型がｐ型であり、第２導電型がｎ型である場合は、キャリアはホールに代えて電子となるため、キャリアに関するホールとの記載を電子と読み替えればよい。

図３は、実施例２の半導体装置の上面図である。

実施例２は実施例１の変形例である。本実施例の半導体装置１は、境界部近傍２４の第２のコンタクト層１２の面積は、境界部２３に向かうにつれてだんだん小さくなる点で、第１の実施例と異なっている。これにより、境界部近傍２４のうち境界部２３から離れたところではある程度キャリアを注入させて順方向電圧を下げつつ、境界部２３でのキャリアの集中を抑制することができる。これ以外は実施例１と同じであるため説明を省略する。

図４は、実施例３の半導体装置の上面図である。

実施例３は実施例２の変形例である。本実施例の半導体装置１は、第２のコンタクト層１２は、ダイオード領域２２のうち境界部２３に接する領域には設けられていない点で、第２の実施例と異なっている。これにより、実施例２と同様に境界部近傍２４のうち境界部２３から離れたところではある程度キャリアを注入させて順方向電圧を下げつつ、境界部２３でのキャリアの集中を抑制する効果を実施例２よりも高めることができる。これ以外は実施例２と同じであるため。

また、実施例３の構成は、実施例１に適用してもよい。この場合、順方向電圧を下げる効果は実施例２よりも弱まるが、境界部２３でのキャリアの集中を抑制する効果は実施例１よりも高めることができる。

以上、本発明の実施例を説明したが、本発明は実施例に記載された構成に限定されず、本発明の技術的思想の範囲内で種々の変更が可能である。また、各実施例で説明した構成の一部または全部を組み合わせて適用してもよい。

１ 半導体装置
２ ドリフト層
３ ボディ層
４ エミッタ層
５ 第１のコンタクト層
６ トレンチゲート
７ ゲート絶縁膜
８ バッファ層
９ コレクタ層
１０ コレクタ電極
１１ 第１の半導体層
１２ 第２のコンタクト層
１３ ダイオード領域トレンチ電極
１４ ダイオード領域トレンチ絶縁膜
１５ 第２の半導体層
１６ 第２の電極
２１ ＩＧＢＴ領域
２２ ダイオード領域
２３ 境界部
２４ 境界部近傍
Ｇ ゲート電位
Ｅ エミッタ電位
Ａ アノード電位

Claims (7)

1. 同一チップ内にＩＧＢＴ領域とダイオード領域とを有する半導体装置において、
   前記ＩＧＢＴ領域のＩＧＢＴは、第１導電型のドリフト層と、第２導電型のボディ層と、前記ボディ層に接続され前記ボディ層よりも不純物濃度が高い第２導電型の第１のコンタクト層と、前記第１のコンタクト層に接続されたエミッタ電極とを有し、
   前記ダイオード領域のダイオードは、第２導電型の第１の半導体層と、前記第１の半導体層に接続され前記第１の半導体層よりも不純物濃度が高い第２導電型の第２のコンタクト層と、前記第２のコンタクト層および前記エミッタ電極に接続された第１の電極とを有し、
   前記ＩＧＢＴ領域と前記ダイオード領域との境界部に近い境界部近傍の前記ダイオードの前記第２のコンタクト層の面積は、前記境界部近傍よりも遠い位置の前記ダイオードの前記第２のコンタクト層の面積よりも小さいことを特徴とする半導体装置。
2. 請求項１において、
   前記境界部近傍の前記第２のコンタクト層の面積は、前記境界部に向かうにつれてだんだん小さくなることを特徴とする半導体装置。
3. 請求項１において、
   前記第２のコンタクト層は、前記ダイオード領域のうち前記境界部に接する領域には設けられていないことを特徴とする半導体装置。
4. 請求項１において、
   前記ダイオードは、前記第１の半導体層よりも裏面側に設けられた前記ドリフト層と、前記ドリフト層よりも裏面側に設けられ前記ドリフト層よりも不純物濃度が高い第１導電型の第２の半導体層と、前記第２の半導体層に接続された第２の電極とを有することを特徴とする半導体装置。
5. 請求項４において、
   前記ＩＧＢＴは、トレンチゲートと、ゲート絶縁膜と、前記ボディ層に接続された第１導電型のエミッタ層と、前記ドリフト層よりも裏面側に設けられた第２導電型のコレクタ層と、前記コレクタ層および前記第２の電極に接続されたコレクタ電極とを有することを特徴とする半導体装置。
6. 請求項５において、
   前記ドリフト層と前記コレクタ層との間に設けられ前記ドリフト層よりも不純物濃度が高い第１導電型のバッファ層を有することを特徴とする半導体装置。
7. 請求項１において、
   前記第１導電型がｎ型であり、前記第２導電型がｐ型であり、前記第１の半導体層がアノード層であり、前記第１の電極がアノード電極であることを特徴とする半導体装置。

Images