JP2024067275A - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2024067275A JP2024067275A JP2022177222A JP2022177222A JP2024067275A JP 2024067275 A JP2024067275 A JP 2024067275A JP 2022177222 A JP2022177222 A JP 2022177222A JP 2022177222 A JP2022177222 A JP 2022177222A JP 2024067275 A JP2024067275 A JP 2024067275A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- layer
- wiring board
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 63
- 239000000945 filler Substances 0.000 claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims abstract description 22
- 238000009832 plasma treatment Methods 0.000 claims abstract description 22
- 238000003672 processing method Methods 0.000 claims abstract description 5
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 245
- 229920005989 resin Polymers 0.000 description 44
- 239000011347 resin Substances 0.000 description 44
- 229910000679 solder Inorganic materials 0.000 description 14
- 230000035882 stress Effects 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000007788 roughening Methods 0.000 description 5
- 230000008961 swelling Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000002335 surface treatment layer Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- JYLNVJYYQQXNEK-UHFFFAOYSA-N 3-amino-2-(4-chlorophenyl)-1-propanesulfonic acid Chemical compound OS(=O)(=O)CC(CN)C1=CC=C(Cl)C=C1 JYLNVJYYQQXNEK-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000005995 Aluminium silicate Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 235000012211 aluminium silicate Nutrition 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- NLYAJNPCOHFWQQ-UHFFFAOYSA-N kaolin Chemical compound O.O.O=[Al]O[Si](=O)O[Si](=O)O[Al]=O NLYAJNPCOHFWQQ-UHFFFAOYSA-N 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920006290 polyethylene naphthalate film Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000000454 talc Substances 0.000 description 1
- 229910052623 talc Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0263—Details about a collection of particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】ビアホールの周囲に位置する絶縁層にクラックが発生しにくい配線基板の製造方法を提供する。【解決手段】本配線基板の製造方法は、第1配線層を被覆する、フィラーを含有する第1絶縁層を形成する工程と、前記第1絶縁層に、レーザ加工法により前記第1配線層を露出するビアホールを形成する工程と、前記第1絶縁層に、熱処理、プラズマ処理、及びデスミア処理をこの順番で施す工程と、前記デスミア処理後に、前記第1絶縁層の上面に形成された配線パターン及び前記ビアホール内に形成されたビア配線を含む第2配線層を形成する工程と、を有する。【選択図】図3
Description
本発明は、配線基板及びその製造方法に関する。
配線基板を製造する際に、配線層を被覆する絶縁層を形成し、配線層を露出するビアホールをレーザ加工法により絶縁層に形成する場合がある。ビアホールを形成する際にビアホール内に絶縁層の樹脂残渣が生じる場合があるが、樹脂残渣は絶縁層上に他の配線層を形成する際に導通不良等の要因になる。そこで、樹脂残渣を除去するためにデスミア処理が行われる(例えば、特許文献1参照)。
しかしながら、レーザ加工法により絶縁層にビアホールを形成する際に、ビアホールの周囲に位置する絶縁層の上面にも熱エネルギーが加わるため、絶縁層の上面に近い表面側に熱による応力が残留する。この応力がデスミア処理により開放されると、ビアホールの周囲に位置する絶縁層にクラックが発生する場合がある。
本発明は、上記の点に鑑みてなされたものであり、ビアホールの周囲に位置する絶縁層にクラックが発生しにくい配線基板の製造方法を提供することを目的とする。
本配線基板の製造方法は、第1配線層を被覆する、フィラーを含有する第1絶縁層を形成する工程と、前記第1絶縁層に、レーザ加工法により前記第1配線層を露出するビアホールを形成する工程と、前記第1絶縁層に、熱処理、プラズマ処理、及びデスミア処理をこの順番で施す工程と、前記デスミア処理後に、前記第1絶縁層の上面に形成された配線パターン及び前記ビアホール内に形成されたビア配線を含む第2配線層を形成する工程と、を有する。
開示の技術によれば、ビアホールの周囲に位置する絶縁層にクラックが発生しにくい配線基板の製造方法を提供できる。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
[配線基板の構造]
図1は、本実施形態に係る配線基板を例示する部分断面図である。図1を参照すると、配線基板1は、絶縁層10と、配線層20と、絶縁層30と、配線層40と、ソルダーレジスト層50とを有している。配線基板1は、コアレスであってもよいし、コア有りであってもよい。なお、ソルダーレジスト層50は必要に応じて設けることができる。
図1は、本実施形態に係る配線基板を例示する部分断面図である。図1を参照すると、配線基板1は、絶縁層10と、配線層20と、絶縁層30と、配線層40と、ソルダーレジスト層50とを有している。配線基板1は、コアレスであってもよいし、コア有りであってもよい。なお、ソルダーレジスト層50は必要に応じて設けることができる。
なお、本実施形態では、便宜上、配線基板1の絶縁層30側を上側、絶縁層10側を下側とする。又、各部位の絶縁層30側の面を上面、絶縁層10側の面を下面とする。ただし、配線基板1は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層30の上面30aの法線方向から視ることを指し、平面形状とは対象物を絶縁層30の上面30aの法線方向から視た形状を指すものとする。
絶縁層10は、例えば、多層配線の層間絶縁層として、ビルドアップ工法を用いて形成することができる絶縁層である。従って、絶縁層10の下層として他の配線層や他の絶縁層が積層されていてもよい。この場合、絶縁層10や他の絶縁層に適宜ビアホールを設け、ビアホールに設けられたビア配線を介して配線層同士を接続することができる。
絶縁層10の材料としては、例えば、非感光性(熱硬化性樹脂)のエポキシ系絶縁樹脂やポリイミド系絶縁樹脂等を用いることができる。あるいは、絶縁層10の材料として、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いてもよい。絶縁層10は、ガラスクロス等の補強材を有していても構わない。又、絶縁層10は、シリカ(SiO2)等のフィラーを含有しても構わない。絶縁層10の厚さは、例えば10μm~50μm程度とすることができる。
配線層20は、絶縁層10上に形成されている。配線層20の材料としては、例えば、銅(Cu)等を用いることができる。配線層20の厚さは、例えば、10μm~30μm程度とすることができる。配線層20は、複数の金属層の積層構造であってもよい。
絶縁層30は、絶縁層10上に、配線層20の上面と側面とを被覆するように形成されている。絶縁層30の材料としては、絶縁層10と同様の絶縁樹脂を用いることができる。絶縁層30の厚さは、例えば、絶縁層10と同様とすることができる。絶縁層30は、フィラーを含有している。絶縁層30が含有するフィラーは、例えば、シリカ(SiO2)である。絶縁層30が含有するフィラーは、カオリン(Al2Si2O5(OH4)、タルク(Mg3Si4O10(OH2)、アルミナ(Al2O3)等であってもよい。フィラーの粒径は、例えば、最小粒径0.1μm、最大粒径5μm、平均粒径0.5~2μm程度とすることができる。また、一部のフィラーは中空状のものを用いてもよい。
フィラーの含有量は、例えば、70重量%以上とすることができる。フィラーの含有量を70重量%以上とすることにより、絶縁層30の誘電正接を低減することが可能となり、電気的損失の小さな絶縁層を実現することができる。また、フィラーの含有量を70重量%以上とすることにより、絶縁層30の熱膨張係数を配線層20や配線層40を構成する銅(Cu)等の熱膨張係数(17ppm/℃程度)に近づけることが可能となり、配線基板1に生ずる反りを低減することができる。
絶縁層30の上面30aの粗度は、算術平均粗さRaで200nm以上350nm以下であることが好ましい。算術平均粗さRaがこのような範囲であると、配線浮き等が生じにくくなり、絶縁層30の上面30aに安定して配線層の形成が可能となる。また、アンカー効果により、絶縁層30と配線層40との密着性を向上できる。
配線層40は、絶縁層30の一方の側に形成されており、配線層20と電気的に接続されている。配線層40は、絶縁層30の上面30aに形成された配線パターン、及び絶縁層30を貫通し配線層20の上面を露出するビアホール30x内に形成されたビア配線を含んで構成されている。絶縁層30の上面30aに形成された配線パターンは、ビア配線を介して、配線層20と電気的に接続されている。なお、配線パターンは、外部接続用のパッドを含んでもよい。
ビアホール30xは、配線層40が形成される側の上部開口径が配線層20の上面が露出する側の下部開口径よりも大きい逆円錐台状の凹部とすることができる。ビアホール30xの上部開口径は、例えば、30μm~80μm程度とすることができる。配線層40を構成する配線パターンの厚さは、例えば、10μm~30μm程度とすることができる。
配線層40のピール強度は、300gf/cm以上であることが好ましい。ピール強度が300gf/cm以上であると、配線層40と絶縁層30との間に十分な密着性が得られる。
ソルダーレジスト層50は、絶縁層30の上面30aに形成されている。ソルダーレジスト層50は、開口部50xを有し、開口部50x内に配線層40の一部が露出している。開口部50xの平面形状は、例えば、円形とすることができる。開口部50xの直径は、接続対象(半導体チップやマザーボード等)に合わせて任意に設計できる。
ソルダーレジスト層50の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁樹脂を用いることができる。ソルダーレジスト層50は、シリカ(SiO2)等のフィラーを含有しても構わない。開口部50x内に露出する配線層40には、必要に応じて、はんだボール等の外部接続端子が形成される。
なお、開口部50x内に露出する配線層40の上面に表面処理層(図示せず)を形成してもよい。表面処理層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。又、開口部50x内に露出する配線層40の上面に、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施して表面処理層を形成してもよい。
[配線基板の製造方法]
次に、本実施形態に係る配線基板の製造方法について説明する。図2~図4は、本実施形態に係る配線基板の製造工程を例示する図である。なお、本実施形態では、単品の配線基板を形成する工程を示すが、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程としてもよい。
次に、本実施形態に係る配線基板の製造方法について説明する。図2~図4は、本実施形態に係る配線基板の製造工程を例示する図である。なお、本実施形態では、単品の配線基板を形成する工程を示すが、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程としてもよい。
まず、図2(a)に示す工程では、絶縁層10を準備し、絶縁層10の上面に周知のスパッタ法やめっき法等により配線層20を形成する。
次に、図2(b)に示す工程では、絶縁層10上に、配線層20を被覆する絶縁層30を形成する。絶縁層30は、フィラーを含有する。フィラーの含有量は、例えば、70重量%以上とすることができる。具体的には、例えば、絶縁層30として熱硬化性を有するフィルム状のエポキシ系絶縁樹脂を準備し、配線層20を被覆するように絶縁層10の上面にラミネートする。そして、ラミネートした絶縁層30を押圧しつつ、絶縁層30を硬化温度以上に加熱して硬化させる。
あるいは、絶縁層30の材料として、例えば、熱硬化性を有する液状又はペースト状のエポキシ系絶縁樹脂を準備し、配線層20を被覆するように絶縁層10の上面にスピンコート法等により塗布する。そして、塗布した絶縁樹脂を硬化温度以上に加熱して硬化させ、絶縁層30を形成する。
絶縁層30の上面30aには、保護膜100が配置されていることが好ましい。保護膜100としては、例えば、ポリエチレンテレフレートフィルムや、ポリエチレンナフタレートフィルム等が挙げられる。絶縁層30の上面30aと保護膜100との間に、剥離可能な粘着層を設けてもよい。以降は、保護膜100が配置されている場合を例にして説明する。
次に、図2(c)に示す工程では、絶縁層30に、絶縁層30を貫通し配線層20の上面を露出するビアホール30xを形成する。ビアホール30xは、例えば、CO2レーザ等を用いたレーザ加工法により形成できる。すなわち、保護膜100を介して絶縁層30にレーザ光を照射して熱エネルギーを加え、絶縁層30を構成する樹脂を熱破壊して、ビアホール30xを形成する。このとき、ビアホール30xの周囲に位置する絶縁層30の上面30aにも熱エネルギーが加わるため、絶縁層30の上面30aに近い表面側に熱による応力が残留する。なお、応力の残留は、保護膜100の有無とは無関係である。
レーザ加工法により形成したビアホール30xは、配線層40が形成される側の上部開口径が配線層20の上面が露出する側の下部開口径よりも大きい逆円錐台状の凹部となる。絶縁層30の上面30aに保護膜100が配置されると、照射するレーザのパワーを強くできる。そのため、保護膜100が配置されない場合と比べて、上部開口径に対する下部開口径の比率を高くすることができる。また、絶縁層30の上面30aに保護膜100が配置されると、絶縁層30の上面30aに異物等が付着することを抑制できる。
次に、図2(d)に示す工程では、保護膜100を除去し、絶縁層30の上面30aを露出する。保護膜100は、例えば、機械的に剥離することにより除去することができる。
次に、図3(a)に示す工程では、絶縁層30の全体に対して熱処理を施す。熱処理は、80℃以上150℃以下の温度で20分以上80分以下の時間行うことが好ましい。熱処理は、100℃以上130℃以下の温度で30分以上60分以下の時間行うことがより好ましい。このような比較的低温で所定時間以上熱処理を施すことにより、レーザ加工時に生じた絶縁層30に残留する応力を開放することができる。なお、熱処理の時間を80分以下とすることにより、ビアホール30x内に存在する樹脂の残渣が硬くなり過ぎることを抑制できる。そのため、後述のデスミア処理を容易に行うことができる。なお、図3(a)~図3(c)は、図2(d)のA部の拡大図であり、30fはフィラーを示している。
なお、熱処理工程を設けないと、レーザ加工時に生じた絶縁層30に残留する応力を開放することができない。応力が残存した状態でデスミア処理を施した場合、絶縁層30の上面30a付近に残存する応力がエッチング時に開放され、ビアホール30xの周囲にクラックが発生するおそれが高くなる。応力開放時のストレスによるクラックは樹脂が脆い状態ほど発生し易い。絶縁層30のフィラー含有量が多いほど、樹脂成分が少なくなるため脆い状態になりやすい。そのため、絶縁層30が70重量%以上のフィラーを含有する場合に、特に熱処理工程を設ける技術的意義が大きくなる。なお、10分以下程度の短時間の熱処理ではレーザ加工時に生じた絶縁層30に残留する応力を開放することはできない。
次に、図3(b)に示す工程では、絶縁層30の全体に対してプラズマ処理を施す。プラズマ処理には、例えば、酸素(O2)と四フッ化メタン(CF4)とを混合したガスを用いることができる。プラズマ処理においてO2を含むガスを用いることにより、樹脂を分解しやすくすることができる。また、プラズマ処理においてO2を含むガスを用いることにより、フィラー30fの表面が酸化されて、親水性を高めることができる。そのため、後述のデスミア処理で用いるエッチング液が絶縁層30の上面30aに均一に広がることができ、上面30aの均一な粗化が可能となる。
プラズマ処理により、絶縁層30の上面30a側に位置する樹脂が選択的にエッチングされ、絶縁層30の下面に対する上面30aの位置が下がる。図3(b)の破線は、プラズマ処理で削られた部分を示している。プラズマ処理でエッチングされた部分の樹脂の厚さは、例えば、1μm~2μm程度である。なお、フィラー30fは、プラズマ処理でエッチングされないため、絶縁層30の上面30aはフィラー30fがリッチな表面となる。なお、プラズマ処理には、Arガスを用いてもよい。
次に、図3(c)に示す工程では、絶縁層30の全体に対してデスミア処理を施す。これにより、ビアホール30xの底部に露出する配線層20の上面に付着した絶縁層30の樹脂残渣を除去することでき、かつ絶縁層30の上面30aを粗面とすることができる。デスミア処理後の絶縁層30の上面30aの粗度は、算術平均粗さRaで200nm以上350nm以下とすることができる。
デスミア処理は、ウェットエッチング工程を含む。デスミア処理は、ウェットエッチング工程の前に膨潤工程を含んでもよい。膨潤工程では、ビアホール30xを含む絶縁層30を膨潤液に所定時間浸漬する。これにより、エッチング工程において樹脂残渣を除去し易くすることができる。また、絶縁層30を膨潤させることにより、エッチング工程を経て得られる絶縁層30と、その後に形成される配線層40との密着性を高めることができる。膨潤工程の後にウェットエッチング工程を行ことができる。ウェットエッチング工程では、例えば、過マンガン酸ナトリウムや過マンガン酸カリウム等のエッチング液を用いることができる。ウェットエッチング工程の後に、還元剤液による後処理(中和処理)を行なうことが好ましい。
なお、プラズマ処理のみでも樹脂残渣をある程度は除去できるが、デスミア処理を行うことにより、より確実に樹脂残渣を除去することができる。特に、絶縁層30が厚いほどビアホール30xが深くなるため、絶縁層30の上面30aからビアホール30xの底面(配線層20の上面)までの距離が長くなり、プラズマのエネルギーが届きにくくなる。そのため、プラズマ処理のみではなく、プラズマ処理に加えてデスミア処理の工程を行うことで、絶縁層30が厚い場合であっても、ビアホール30xの底面の樹脂残渣をより確実に除去することができる。
次に、図4(a)に示す工程では、絶縁層30の一方の側に配線層40を形成する。配線層40は、例えば、セミアディティブ法により形成することができる。具体的には、まず、無電解めっき法又はスパッタ法により、ビアホール30xの底部に露出した配線層20の上面、ビアホール30xの内壁面、絶縁層30の上面30aにシード層を連続的に形成する。次に、シード層上に配線層40に対応する開口部を備えたレジスト層を形成する。そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に電解めっき層を形成する。
その後、レジスト層を除去し、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された配線層40が形成される。配線層40は、絶縁層30の上面30aに形成された配線パターン、及び絶縁層30を貫通し配線層20の上面を露出するビアホール30x内に形成されたビア配線を含んで構成される。配線層40を形成する工程後の配線層40のピール強度は、300gf/cm以上とすることができる。
シード層としては、例えば、チタン層と銅層がこの順番で積層された積層膜を用いることができる。電解めっき層としては、例えば、銅層を用いることができる。シード層の厚さは、例えば、0.2μm~1.0μm程度とすることができる。絶縁層30の上面30a上に位置する電解めっき層の厚さは、例えば、10μm~30μm程度とすることができる。
次に、図4(b)に示す工程では、絶縁層30上に開口部50xを備えたソルダーレジスト層50を形成する。ソルダーレジスト層50は、例えば、液状又はペースト状の感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂を、配線層40を被覆するように絶縁層30の上面30aにスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。あるいは、例えば、フィルム状の感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂を、配線層40を被覆するように絶縁層30の上面30aにラミネートすることにより形成してもよい。
次に、ソルダーレジスト層50を露光及び現像することで、ソルダーレジスト層50に配線層40の上面の一部を露出する開口部50xを形成する(フォトリソグラフィ法)。なお、開口部50xは、レーザ加工法やブラスト処理により形成してもよい。その場合には、ソルダーレジスト層50に感光性の材料を用いなくてもよい。
なお、この工程において、開口部50xの底部に露出する配線層40の上面に、例えば無電解めっき法等により前述の金属層を形成してもよい。また、金属層の形成に代えて、OSP処理等の酸化防止処理を施してもよい。以上の工程により、配線基板1を得ることができる。
このように、配線基板1の製造工程は、熱処理工程と、プラズマ処理工程と、デスミア工程とを含む。前述のように、熱処理を行うことにより、レーザ加工時にビアホール30xの周囲に位置する絶縁層30に生じた応力を開放できるため、ビアホール30xの周囲に位置する絶縁層30にクラックが発生しにくくすることができる。ここでは、熱処理工程の後にプラズマ処理工程を設ける技術的意義について、比較例を示しながら説明する。
図5は、比較例に係る配線基板の製造工程の一部について説明する図である。比較例に係る配線基板の製造工程は、図2(a)~図3(a)までは、配線基板1の製造工程と同じである。
図5(a)は、熱処理後の絶縁層30の上面30a付近の様子を示している。図5(a)において、R1は樹脂リッチな領域、R2は樹脂リッチでない領域を示している。熱処理によって絶縁層30を構成する樹脂の硬化が進むとともに、表面側に樹脂が片寄る状態となった樹脂リッチな領域R1と、そうでない樹脂リッチでない領域R2が生じる。このままデスミア処理をすると、領域R1は、表層の樹脂成分のみがエッチングされるだけで、わずかなフィラーしか露出されず、粗化されにくい。これに対して、領域R2は、エッチングに伴って樹脂表面から脱落するフィラーが多くなり、粗化されやすい。すなわち、樹脂リッチな領域R1は粗化されにくい状態であり、樹脂リッチでない領域R2は粗化されやすい状態である。
図5(a)の工程で熱処理を行った後、図5(b)に示す工程では、デスミア処理を行う。つまり、比較例に係る配線基板の製造工程では、熱処理とデスミア処理との間にプラズマ処理を行わない。上記のように、熱処理によって硬化が進んだ樹脂成分が厚い領域R1は、デスミア処理だけでは十分に削れない。そのため、領域R1ではフィラーの露出が少なく、フィラーの脱落に伴う表面の凹凸(粗度)が低くなる。すなわち、デスミア処理により、絶縁層30の上面30aに粗化状態の不均一(粗化ムラ)が発生する。絶縁層30の上面30aの粗度は、算術平均粗さRaで50nm以上300nm以下程度の範囲内でばらつく。絶縁層30の上面30aに粗化ムラが発生すると、絶縁層30の上面30aに形成される配線層40の配線パターンやパッドに電気的ショートの原因となる形成不具合が発生し、配線基板の接続信頼性が低下する。
これに対して、配線基板1の製造工程では、熱処理とデスミア処理との間にプラズマ処理を行う。プラズマ処理により、絶縁層30の上面30a側に位置する樹脂が選択的にエッチングされる。すなわち、熱処理により生じた粗化されやすさが異なる領域がエッチングにより除去され、絶縁層30の上面30aの粗化されやすさの状態は領域によらず均一に近づく。
この状態でデスミア処理を行うことで、絶縁層30の上面30aは粗化されるが、プラズマ処理を行わない比較例と比べて、領域R1と領域R2においてデスミア処理によって露出するフィラーの差が少なくなる。そのため、絶縁層30の上面30aの粗度のばらつきを低減することができる。絶縁層30の上面30aの粗度は、算術平均粗さRaで200nm以上350nm以下程度の範囲内に収まる。絶縁層30の上面30aの粗度のばらつきが低減されたことにより、絶縁層30の上面30aに形成される配線層40の配線パターンやパッドに電気的ショートの原因となる形成不具合が発生しにくくなり、配線基板1の接続信頼性を向上することができる。また、絶縁層30の上面30aの粗度のばらつきが低減されたことにより、ピール強度を向上することができる。
次に、比較例に係る配線基板と同様にプラズマ処理を行わずにデスミア処理を行った配線基板Xと、プラズマ処理を行った後にデスミア処理を行った配線基板1をそれぞれ複数個作製し、絶縁層30の上面30aの粗度と配線層40のピール強度とを比較した。絶縁層30の上面30aの粗度は、光干渉方式による非接触測定をすることにより求めた。配線層40のピール強度は、JIS C6481に準じ、幅1cmの配線層40を引き上げ速度が50mm/minの条件で絶縁層30の上面30aに対して垂直方向に引っ張り、配線層40を絶縁層30から引き剥がすために必要な力(gf/cm)を測定した。
図6は、デスミア処理後の絶縁層の上面のSEM写真である。図6(a)は比較例に係る配線基板のSEM写真であり、破線で囲まれた領域は破線で囲まれていない領域よりも樹脂が多いことがわかる。すなわち、絶縁層30の上面30aに粗化ムラが発生している。これに対し、図6(b)は配線基板1のSEM写真であり、樹脂が多い領域は視られず、図6(a)よりも絶縁層30の上面30aの粗度のばらつきが低減されたことが確認できる。
図7は、粗度とピール強度との比較結果を示す図である。図7(a)は、配線基板Xと配線基板1のRaのデータを比較している。配線基板Xは配線基板1と比べてRaの値が小さく、Raの値のばらつきが大きいことがわかる。具体的には、配線基板XのRaは、120nmから320nm程度の範囲でばらついている。これに対して、配線基板1では、270nmから310nm程度の範囲に収まっており、配線基板Xとの違いは歴然である。なお、図7(a)に示した結果は、図6に示した結果と一致する。
図7(b)は、配線基板Xと配線基板1のピール強度のデータを比較している。配線基板1は、配線基板1と比べてピール強度が大きいことがわかる。具体的には、配線基板Xのピール強度は、230gf/cmから380gf/cm程度の範囲である。これに対して、配線基板1では、330gf/cmから450gf/cm程度の範囲であり、配線基板Xと比べて平均値で80gf/cm程度ピール強度が向上している。
以上、好ましい実施形態について詳説したが、上述した実施形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
1 配線基板
10,30 絶縁層
20,40 配線層
30a 上面
30f フィラー
30x ビアホール
50 ソルダーレジスト層
50x 開口部
10,30 絶縁層
20,40 配線層
30a 上面
30f フィラー
30x ビアホール
50 ソルダーレジスト層
50x 開口部
Claims (10)
- 第1配線層を被覆する、フィラーを含有する第1絶縁層を形成する工程と、
前記第1絶縁層に、レーザ加工法により前記第1配線層を露出するビアホールを形成する工程と、
前記第1絶縁層に、熱処理、プラズマ処理、及びデスミア処理をこの順番で施す工程と、
前記デスミア処理後に、前記第1絶縁層の上面に形成された配線パターン及び前記ビアホール内に形成されたビア配線を含む第2配線層を形成する工程と、を有する、配線基板の製造方法。 - 前記デスミア処理後の前記第1絶縁層の上面の粗度は、算術平均粗さRaで200nm以上350nm以下である、請求項1に記載の配線基板の製造方法。
- 前記第2配線層を形成する工程後の前記第2配線層のピール強度は、300gf/cm以上である、請求項1又は2に記載の配線基板の製造方法。
- 前記第1絶縁層は、前記フィラーを70重量%以上含有している、請求項1又は2に記載の配線基板の製造方法。
- 前記プラズマ処理には、酸素と四フッ化メタンとを混合したガスを用いる、請求項1又は2に記載の配線基板の製造方法。
- 前記熱処理は、80℃以上150℃以下の温度で20分以上80分以下の時間行う、請求項1又は2に記載の配線基板の製造方法。
- 前記デスミア処理は、ウェットエッチング工程を含む、請求項1又は2に記載の配線基板の製造方法。
- 前記第1絶縁層の上面に保護膜が配置され、
前記ビアホールを形成する工程では、前記保護膜を介してレーザ光を照射して前記ビアホールを形成し、
前記熱処理の前に前記保護膜を除去する、請求項1又は2に記載の配線基板の製造方法。 - 第1配線層と、
前記第1配線層を被覆する第1絶縁層と、
前記第1絶縁層の上面に形成された配線パターン、及び前記第1絶縁層を貫通し前記第1配線層を露出するビアホール内に形成されたビア配線を含む第2配線層と、を有し、
前記第1絶縁層は、フィラーを含有し、
前記第1絶縁層の上面の粗度は、算術平均粗さRaで200nm以上350nm以下であり、
前記第2配線層のピール強度は、300gf/cm以上である、配線基板。 - 前記第1絶縁層は、前記フィラーを70重量%以上含有している、請求項9に記載の配線基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022177222A JP2024067275A (ja) | 2022-11-04 | 2022-11-04 | 配線基板及びその製造方法 |
US18/488,140 US20240155760A1 (en) | 2022-11-04 | 2023-10-17 | Interconnect substrate and method of making the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022177222A JP2024067275A (ja) | 2022-11-04 | 2022-11-04 | 配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024067275A true JP2024067275A (ja) | 2024-05-17 |
Family
ID=90928593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022177222A Pending JP2024067275A (ja) | 2022-11-04 | 2022-11-04 | 配線基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20240155760A1 (ja) |
JP (1) | JP2024067275A (ja) |
-
2022
- 2022-11-04 JP JP2022177222A patent/JP2024067275A/ja active Pending
-
2023
- 2023-10-17 US US18/488,140 patent/US20240155760A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240155760A1 (en) | 2024-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101475109B1 (ko) | 다층배선기판 및 그의 제조방법 | |
JP3752161B2 (ja) | プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法 | |
JP2006165494A (ja) | プリント基板の製造方法および薄型プリント基板 | |
WO2007043714A9 (ja) | 多層プリント配線板およびその製造方法 | |
JP2007073834A (ja) | 絶縁樹脂層上の配線形成方法 | |
JP2011119501A (ja) | 多層基板の製造方法 | |
JP6819608B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP2009295850A (ja) | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ | |
JP2013211431A (ja) | 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法 | |
JP4212006B2 (ja) | 多層プリント配線板の製造方法 | |
KR100861619B1 (ko) | 방열 인쇄회로기판 및 그 제조방법 | |
JPH1051113A (ja) | 多層プリント配線板の製造方法 | |
JPH1027960A (ja) | 多層プリント配線板の製造方法 | |
JP2009176897A (ja) | 多層プリント配線板の製造方法、多層プリント配線板 | |
JP4972753B2 (ja) | 印刷回路基板の製造方法 | |
TWI665772B (zh) | 配線基板 | |
JP2024067275A (ja) | 配線基板及びその製造方法 | |
JP5298740B2 (ja) | 多層回路基板の製造方法 | |
JP7201405B2 (ja) | 多層配線板の製造方法 | |
JP2000036659A (ja) | ビルドアップ多層配線板の製造方法 | |
JP2010028107A (ja) | プリント配線基板、及びその製造方法 | |
KR100722599B1 (ko) | 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법 | |
JP2015222805A (ja) | 印刷配線板およびその製造方法 | |
JP2004152935A (ja) | 印刷配線板 | |
WO2022264378A1 (ja) | 配線基板の製造方法及び積層板 |