[go: up one dir, main page]

JP2023526488A - 発光素子のための歪み管理層の組合せ - Google Patents

発光素子のための歪み管理層の組合せ Download PDF

Info

Publication number
JP2023526488A
JP2023526488A JP2022570730A JP2022570730A JP2023526488A JP 2023526488 A JP2023526488 A JP 2023526488A JP 2022570730 A JP2022570730 A JP 2022570730A JP 2022570730 A JP2022570730 A JP 2022570730A JP 2023526488 A JP2023526488 A JP 2023526488A
Authority
JP
Japan
Prior art keywords
layer
led structure
light emitting
led
strain management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022570730A
Other languages
English (en)
Other versions
JPWO2021236729A5 (ja
Inventor
ツァイ,ミアオ-チャン
レオン,ベンジャミン
シュナイダー,リチャード・ピーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Publication of JP2023526488A publication Critical patent/JP2023526488A/ja
Publication of JPWO2021236729A5 publication Critical patent/JPWO2021236729A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/811Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/815Bodies having stress relaxation structures, e.g. buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142Two-dimensional arrangements, e.g. asymmetric LED layout

Landscapes

  • Led Devices (AREA)

Abstract

Figure 2023526488000001
本開示は、発光ダイオード(LED)などの発光素子のための歪み管理層の様々な局面を説明する。本開示は、基板上に形成され、基板上に支持されている歪み管理領域と、LED構造に関連付けられる発光を提供するよう構成されている活性領域とを有するLED構造を説明する。歪み管理領域は、複数の繰り返される第1の副層および第2の副層を有する超格子を含む第1の層と、バルク層を含む第2の層とを含む。一実施形態では、第1の副層および第2の副層ならびにバルク層の少なくとも1つは、InAlGa1-x-yNの組成を含む。複数のLED構造を有するデバイスおよびLED構造を作製する方法も記載される。

Description

関連出願への相互参照
本出願は、2020年5月19日に提出された米国仮特許出願連続番号第63/027,049号から利益を享受し、それに対する優先権を主張し、その開示は、参照によりその全体が本明細書に組み込まれる。
開示の背景
本開示の局面は、概して、様々なタイプのディスプレイで使用されるような発光素子に関し、より具体的には、発光素子の構造における改善された歪み管理層に関する。
高効率窒化インジウムガリウム(InGaN)LEDなどのいくつかの発光ダイオード(LED)は、活性領域(例えば、発光を行う領域)の下に、現代のLED用途に必要な性能レベルを有する活性領域を形成するためのタイプの材料品質を提供する層構造を必要とする。複数の層を含んでもよいこの層構造は、概して、歪み管理層または準備(プレップ)層と呼ばれ得る。歪み管理層は、通常、発光波長および発光効率などの所望の発光特性を有する活性領域の形成を可能にするのに好適な材料特性を提供するために使用される。しかしながら、例えばInGaN LEDと共に使用される1つ以上のインジウム(In)含有層などの歪み管理層は、その上に堆積された活性領域から非理想的な発光性能をもたらす表面欠陥を生じやすい可能性がある。
本開示の局面は、歪み管理層、および発光素子における性能に対するそれらの全体的な効果を改善する技術ならびに構造を提供する。
開示の概要
以下は、そのような局面の基本的な理解を提供するために、1つ以上の局面の簡略化された概要を提示する。この概要は、すべての企図された局面の包括的な概観ではなく、すべての局面の主要または重要な要素を識別するものでも、いずれかまたはすべての局面の範囲を定めるものでもない。その目的は、1つ以上の局面のいくつかの概念を、この後提示する、より詳細な説明の前置きとして、簡略化された形で提示することである。
本開示は、LEDなどの発光デバイスにおける歪み層超格子(SLS)およびバルクIn含有層などの歪み管理層の組合せの適用について記載する。例えば、そのような組み合わせは、厚い層が表面モフォロジーを回復することを可能にし、活性領域の改善を提供し、ならびに/またはSLSが歪み層の管理および活性領域の性能を改善することを可能にし得る。
本開示の一局面では、基板上に形成されるLED構造が記載される。LED構造は、基板上に支持されている歪み管理領域と、LED構造に関連付けられる発光を提供するよう構成されている活性領域とを含む。歪み管理領域は、複数の繰り返される第1の副層および第2の副層を有する超格子を含む第1の層と、バルク層を含む第2の層とを含む。一実施形態では、第1の副層および第2の副層ならびにバルク層の少なくとも1つは、InAlGa1-x-yNの組成を含む。
本開示の別の局面では、半導体テンプレートと、半導体テンプレート上に支持されている発光構造のアレイとを含む発光デバイスが記載される。発光構造のアレイの発光構造の少なくとも1つは、少なくとも1つの発光構造に関連付けられる発光を提供するよう構成されている活性領域を含む。少なくとも1つの発光構造はまた、複数の繰り返される第1の副層および第2の副層を有する超格子を含む第1の層と、バルク層を含む第2の層とを含む歪み管理領域を含む。一実施形態では、第1の副層および第2の副層ならびにバルク層の少なくとも1つは、InAlGa1-x-yNの組成を含む。
図面の簡単な説明
添付の図面は、いくつかの実現例のみを示し、したがって、範囲を限定するものと見なされるべきではない。
歪み層超格子(SLS)歪み管理手法を使用するLED構造の一例を示す。 厚いIn含有層準備手法を使用するLED構造の一例を示す。 本開示の局面による、SLSおよびバルク歪み管理層の組合せを使用するLED構造の例を示す。 本開示の局面による、SLSおよびバルク歪み管理層の組合せを使用するLED構造の例を示す。 本開示の局面による、UV超格子構造を含むLED構造の一例を示す。 本開示の局面による、非発光量子井戸構造を含むLED構造の一例を示す。 本開示の局面による、平坦な表面上にSLSとバルク歪み管理層との組合せを有するLED構造の例を示す。 本開示の局面による、台座上にSLSとバルク歪み管理層との組合せを有するLED構造の例を示す。 本開示の局面による、マスクによって画定されるテンプレートの領域上にSLSとバルク歪み管理層との組合せを有するLED構造の例を示す。 本開示の局面による、ディスプレイの一部としてのLED構造のアレイの一部を示す図である。 本開示の局面による、LED構造を製造する方法を説明するフローチャートを示す。 本開示の局面による、LED構造を製造する方法を説明するフローチャートを示す。
詳細な説明
添付の図面または図に関連して以下で記載される詳細な説明は、様々な構成の説明として意図され、本明細書で記載される概念が実施され得る唯一の構成を表すことを意図するものではない。詳細な記載は、様々な概念の完全な理解のための具体的な詳細を含む。ただし、これらの概念はこれらの具体的な詳細なしに実施されてもよいことが当業者には明らかであろう。いくつかの例では、そのような概念を不明瞭にすることを回避するために、周知の構成要素がブロック図の形態で示される。
より良好なユーザ体験を提供し、新たな用途を可能にするために、ディスプレイ内の発光構造または発光素子(例えば画素)の数を絶えず増加させる必要性があるが、それらをより多くを追加することは、課題となる。数および密度の両方を増加させるために、ますます小さい発光構造を達成することは、小型LED(例えば、マイクロLEDまたはナノエミッタ)の使用の潜在性をより魅力的なものにしたが、小型LEDを、多数、高密度で、異なる色(例えば、赤色、緑色、青色)を生成可能にするいくつかの技術は、現在のところ、煩雑であり、時間がかかり、費用がかかり、または性能制限を伴う構造をもたらす。高密度およびライトフィールドディスプレイのためのものなどの、より洗練されたディスプレイアーキテクチャは、小型LEDの使用から利益を享受し得るが、そのようなディスプレイの要件は、小型LEDの実現を困難にする。したがって、同じ基板(例えば、単一の集積半導体デバイス)上に異なる色の光を生成する多数の小さな発光構造のモノリシック集積を可能にする新たな技術およびデバイスが望ましい。
例えば、エピタキシャル成長およびドライエッチングまたは選択領域成長(SAG)等の、発光構造を作製するためのある半導体プロセス技術の使用は、単一の集積半導体デバイス上の多数のマイクロLEDのモノリシック集積のための有望な手法を提供する。発光構造を作製するために半導体テンプレート上に成長される材料の品質は、LEDの性能特性に重大な影響を及ぼす。
この目的のために、高品質の活性(例えば、発光)領域を有する小さな発光構造の形成を可能にする構造的構成が必要とされる。例えば、量子井戸(QW)ベースのLEDの場合、準備層の戦略的包含は、発光構造内の活性領域のモフォロジーおよび/もしくは歪み特性を改善または向上させることができる。
LEDにおける歪み管理のために、2つの別個の異なる手法が一般に使用される。1つの手法では、In含有層および非インジウム含有層の複数の対が、歪み層超格子(SLS)を歪み管理機構として形成する。しかしながら、SLS手法は、SLS表面上における活性QW層の形成前における、SLS表面上のピット形成の傾向によって、阻害される。例えば、SLSを形成するためにInGaN-GaN対の薄い層が積層される場合、SLS形成に必要な低温エピタキシャル成長プロセスは、ピット形成につながる傾向がある。代替手法では、InGaN、AlInN、またはAlInGaNの厚い層等のバルク層が、半導体テンプレートと活性QW領域との間の歪み管理のために使用され得る。SLSまたはバルク層手法のいずれも、インジウムの含有がLEDにおける発光効率の向上を与えることが経験的に示されているため、In含有層が使用される。層のIn含有量は、In含有SLSまたはバルク層における光吸収を防止するために、一般に活性QW領域のIn含有量を超えない。
本開示は、LED内の歪み管理層としてSLSおよび1つ以上のバルク層(厚いInGaN、AlInNまたはAlInGaN層等)の両方の組み合わされた適用を提供する。本明細書で提示される局面は、バルク層とSLSとの組み合わせを使用して、改善されたまたは最適な歪み層管理および活性領域性能を提供する。
図1は、上述の歪み層超格子(SLS)歪み管理手法を使用するLED構造100の一例を示す図を示す。LED構造100は、半導体テンプレート110上に形成される。いくつかの実現例では、半導体テンプレート110上のLED構造100の位置、形状、およびサイズを画定するために、エピタキシャル成長およびドライエッチングまたは選択領域成長(SAG)などの技術が使用され得る。一例では、半導体テンプレート110は、半導体基板上に形成されたn型GaNテンプレートまたはエピタキシャル層から形成される。
図1に示すように、LED構造100は、半導体テンプレート110上に形成されたSLS115を含む。LED構造100はまた、LED構造100からの発光が生成される活性量子井戸(QW)140と、LED構造100との電気的接触を可能にする1つ以上のp層150とを含む。QW140からの発光は、例えば可視スペクトルの波長範囲を有する電磁波であってもよい。P層150は、例えば、pドープ層および/またはコンタクト層を含んでもよい。LED構造100の様々な構成要素は、図1に示される例示的な構成において、互いに隣接して成長(例えば、エピタキシャル成長)、堆積、または他の方法で形成される。
一例では、SLS115は、第1の層165および第2の層170の、1つ以上の対160を含む。いくつかの例では、SLS115は、SLS115の20ナノメートル以上(>20nm)の合計厚みに対して数十の対160を含む。いくつかの例では、SLS115は、第1の層および第2の層の20~60またはそれより多い対160を含む。第1層165は、例えば、InGaN、AlInNまたはAlInGaNを含む。第2層170は、例えばGaNを含む。ある例では、半導体テンプレート110とSLS115との間、またはSLS115と活性QW140との間に、任意選択の層構造(図示せず)を形成してもよい。
上述のように、SLS115を含めることは、LED構造100の活性QW140の歪み特性を改善し得るが、SLS115は、ピットを形成しやすく、LED構造100からの発光における潜在的な性能問題につながる。
図2は、歪み管理層としてバルク層を有するLED構造200の例を示す。図1に示すLED構造100と同様に、LED構造200は、半導体テンプレート110上に形成された活性QW140とp層150との組み合わせを含む。SLS構造の代わりに、LED構造200は、活性QW140と半導体テンプレート110との間に形成されたバルク層210および中間層220を含む歪み管理構造205を含む。バルク層210は、例えば、InGaN、AlInNまたはAlInGaNを含む厚い層である。いくつかの場合において、バルク層210の厚みは50nm以上である。中間層220は、例えば、GaN、AlGaN、またはInGaNから形成されてもよく、活性QW140の堆積のための好適な界面を提供するために構成されている。
LED内に活性領域(例えば、活性QW140)を成長させるためにピットの低減をもたらし得る、本開示で提案される解決策は、図1および図2のそれぞれにおけるLED構造100および200に関連して記載される局面の組み合わせを含む。本明細書に提示される局面は、SLSとバルク層との組み合わせを提供する。あるデバイスは、組み合わせの1つ以上の組、例えば、1~10の組、または10を超える組を含んでもよい。この解決策は、マイクロLED(例えば、エッチングまたはSAG技術を用いて作製される、数ミクロン以下のオーダのデバイスピッチを有するLED)に好適であり得るが、より大きいLEDにも適用可能であり得る。
図3は、本開示の局面による、SLSとバルク歪み管理層との組み合わせを使用するLED構造300を示す。図1および図2にそれぞれ示されるLED構造100および200と同様に、LED構造300は、半導体テンプレート110上に形成される。LED構造300は、半導体テンプレート110上に形成、成長(例えば、エピタキシャル成長)、または堆積される歪み管理領域315を含む。
歪み管理領域315は、1つ以上の組320を含んでもよい。ある例では、各組320は、第1の層326および第2の層327の複数の対から形成されるSLS325などの第1の準備層構造と、バルク層335などの第2の準備層構造とを含む。SLS構造325は、超格子を形成するために、第1の層326および第2の層327に追加の層を含んでもよいことに留意されたい。
歪み管理領域315は、SLS構造325およびバルク層335の複数の組を含んでもよい。例えば、歪み管理領域315は、第1の層326および第2の層327の2~50対以上を含んでもよい。さらに、歪み管理領域315は、さらに、SLS325およびバルク層335の組320の1~10組を含んでもよい。さらに、複数の組320が歪み管理領域315内に含まれる場合、SLS構造325内の対の数は、歪み管理領域315内に含まれる組320全体にわたって調整され得る。
引き続き図3を参照すると、SLS構造325を形成する第1の層326および第2の層327は、たとえば、スタックを形成するために繰り返されるGaN層およびInGaN層を含む。バルク層335は、例えば、InGaN、AlInNまたはAlInGaNなどのIn含有層を含み、歪み管理機構として超格子のみを使用するよりも改善された表面モフォロジー(例えば、ピット形成の低減)を提供するように構成されている。本開示によれば、第1の層326、第2の層327、およびバルク層335のうちの少なくとも1つは、In含有層であってもよい。一例では、第1の層326、第2の層327、およびバルク層335のうちの1つは、InAlGa1-x-yNを含んでもよい。別の例では、第1の層326および第2の層327ならびにバルク層335のうちの1つ以上は、InAlGa1-x-yNをそれぞれの組成で含み、すなわち、これらの層の各々の組成は、他の層の組成と異なってもよい。例えば、バルク層に対するInAlGa1-x-yNの組成は、0~0.15の範囲のxの値に基づいてもよい。SLS構造内の第1の層に対するInAlGa1-x-yNの組成は、0~0.3の範囲のxの値に基づいてもよく、SLS構造内の第2の層に対するInAlGa1-x-yNの組成は、0~0.1の範囲のxの値に基づいてもよい。
図3に示されるように、バルク層335は、SLS構造325内の個々の対(例えば、層326および層327の対)よりも大きい厚みを有してもよい。バルク層335はさらに、図2でバルク層210に関連して記載される局面を含んでもよい。活性QW340は、例えば、LED構造300の動作中に光を放出するよう構成されている多重量子井戸(MQW)構造を含む。放出される光は、例えば可視スペクトルにおける電磁波長範囲とすることができる。LED構造300はまた、LED構造300との電気的接触を提供するための1つ以上のp層350を含む。
図3に示されるように、LED構造300は、SLS構造325が、組320において、バルク層335の下に、すなわち、バルク層335よりも半導体テンプレート110の近くに、またはバルク層335よりも活性QW340から遠くに位置決めされた状態で、示される。しかしながら、本明細書で提示される局面はまた、組320内において第1の層および第2の層の反対の順序に適用されてもよい。
図4は、歪み管理領域415が、バルク層335およびSLS構造425の、1つ以上の組420を含む、例示的なLED構造400を示す。各組420において、SLS構造425は、バルク層335の上に、例えば、各組420内においてバルク層335よりも半導体基板110から遠くに位置決めされる。さらに、図4は、SLS構造425内の第1の層326および第2の層327の順序が図3のSLS構造325から切り替えられたことを示す。
図5は、仮に超格子が活性領域として電気的にアドレス指定された場合に、活性QW層よりも短い波長で発光を生じるように設計された超格子構造を含む、例示的なLED構造500を示す。図5に示すように、LED構造500は、図3および図4に示す構造と同様に、活性QW340およびp層350を含む構造を支持する半導体テンプレート110を含む。加えて、LED構造500は、UV超格子(UVSL)スタック520を含む歪み管理領域515を含む。UVSLスタック520は、例えば、バルク層335およびUVSL構造525を含んでもよい。バルク層535は、例えばInGaN層で形成されてもよい。UVSL構造525は、例えば、繰り返されてUVSL構造525を形成する第1の層526および第2の層527を含む。例として、UVSL構造525は、仮に層が電気的にアドレス指定された場合に(すなわち、適切な電圧または電流がUVSL構造525にわたって与えられた場合に)、層が紫外線(UV)波長範囲における電磁波放出をもたらすであろうように構成されてもよい。例えば、第1の層526は、厚みが約1ナノメートルのオーダの薄いInGaN層であってもよく、第2の層527は、厚みが約数ナノメートルのオーダのわずかにより厚いGaN層であってもよい。第1の層526および第2の層527は、5~10回など、数回繰り返されてもよい。しかしながら、UVSL構造525は、LED構造500が、UVSL構造525ではなく、特に活性QW340から発光を生じさせるための適切な電気的入力で電気的にアドレス指定されるため、UV波長範囲内の電磁波を放出しない。すなわち、LED構造500は、UVSL構造525ではなく、活性QW340からの発光のために構成されているが、歪み管理領域515の存在は、活性QW340の改善された歪み管理、欠陥低減、および表面特性を促進し、したがって、歪み管理領域515がLED構造500内に含まれていない場合と比較して、活性QW340からの改善された発光特性をもたらす。
一実施形態では、UVSL構造525およびバルク層535を含むUVSLスタック520は、歪み管理領域515内で2回以上繰り返されてもよい。第1の層526、第2の層527、および/またはバルク層535の各々のIn含有量は、所望の材料特性および活性QW340からの発光性能のために調整されてもよい。電子ブロック層、バッファ層またはスペーサ層、および他の機能層などの追加の層が、LED構造500に含まれてもよい。
図6は、別の例示的なLED構造を示す。LED構造600は、例としてn-GaNで形成された半導体テンプレート610を含む。LED構造600はまた、半導体テンプレート610上に形成された歪み管理領域615を含む。歪み管理領域615は、例えば、半導体テンプレート610上に形成されるUVSL準備層625を含む。UVSL準備層625は、例えば、UVSL準備層625内で2回以上繰り返される、図5のUVSL構造525およびバルク層535の組み合わせを含んでもよい。さらに、LED構造600は、青色QW構造635を含む。青色QW構造635は、一例では、仮に青色QW構造635が青色発光に特に適切な電圧または電流で電気的にアドレス指定された場合に、青色波長範囲における発光のために構成されている多重量子井戸構造である。LED構造600はさらに、赤色多重量子井戸(MQW)構造640と、最後に、LED構造600との電気的接触を提供するためのp-GaN層650とを含む。
ここでも、LED構造600は、UVSL525でも青色QW構造635でもなく、赤色MQW構造640からの発光のために構成されているが、歪み管理領域615の存在は、赤色MQW構造640の改善された歪み管理、欠陥低減、および表面特性を促進し、したがって、歪み管理領域615がLED構造600内に含まれていない場合と比較して、改善された赤色発光特性をもたらす。要素625,635,および640は、UV、青色、および赤色等の特定の波長記述を使用して記載されるが、重要な要因は、非発光の歪み管理領域615内の超格子および量子井戸構造の設計波長が、活性QW領域、すなわち、赤色MQW構造640からの意図される発光波長より短いことである。例えば、UVSL625および青色QW構造635の使用は、赤色MQW領域640が、仮に、橙色、黄色、または緑色の波長範囲における発光のために意図される多重量子井戸構造で置換された場合でも、発光性能を改善してもよい。
電子ブロック層、バッファ層もしくはスペーサ層、または他の機能層などの追加の中間層がLED構造600内に含まれてもよいことに留意されたい。例えば、LED構造600は、スペーサ層672(例えば、GaNから形成される)、障壁層674(これも、例えば、GaNから形成される)、または電子ブロック層676(例えば、AlGaNから形成される)を任意に含んでもよい。そのような追加の層の包含は、電流漏れの低減、特定の層内におけるドーパントの閉じ込めの改善、表面特性の改善、および機能層、特に活性QW領域内の欠陥の低減などの機能性を提供するために選択されてもよい。
図3~図6に示す例示的な実現例は非排他的であり、LED構造は、図3~図6に示す局面の任意の組合せに基づいてもよい。さらに、中間層などの、図3~図6に示されていない追加の層も、本開示の精神から逸脱することなく、LED構造300,400,500,または600内に含まれてもよい。例えば、図3~図6に示す実現例の活性QW340は、歪み管理領域315,415,515,または615に直接隣接して形成されてもよいが、他の実現例では、歪み管理領域と活性QW340との間に1つ以上の層が形成されてもよい。例えば、LED構造600に関して上述した追加の層は、LED構造300,400,および500のいずれに組み込まれてもよい。
図7~図9は、本開示の局面による、平面デバイスまたは小型LEDデバイスのアレイとして形成された歪み管理領域の組み合わせを有するLED構造の例を示す。例えば、図7の平面LED構造700は、複数の層720が上に形成された平面基板710を含む。平面基板710および層720は、図3~図6に示すLED構造300,400,500,および600と同じまたは同様の構成を含んでもよい。
別の例では、図8のアレイ800は、パターン化された基板830上に形成された複数のLED構造820を含む。パターン化された基板830は、隆起した台座領域832を含み、その上にLED構造820が形成され、より低い凹み領域834によって分離される。例えば、LED構造820のうちの1つ以上が、まず、図7のLED構造700のように形成されてもよく、次いで、エッチングプロセスを用いて、LED構造を別個のLED構造820に分離することができる。より低い凹み領域834は、ある例では、隣接するLED構造820をさらに電気的に絶縁する役割を果たすことができるが、より低い凹み領域834は、複数のLED構造820のアレイ800が平面基板(例えば、図7の平面基板710)上に形成されるように、任意に取り除かれてもよい。代替的に、台座832を、まず、パターン化された基板830上に形成してもよく、次いで、LED構造820を、例えば、マスクされた堆積プロセスによって、台座832上に形成することができる。LED構造820は、図3~図6に示すLED構造300,400,500,および600と同じまたは同様の構成を含んでもよい。
さらに別の例では、図9のアレイ900は、パターン化された基板940上に形成された複数のLED構造920を含む。パターン化された基板940は、隆起領域944によって分離される、LED構造920が形成される、より低い凹み領域942を含む。実施例として、凹み領域942は、まず、マスクされたエッチングプロセスを使用して形成され、次いで、マスクされた堆積プロセスにおいて、その中にLED構造920が形成されてもよい。LED構造920は、図3~図6に示すLED構造300,400,500,および600と同じまたは同様の構成を含んでもよい。例として、凹み領域942は、1ミクロン以下の直径を有してもよい。他の例では、凹み領域は、1ミクロンより大きい直径を有してもよい。凹みの具体的なサイズは、本明細書に提示される概念の潜在的適用を例示するために提示されるにすぎず、ここでも、上記で記載される概念は、任意のサイズのLED構造に適用されてもよい。
LED構造の一部分のみが図3~図9に示されているが、本明細書で提示される概念は、平面LED構造および平らでないLED構造に適用されてもよい。
図10は、本開示の局面による、例示的なLEDアレイ1000の上面図を示す。LEDアレイ1000は、例として、基板1040上に支持されている、それぞれ赤色波長、緑色波長、および青色波長で発光する複数のLED構造1010,1020,および1030を含む。アレイは、例えば、ディスプレイを形成する、またはディスプレイの一部である、発光デバイスの一部であってもよく、画素の配置、それらの形状、それらの数、それらのサイズ、およびそれらの対応する波長放出は、特定の適用例のために調整されることができる。上述のように、ディスプレイは、ライトフィールドのアプリケーションで使用されるもののような、高解像度、高密度ディスプレイであることができる。LED構造1010、1020、および/または1030のいずれも、図3~図9に関連して説明した局面を用いて形成されてもよい。
図11は、本開示の局面による、LED構造を製造する方法1100を説明する簡略化されたフローチャートを示す。ステップ1110において、方法1100は、歪み管理領域を形成することを含む。ステップ1110は、図3~図9に関連して説明した局面を含んでもよい。ステップ1120において、方法1100は、LED構造に関連付けられる光を生成するよう構成される活性領域を形成することを含む。
方法1100の1110の例示的な実施形態のさらなる詳細を図12に示す。図12に図示される例に示されるように、実施形態では、ステップ1110はさらに、ステップ1210において、第1の準備層構造を形成することを含む。第1の準備層構造は、例えば、上述のように、超格子構造(例えば、SLS構造325)またはバルク層(例えば、バルク層335)を含む。ステップ1110はまた、ステップ1220において第2の準備層構造を形成することを含む。第2の準備層構造も、例えば、超格子構造(例えば、SLS構造325)またはバルク層(例えば、バルク層335)を含む。形成される特定のLED構造に対して追加の準備層が望ましいかどうかを判断するために、判断1230が行われる。判断1230に対する答えがYESである場合、より多くの準備層が必要とされ、次いでプロセスは1210に戻る。判断1230に対する答えがNOであり、より多くの準備層が必要でない場合、プロセスは図11の方法1100の1220に進む。
本開示は、発光素子(例えば、LED)からの改善された発光性能のために、それら発光素子内の歪み管理構造の使用を可能にする、種々の技術および構造を説明する。
したがって、本開示は、示される実現例に従って提供されているが、当業者は、実施形態に対する変形形態があり得、それらの変形形態は本開示の範囲内であることを容易に認識するであろう。したがって、特許請求の範囲から逸脱することなく、当業者によって多くの修正が行われ得る。

Claims (20)

  1. 基板上に形成される発光ダイオード(LED)構造であって、前記LED構造は、
    前記基板上に支持されている歪み管理領域と、
    前記LED構造に関連付けられる発光を提供するよう構成されている活性領域とを備え、
    前記歪み管理領域は、
    複数の繰り返される第1の副層および第2の副層を有する超格子を含む第1の層と、
    バルク層を含む第2の層とを含む、LED構造。
  2. 前記歪み管理領域は、前記歪み管理領域がない別のLED構造と比較して、前記活性領域からの前記発光を改善するように構成されている、請求項1に記載のLED構造。
  3. 前記歪み管理領域は、交互する第1の層および第2の層の複数の組を含む、請求項1に記載のLED構造。
  4. 前記第1の層は、前記基板に隣接して配置される、請求項1に記載のLED構造。
  5. 前記第2の層は、前記基板に隣接して配置される、請求項1に記載のLED構造。
  6. 前記第1の副層および前記第2の副層ならびに前記バルク層の少なくとも1つは、InAlGa1-x-yNの組成を含む、請求項1に記載のLED構造。
  7. 前記バルク層のInAlGa1-x-yNの前記組成は、0から0.15の範囲のxの値に基づく、請求項6に記載のLED構造。
  8. 前記第1の副層のInAlGa1-x-yNの前記組成は、0から0.3の範囲のxの値に基づく、請求項6に記載のLED構造。
  9. 前記第2の副層のInAlGa1-x-yNの前記組成は、0から0.1の範囲のxの値に基づく、請求項6に記載のLED構造。
  10. 前記活性領域は、少なくとも1つの量子井戸を含む、請求項1に記載のLED構造。
  11. 前記LED構造に関連付けられる前記発光は、可視波長範囲における電磁放射を含む、請求項1に記載のLED構造。
  12. 前記第1の層は、歪み層超格子(SLS)を含み、前記SLSは、前記SLSのない別のLED構造と比較して、前記活性領域の歪み管理および材料品質を改善するよう構成されている、請求項1に記載のLED構造。
  13. 前記バルク層は、前記バルク層を伴わない別のLED構造と比較して、前記活性領域の表面モフォロジーおよび材料品質を改善するために構成されている、請求項1に記載のLED構造。
  14. 半導体テンプレートと、
    前記半導体テンプレート上に支持されている発光構造のアレイとを備え、前記発光構造のアレイの少なくとも1つの発光構造は、
    前記少なくとも1つの発光構造に関連付けられる発光を提供するよう構成されている活性領域と、
    歪み管理領域とを含み、前記歪み管理領域は、
    複数の繰り返される第1の副層および第2の副層を有する超格子を含む第1の層と、
    バルク層を含む第2の層とを含む、発光デバイス。
  15. 前記少なくとも1つの発光構造の前記歪み管理領域は、前記歪み管理領域のない別のLED構造と比較して、前記活性領域からの前記発光を改善するように構成されている、請求項14に記載の発光デバイス。
  16. 前記少なくとも1つの発光構造の前記歪み管理領域は、交互する第1の層および第2の層の複数の組を含む、請求項14に記載の発光デバイス。
  17. 前記少なくとも1つの発光構造の前記歪み管理領域の前記第1の副層および前記第2の副層ならびに前記バルク層の少なくとも1つは、InAlGa1-x-yNの組成を含む、請求項14に記載の発光デバイス。
  18. 前記少なくとも1つの発光構造の前記歪み管理領域の前記バルク層に対するInAlGa1-x-yNの前記組成は、0から0.15の範囲のxの値に基づく、請求項17に記載の発光デバイス。
  19. 前記少なくとも1つの発光構造の前記歪み管理領域の前記第1の副層に対するInAlGa1-x-yNの前記組成は、0から0.3の範囲のxの値に基づく、請求項17に記載の発光デバイス。
  20. 前記少なくとも1つの発光構造の前記歪み管理領域の前記第2の副層に対するInAlGa1-x-yNの前記組成は、0から0.1の範囲のxの値に基づく、請求項17に記載の発光デバイス。
JP2022570730A 2020-05-19 2021-05-19 発光素子のための歪み管理層の組合せ Pending JP2023526488A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063027049P 2020-05-19 2020-05-19
US63/027,049 2020-05-19
PCT/US2021/033094 WO2021236729A1 (en) 2020-05-19 2021-05-19 Combination of strain management layers for light emitting elements

Publications (2)

Publication Number Publication Date
JP2023526488A true JP2023526488A (ja) 2023-06-21
JPWO2021236729A5 JPWO2021236729A5 (ja) 2025-01-23

Family

ID=78608413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022570730A Pending JP2023526488A (ja) 2020-05-19 2021-05-19 発光素子のための歪み管理層の組合せ

Country Status (7)

Country Link
US (2) US11876150B2 (ja)
EP (1) EP4154325A4 (ja)
JP (1) JP2023526488A (ja)
KR (1) KR20230002890A (ja)
CN (1) CN115668519A (ja)
TW (1) TW202201807A (ja)
WO (1) WO2021236729A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252086A (ja) * 2004-03-05 2005-09-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2006510234A (ja) * 2003-06-25 2006-03-23 エルジー イノテック カンパニー リミテッド 窒化物半導体の発光素子及びその製造方法
JP2007142397A (ja) * 2005-11-14 2007-06-07 Palo Alto Research Center Inc 半導体デバイス用超格子歪緩衝層
JP2008066730A (ja) * 2006-09-06 2008-03-21 Palo Alto Research Center Inc 変動周期変動組成超格子およびそれを含むデバイス
US20100032718A1 (en) * 2008-08-11 2010-02-11 Chia-Lin Yu III-Nitride Based Semiconductor Structure with Multiple Conductive Tunneling Layer
JP2013165261A (ja) * 2012-01-13 2013-08-22 Dowa Electronics Materials Co Ltd Iii族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
JP2014187159A (ja) * 2013-03-22 2014-10-02 Rohm Co Ltd 半導体発光素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US9412901B2 (en) 2010-01-08 2016-08-09 Sensor Electronic Technology, Inc. Superlattice structure
CN102136536A (zh) * 2010-01-25 2011-07-27 亚威朗(美国) 应变平衡发光器件
US8575592B2 (en) * 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
US9252329B2 (en) * 2011-10-04 2016-02-02 Palo Alto Research Center Incorporated Ultraviolet light emitting devices having compressively strained light emitting layer for enhanced light extraction
JPWO2015146069A1 (ja) 2014-03-28 2017-04-13 パナソニックIpマネジメント株式会社 発光ダイオード素子
US9865772B2 (en) * 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US10396240B2 (en) 2015-10-08 2019-08-27 Ostendo Technologies, Inc. III-nitride semiconductor light emitting device having amber-to-red light emission (>600 nm) and a method for making same
KR102335714B1 (ko) * 2016-10-24 2021-12-06 글로 에이비 발광 다이오드, 디스플레이 소자 및 직시형 디스플레이 소자
WO2019147738A1 (en) 2018-01-23 2019-08-01 Light Share, LLC Full-color monolithic micro-led pixels

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006510234A (ja) * 2003-06-25 2006-03-23 エルジー イノテック カンパニー リミテッド 窒化物半導体の発光素子及びその製造方法
JP2005252086A (ja) * 2004-03-05 2005-09-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2007142397A (ja) * 2005-11-14 2007-06-07 Palo Alto Research Center Inc 半導体デバイス用超格子歪緩衝層
JP2008066730A (ja) * 2006-09-06 2008-03-21 Palo Alto Research Center Inc 変動周期変動組成超格子およびそれを含むデバイス
US20100032718A1 (en) * 2008-08-11 2010-02-11 Chia-Lin Yu III-Nitride Based Semiconductor Structure with Multiple Conductive Tunneling Layer
JP2013165261A (ja) * 2012-01-13 2013-08-22 Dowa Electronics Materials Co Ltd Iii族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
JP2014187159A (ja) * 2013-03-22 2014-10-02 Rohm Co Ltd 半導体発光素子

Also Published As

Publication number Publication date
TW202201807A (zh) 2022-01-01
EP4154325A4 (en) 2024-06-26
KR20230002890A (ko) 2023-01-05
US20210367106A1 (en) 2021-11-25
US11876150B2 (en) 2024-01-16
US20240186451A1 (en) 2024-06-06
EP4154325A1 (en) 2023-03-29
CN115668519A (zh) 2023-01-31
WO2021236729A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
JP6046971B2 (ja) 向上した光抽出を有する紫外線発光素子
EP2348548A2 (en) Strain balanced light emitting device and method for fabricating the same
CN100382348C (zh) 氮化物半导体器件
CN107004743B (zh) 半导体发光元件
WO2017076117A1 (zh) 一种 led 外延结构及制作方法
JP4929367B2 (ja) 半導体発光素子及びその製造方法
KR101650720B1 (ko) 나노로드 기반의 반도체 발광 소자 및 그 제조 방법
CN107809057A (zh) GaN基复合DBR谐振腔激光器外延片、激光器及制备方法
US11527642B2 (en) Semiconductor device, method of fabricating the same, and display device including the same
TWI493747B (zh) 發光二極體及其形成方法
US11715813B2 (en) Quantum well-based LED structure enhanced with sidewall hole injection
JP2023536360A (ja) Ledデバイス及びledデバイスの製造方法
US20090272992A1 (en) Semiconductor Light-Emitting Device and Process for Producing the Same
KR20220162167A (ko) 알루미늄 함유층을 내부에 포함하는 발광 다이오드 및 이와 관련한 방법
CN119208473A (zh) 用于Micro-LED的外延结构及其制备方法、Micro-LED
CN112802869A (zh) 单片集成氮化物发光波长可调节的白光led及制备方法
US20230163238A1 (en) Quantum well-based led structure enhanced with sidewall hole injection
JP2003017741A (ja) GaN系発光素子
JP2023526488A (ja) 発光素子のための歪み管理層の組合せ
KR20150078089A (ko) v-피트를 구비하는 질화물 반도체 발광소자 및 그 제조 방법
JP2012060170A (ja) 半導体発光素子及びその製造方法
KR101248383B1 (ko) 반도체 발광소자
KR20240059185A (ko) 3족 질화물 반도체 발광구조를 제조하는 방법
JPWO2021236729A5 (ja) Led構造及び発光デバイス
KR20240114239A (ko) 3족 질화물 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250610