JP2023134855A - 弾性波フィルタ及び通信装置 - Google Patents

Abstract

【課題】周波数特性を複数の励振電極同士で異ならせることが容易な弾性波フィルタを提供する。
【解決手段】弾性波フィルタは、少なくとも１つの第１共振子を有する第１チップと、少なくとも１つの第２共振子を有する第２チップと、を備え前記第１チップ及び前記第２チップは多層膜と、前記多層膜上方に位置する圧電膜と、を有し、前記多層膜は少なくとも一層の第１音響膜と、少なくとも一層の第２音響膜と、を含み、前記第１チップ及び前記第２チップにおいて、前記多層膜及び前記圧電膜の合計厚さが互いに異なっており、前記第１チップにおける前記多層膜と前記圧電膜の厚さの比と、前記第２チップにおける前記多層膜と前記圧電膜の厚さの比の差が５％以内である。
【選択図】図８

Description

本開示は、弾性波を利用する弾性波フィルタ、及び当該弾性波フィルタを含む通信装置に関する。

圧電体上の励振電極に電圧を印加して、圧電体を伝搬する弾性波を生じさせる弾性波フィルタが知られている（例えば特許文献１）。特許文献１では、第１の弾性波フィルタを構成する第１の励振電極と、第２の弾性波フィルタを構成する第２の励振電極とを同一の圧電膜上に設けたデュプレクサを開示している。圧電膜は、第１の弾性波フィルタにおける部分と、第２の弾性波フィルタにおける部分とで厚さが異なっている。これにより、第１及び第２の弾性波フィルタの比帯域幅を容易に調整することが可能とされている。

特開２０１６－０７２８０８号公報

本開示の一態様に係る弾性波フィルタは、少なくとも１つの第１共振子を有する第１チップと、少なくとも１つの第２共振子を有する第２チップと、を備え前記第１チップ及び前記第２チップは多層膜と、前記多層膜上方に位置する圧電膜と、を有し、前記多層膜は
少なくとも一層の第１音響膜と、少なくとも一層の第２音響膜と、を含み、前記第１チップ及び前記第２チップにおいて、前記多層膜及び前記圧電膜の合計厚さが互いに異なっており、前記第１チップにおける前記多層膜と前記圧電膜の厚さの比と、前記第２チップにおける前記多層膜と前記圧電膜の厚さの比の差が５％以内である。

本開示の一態様に係る通信装置は、上記の弾性波フィルタと、前記弾性波フィルタに電気的に接続されているアンテナと、前記弾性波フィルタを介して前記アンテナと電気的に接続されている集積回路素子と、を有している。

図１（ａ）及び図１（ｂ）は実施形態に係る弾性波フィルタの外観を示す上面側及び下面側から見た斜視図である。 図１（ｂ）のII－II線における断面図である。 図１（ａ）の弾性波フィルタの電気的構成の概要を模式的に示す回路図である。 バンドパスフィルタにおける共振周波数の設定例を説明するための図である。 バンドエリミネーションフィルタにおける共振周波数の設定例を説明するための図である。 図２の２つのチップの構成を模式的に示す平面図である。 図６のチップの共振子の構成を示す平面図である。 図７のVIII－VIII線における断面図である。 図１（ａ）の弾性波フィルタの利用例としての分波器の構成を模式的に示す回路図である。 図１（ａ）の弾性波フィルタの利用例としての通信装置の構成を模式的に示す回路図である。 図１１（ａ）は図１（ａ）の弾性波フィルタの利用例としてのフィルタの構成を模式的に示すブロック図であり、図１１（ｂ）及び図１１（ｃ）は図１１（ａ）のフィルタの特性を説明する図である。 圧電膜の厚さがインピーダンスの位相の最大値に及ぼす影響を示す図である。 音響膜の厚さがインピーダンスの位相の最大値に及ぼす影響を示す図である。

本願においては、国際公開第２０１９／００９２４６号（ＰＣＴ／ＪＰ２０１８／０２５０７１号。以下、先行出願１という。）に記載の内容について、参照による引用（Incorporation by Reference）がなされてよい。先行出願１は、本願出願人による出願であり、また、発明者の一部が本願と共通している。

以下、実施形態に係る弾性波フィルタについて、図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。

＜弾性波フィルタ＞
（弾性波フィルタの全体構成）
図１（ａ）は、実施形態に係る弾性波フィルタ１（以下、単に「フィルタ１」ということがある。）の外観を示す上面側から見た斜視図である。図１（ｂ）は、フィルタ１の外観を示す下面側から見た斜視図である。なお、フィルタ１は、いずれの方向が上方若しくは下方とされてもよいものであるが、便宜的に、図１（ｂ）の紙面上方側を上方として、上面若しくは下面等の語を用いることがある。

フィルタ１は、例えば、表面実装型のチップ型部品として構成されている。図示の例では、フィルタ１の外形は、概ね直方体状とされている。その下面には、複数の外部端子３が適宜な形状及び適宜な数で露出している。フィルタ１の大きさは適宜な大きさとされてよい。例えば、フィルタ１の１辺の長さは１ｍｍ～十数ｍｍである。

フィルタ１は、例えば、不図示の回路基板に対して下面を対向させて配置され、回路基板に設けられた複数のパッドと複数の外部端子３とが導電性の接合材（例えば、はんだ）を介して接合されることによって回路基板に実装される。そして、フィルタ１は、例えば、複数の外部端子３のいずれかを介して信号が入力され、入力された信号に所定の処理（例えばフィルタリング）を施して複数の外部端子３の他のいずれかから出力する。

図２は、図１（ｂ）のII－II線における断面図である。

フィルタ１は、実装基板５と、当該実装基板５上に実装された複数のチップ７（図示の例では２つのチップ７Ａ及び７Ｂ）と、複数のチップ７を封止する封止部９とを有している。各チップ７は、チップ７と実装基板５との間に介在しているバンプ１１によって実装基板５に接合されている。

チップ７は、弾性波を利用したフィルタリングに直接的に寄与する部分である。実装基板５は、例えば、チップ７をパッケージングするパッケージの一部を構成しており、チップ７と、外部（フィルタ１が実装される不図示の回路基板）との電気的仲介に寄与する。封止部９は、例えば、実装基板５とともにチップ７をパッケージングするパッケージを構成している。

（実装基板）
実装基板５は、例えば、リジッド式のプリント配線板によって構成されている。実装基板５は、例えば、絶縁基体１３と、絶縁基体１３に設けられた種々の導体とを有している。種々の導体は、例えば、絶縁基体１３に概ね平行な複数の導体層（１５Ａ～１５Ｃ）と、絶縁基体１３の全部又は一部を上下方向に貫通する貫通導体１７とを含んでいる。複数の導体層は、例えば、絶縁基体１３の上面に重なる上面導体層１５Ａと、絶縁基体１３の内部に埋設された１層以上（図示の例では１層）の内部導体層１５Ｂと、絶縁基体１３の下面に重なる下面導体層１５Ｃとを含んでいる。

絶縁基体１３は、例えば、概ね薄型の直方体状に形成されている。また、絶縁基体１３は、例えば、樹脂、セラミック及び／又はアモルファス状態の無機材料を含んで形成されている。絶縁基体１３は、単一の材料からなるものであってもよいし、基材（補強材）に樹脂を含浸させた基板のように複合材料からなるものであってもよい。

上面導体層１５Ａは、例えば、チップ７を実装基板５に実装するためのパッド１９を含んでいる。下面導体層１５Ｃは、例えば、既述の外部端子３を含んでいる。貫通導体１７及び内部導体層１５Ｂは、例えば、パッド１９と外部端子３とを接続する配線及びチップ７Ａのパッド１９とチップ７Ｂのパッド１９とを接続する配線を含んでいる。上面導体層１５Ａ、内部導体層１５Ｂ、下面導体層１５Ｃ及び貫通導体１７は、例えば、Ｃｕ等の金属により構成されている。

なお、実装基板５の構成は、図示の例から種々変更可能である。例えば、内部導体層１５Ｂは設けられなくてもよい。チップ７Ａのパッド１９とチップ７Ｂのパッド１９とは、内部導体層１５Ｂ及び貫通導体１７に代えて、又は加えて、上面導体層１５Ａによって接続されていてもよい。上面導体層１５Ａ、内部導体層１５Ｂ、下面導体層１５Ｃ若しくは貫通導体１７、又はこれらの２以上の組み合わせは、インダクタ、コンデンサ若しくは適宜な処理を実行する回路を構成していてもよい。

（チップの概要）
チップ７は、例えば、概略直方体状の形状を有しており、実装基板５の上面に対向するように配置されている。２以上のチップ７の形状及び寸法は、互いに同等であってもよいし、互いに異なっていてもよい。図示の例では、チップ７Ａは、チップ７Ｂよりも薄くされている。ひいては、実装基板５（絶縁基体１３）の上面から、チップ７Ａの実装基板５とは反対側の面までの高さｈ１は、実装基板５（絶縁基体１３）の上面から、チップ７Ｂの実装基板５とは反対側の面までの高さｈ２よりも低くなっている。

（バンプ）
バンプ１１は、チップ７とパッド１９との間に介在して、両者を接合している。これにより、チップ７は、実装基板５に固定されているとともに、実装基板５に電気的に接続されている。バンプ１１は、例えば、はんだにより構成されている。はんだは、鉛を含むものであってもよいし、鉛フリーはんだであってもよい。なお、バンプ１１は、導電性接着剤によって形成されていてもよい。チップ７とパッド１９との間にバンプ１１が介在していることにより、チップ７と絶縁基体１３との間には間隙（空間Ｓ）が形成されている。

（封止部）
封止部９は、例えば、実装基板５上において２以上のチップ７を共に覆うように設けられており、また、各チップ７の外周面及び上面に密着している。ただし、封止部９は、チップ７と絶縁基体１３との間隙には基本的に充填されておらず、当該間隙は、空間Ｓとなっている。これにより、例えば、チップ７の後述する圧電膜の振動（別の観点では弾性波の伝搬）が容易化されている。空間Ｓは、適宜なガス（例えば空気又は不活性ガス）が封入されていてもよいし、真空状態とされていてもよい。なお、図示の例とは異なり、封止部９は、チップ７の外周面の一部（例えば実装基板５側の部分）又は全部から離れていたり、チップ７の上面を覆わずに外周面のみを覆っていたりしてもよい。

封止部９の外形は、例えば、概ね直方体状になるように形成されている。その平面視における形状及び大きさは、例えば、実装基板５の平面形状と同様であり、封止部９の側面は実装基板５の側面と概ね面一になっている。封止部９の上面（実装基板５とは反対側の面）は、例えば、平面状である。別の観点では、実装基板５の上面から封止部９の上面までの高さは、チップ７Ａの位置とチップ７Ｂの位置とで同じである。

封止部９は、例えば、樹脂によって構成されている。樹脂は、例えば、熱硬化性樹脂である。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂又はポリイミド樹脂である。樹脂には、当該樹脂よりも熱膨張係数が低い材料により形成された絶縁性粒子からなるフィラーが混入されていてもよい。絶縁性粒子の材料は、例えば、シリカ、アルミナ、フェノール、ポリエチレン、グラスファイバー又はグラファイトである。なお、封止部９は、樹脂以外の材料、例えば、アモルファス状態の無機材料によって構成されていてもよい。

チップ７、封止部９及び実装基板５の線膨張係数及びヤング率等の相対的な大きさは適宜に設定されてよい。例えば、封止部９は、チップ７に比較して、線膨張係数が大きく、また、ヤング率が小さい。

（ラダー型フィルタの構成）
図３は、フィルタ１の電気的構成の概要を模式的に示す回路図である。

既述の複数の外部端子３は、例えば、外部（例えばフィルタ１が実装される不図示の回路基板）から信号が入力される入力用外部端子３Ａと、外部へ信号を出力する出力用外部端子３Ｂと、基準電位が付与される基準電位用外部端子３Ｇとを含んでいる。フィルタ１は、入力用外部端子３Ａに入力された信号から不要な信号を除去して（不要な信号を減衰させて）出力用外部端子３Ｂに出力する。除去された不要な信号は、基準電位用外部端子３Ｇに逃がされる。

フィルタ１は、例えば、バンドパスフィルタであってもよいし、バンドエリミネーションフィルタであってもよい。バンドパスフィルタとしてのフィルタ１は、特定の帯域（通過帯域）の信号を入力用外部端子３Ａから出力用外部端子３Ｂへ通過させる。バンドエリミネーションフィルタとしてのフィルタ１は、入力用外部端子３Ａから出力用外部端子３Ｂへ通過する信号のうち特定の帯域（阻止帯域）の信号を減衰させる（除去する）。

フィルタ１は、例えば、複数の共振子２１（より詳細には２１Ｓ及び２１Ｐ）がラダー型に接続されたラダー型フィルタによって構成されている。具体的には、例えば、フィルタ１は、入力用外部端子３Ａと出力用外部端子３Ｂとの間に直列に接続された複数（図示の例では４つ）の直列共振子２１Ｓと、その直列のラインと基準電位部（ここでは基準電位用外部端子３Ｇ）とを接続する複数（図示の例では３つ）の並列共振子２１Ｐとを有している。

入力用外部端子３Ａから出力用外部端子３Ｂまでの複数の直列共振子２１Ｓを含むラインを直列腕２３ということがある。また、直列腕２３から基準電位部までの１つの並列共振子２１Ｐを含むラインを並列腕２５ということがある。直列腕２３は、通過帯域内又は阻止帯域外の信号の伝送に寄与している。並列腕２５は、通過帯域外又は阻止帯域内の信号を基準電位用外部端子３Ｇへ流すことに寄与している。

直列共振子２１Ｓの数及び並列共振子２１Ｐ（並列腕２５）の数は、適宜に設定されてよい。図示の例では、直列共振子２１Ｓ及び並列共振子２１Ｐは、それぞれ複数とされているが、それぞれ１つとすることも可能である。また、図示の例では、入力用外部端子３Ａに最も近い共振子２１は、直列共振子２１Ｓとされているが、並列共振子２１Ｐとされてもよい。出力用外部端子３Ｂについても同様である。チップ７内又はフィルタ１内の観点において、複数の並列共振子２１Ｐの一部又は全部は、同一の基準電位部に接続されていてもよいし、互いに短絡された複数の基準電位部に個別に接続されていてもよいし、互いに短絡されていない複数の基準電位部に個別に接続されていてもよい。

なお、本実施形態の説明において、複数の共振子２１がラダー型に接続されているという場合、例えば、上記のように、入力用外部端子３Ａと出力用外部端子３Ｂとの間に直列腕２３（別の観点では１つの直列共振子２１Ｓ又は直列に接続された複数の直列共振子２１Ｓ）が電気的に接続され、１以上の直列共振子２１Ｓの入力側又は出力側と基準電位部との間に１以上の並列腕２５（別の観点では１以上の並列共振子２１Ｐ）が電気的に接続されている状態を指す。

フィルタ１は、共振子２１以外の構成を含んでいても構わない。例えば、適宜な位置に、インダクタ及び／又はキャパシタを有していても構わない。図示の例では、直列共振子２１Ｓに並列に接続されたインダクタ２６が例示されている。インダクタ２６は、例えば、実装基板５に設けられた導体（例えば図２に示すように内部導体層１５Ｂ）によって構成されていてもよいし、チップ７に設けられた導体によって構成されていてもよい。このようなインダクタ２６は、例えば、バンドパスフィルタとしてのフィルタ１の通過帯域、又はバンドエリミネーションフィルタとしてのフィルタ１の阻止帯域を広げることに寄与する。

バンドパスフィルタとしてのフィルタ１と、バンドエリミネーションフィルタとしてのフィルタ１とでは、直列共振子２１Ｓの共振周波数と並列共振子２１Ｐの共振周波数との関係が異なる。以下では、バンドパスフィルタ、バンドエリミネーションフィルタの順に、直列共振子２１Ｓの共振周波数と並列共振子２１Ｐの共振周波数との関係について述べる。

（バンドパスフィルタ）
図４は、バンドパスフィルタとしてのフィルタ１における共振周波数の設定例を説明するための図である。

図４の上部のグラフにおいて、横軸は、周波数ｆ（Ｈｚ）を示し、縦軸は、インピーダンスの絶対値｜Ｚ｜（Ω）を示している。線ＬＳは直列共振子２１Ｓのインピーダンスを示している。線ＬＰは並列共振子２１Ｐのインピーダンスを示している。図４の下部のグラフにおいて、横軸は、周波数ｆ（Ｈｚ）を示し、縦軸は、減衰量Ａ（ｄＢ）を示している。線ＬＦは、フィルタ１の減衰量を示している。図４の上部のグラフの横軸と、図４の下部のグラフの横軸とは一致している。

弾性波共振子からなる共振子２１に係るインピーダンスの周波数特性においては、インピーダンスが極小値となる共振点と、インピーダンスが極大値となる反共振点とが現れる。共振点及び反共振点が現れる周波数を共振周波数（ｆｓｒ、ｆｐｒ）及び反共振周波数（ｆｓａ、ｆｐａ）とする。共振子２１において、反共振周波数は、例えば、共振周波数よりも高い。

直列共振子２１Ｓ及び並列共振子２１Ｐは、直列共振子２１Ｓ（線ＬＳ）の共振周波数ｆｓｒと並列共振子２１Ｐ（線ＬＰ）の反共振周波数ｆｐａとが概ね一致するように共振周波数及び反共振周波数が設定される。これにより、フィルタ１（線ＬＦ）は、並列共振子２１Ｐの共振周波数ｆｐｒから直列共振子２１Ｓの反共振周波数ｆｓａまでの周波数範囲（減衰域）よりも若干狭い範囲を通過帯域ＰＢとするバンドパスフィルタとして機能する。複数の直列共振子２１Ｓは、基本的に、共振周波数が互いに同等とされ、また、反共振周波数が互いに同等とされる。複数の並列共振子２１Ｐについても同様である。

上記から理解されるように、バンドパスフィルタとしてのフィルタ１においては、直列共振子２１Ｓの共振周波数は、並列共振子２１Ｐの共振周波数よりも高い。反共振周波数についても同様である。

（バンドエリミネーションフィルタ）
図５は、バンドエリミネーションフィルタとしてのフィルタ１における共振周波数の設定例を説明するための図である。

図５は、図４と同様の図である。図４と同様に、線ＬＳは直列共振子２１Ｓのインピーダンスを示し、線ＬＰは並列共振子２１Ｐのインピーダンスを示し、線ＬＦは、フィルタ１の減衰量を示している。

バンドエリミネーションフィルタとしてのフィルタ１においては、並列共振子２１Ｐ（線ＬＰ）の共振周波数ｆｐｒと、直列共振子２１Ｓ（線ＬＳ）の反共振周波数ｆｓａとが概ね一致するように共振周波数及び反共振周波数が設定される。これにより、フィルタ１（線ＬＦ）は、直列共振子２１Ｓの共振周波数ｆｓｒから並列共振子２１Ｐの反共振周波数ｆｐａまでの周波数範囲よりも若干狭い範囲を阻止帯域ＥＢとするエリミネーションフィルタとして機能する。複数の直列共振子２１Ｓは、基本的に、共振周波数が互いに同等とされ、また、反共振周波数が互いに同等とされる。複数の並列共振子２１Ｐについても同様である。

上記から理解されるように、バンドエリミネーションフィルタとしてのフィルタ１においては、バンドパスフィルタとしてのフィルタ１とは逆に、直列共振子２１Ｓの共振周波数は、並列共振子２１Ｐの共振周波数よりも低い。反共振周波数についても同様である。

（共振子の分配）
上記のように、フィルタ１は、電気的な観点においてラダー型に接続された複数の共振子２１を有している。この複数の共振子２１は、フィルタ１が含む２以上のチップ７に分配されている。そして、複数の共振子２１は、例えば、チップ７が実装される実装基板５を介して電気的に接続されている。具体的には、以下のとおりである。

図６は、チップ７Ａ及び７Ｂの実装基板５に対向する面を模式的に示す平面図である。

この図に示すチップ７Ｓ及び７Ｐのうち一方は、図２に示すチップ７Ａ及び７Ｂのうちの一方である。チップ７Ｓ及び７Ｐのうち他方は、チップ７Ａ及び７Ｂのうちの他方である。

チップ７は、例えば、チップ７の外形の大部分を構成している基本的に絶縁性の固着基板２７を有している。固着基板２７の実装基板５に対向する面（機能面２７ａ）には、共振子２１と、複数のチップ端子２９（より詳細には２９Ａ～２９Ｃ及び２９Ｇ）と、これらを接続している複数の配線３１とが位置している。

チップ端子２９及び配線３１は、例えば、機能面２７ａに位置している導体層３５によって構成されている。複数のチップ端子２９は、例えば、実装基板５のパッド１９（図２）と対向し、両者の間に介在するバンプ１１によってパッド１９に接合される。これにより、各チップ端子２９は、外部端子３（図１～図３）又は他のチップ端子２９に電気的に接続される。

複数のチップ端子２９は、例えば、入力用チップ端子２９Ａと、出力用チップ端子２９Ｂと、基準電位用チップ端子２９Ｇと、接続用チップ端子２９Ｃとを有している。入力用チップ端子２９Ａは、パッド１９を介して入力用外部端子３Ａ（図３）に電気的に接続される。出力用チップ端子２９Ｂは、パッド１９を介して出力用外部端子３Ｂに電気的に接続される。基準電位用チップ端子２９Ｇは、パッド１９を介して基準電位用外部端子３Ｇ（図３）に電気的に接続される。チップ７Ｓの接続用チップ端子２９Ｃは、パッド１９を介してチップ７Ｐの接続用チップ端子２９Ｃと電気的に接続される。図６において、点線で示す配線３３は、バンプ１１及び実装基板５の導体によって構成される電気的経路を模式的に示している。

図３と図６との比較から理解されるように、全て（図示の例では４つ）の直列共振子２１Ｓは、チップ７Ｓに設けられている。また、全て（図示の例では３つ）の並列共振子２１Ｐはチップ７Ｐに設けられている。そして、複数の共振子２１は、例えば、複数の配線３１、複数の接続用チップ端子２９Ｃ及び複数の配線３３によってラダー型に接続されている。

従って、チップ７Ｓ（チップ７Ａ及び７Ｂの一方）が有する共振子２１の共振周波数と、チップ７Ｐ（チップ７Ａ及び７Ｂの他方）が有する共振子２１の共振周波数とは互いに異なっている。より詳細には、バンドパスフィルタとしてのフィルタ１においては、チップ７Ｓの共振周波数はチップ７Ｐの共振周波数よりも高い。逆に、バンドエリミネーションフィルタとしてのフィルタ１においては、チップ７Ｓの共振周波数はチップ７Ｐの共振周波数よりも低い。

なお、図６は、直列共振子２１Ｓ及び並列共振子２１Ｐが２つのチップ７に分配されることを説明するための模式図に過ぎない。そして、図解を容易にするために、複数の共振子２１の大きさが同じとされたり、複数の共振子２１が１列に一定のピッチで配列されたり、配線３１の形状が簡素化されたりしている。実際には、共振子２１、チップ端子２９及び配線３１の形状、大きさ及び配置等は、図示の例とは異なる任意のものとされてよい。また、図６では、図３に示したインダクタ２６を直列共振子２１Ｓに並列接続するためのチップ端子２９及び配線３１など、一部の構成の図示は省略されている。ただし、図６のように、共振子２１を一列に配置できる場合には、弾性波の伝搬方向に他の共振子２１が位置しないため、ノイズ等を抑制することができる。特に、音響膜を必要とするような５ＧＨｚを超える高周波信号を扱うときには、従来の表面を伝搬する弾性波ではなく、板波を用いることから、より弾性波の伝搬方向に共振子が重なる場合の影響が大きくなる恐れがあるため有効である。

また、直列共振子２１Ｓを一列に並べるときには、配線３１を共振子の伝搬方向における長さと同程度まで幅広にすることができる。その結果、配線の電気抵抗を小さくすることができるのでロスを低減することができる。特に、５ＧＨｚを超えるような高周波信号を扱う次世代のデバイスにおいては入力電力も大きくなることも想定されるために有用である。

このように１つのフィルタにおいて、チップ７を２以上に分割することで、チップごとに設計を最適化することができる。

（共振子の構成）
図７は、共振子２１の構成を模式的に示す平面図であり、図６に示す機能面２７ａの一部を拡大して示す図に相当している。

図７では、便宜的に、Ｄ１軸、Ｄ２軸及びＤ３軸からなる直交座標系を付す。図７及び後述の図８を参照して共振子２１について説明する場合においては、Ｄ３軸の正側を上方として、上面又は下面等の用語を用いることがある。なお、Ｄ１軸は、機能面２７ａに沿って伝搬する弾性波の伝搬方向に平行になるように定義され、Ｄ２軸は、機能面２７ａに平行かつＤ１軸に直交するように定義され、Ｄ３軸は、機能面２７ａに直交するように定義されている。

共振子２１は、いわゆる１ポート弾性波共振子によって構成されている。共振子２１は、例えば、紙面両側に示された２つの配線３１の一方から入力された信号を２つの配線３１の他方から出力する。この際、共振子２１は、電気信号から弾性波への変換及び弾性波から電気信号への変換を行う。

共振子２１は、例えば、既述の固着基板２７（その少なくとも機能面２７ａ側の一部）と、機能面２７ａ上に位置する励振電極３７と、励振電極３７の両側に位置する１対の反射器３９とを含んでいる。図６に例示したように、固着基板２７は、複数の共振子２１に共用されることがある。以下の説明では、便宜上、励振電極３７及び１つの反射器３９の組み合わせ（共振子２１の電極部）が共振子２１であるかのように表現することがある。励振電極３７及び反射器３９は、既述の導体層３５によって構成されている。

機能面２７ａは、圧電性を有している。励振電極３７は、例えば、共振子２１に入力された電気信号の波形に応じた波形を有する弾性波を機能面２７ａに生じさせることに寄与する。この弾性波の共振現象が利用されることによって図４及び図５に示したインピーダンスの周波数特性が実現される。反射器３９は、弾性波の漏れを低減して、電気信号と弾性波との間の変換効率を向上させることに寄与する。

（共振子の電極部）
励振電極３７は、ＩＤＴ（Interdigital Transducer）電極によって構成されており、１対の櫛歯電極４１を含んでいる。なお、視認性を良くするために、一方の櫛歯電極４１にはハッチングを付している。各櫛歯電極４１は、例えば、バスバー４３と、バスバー４３から互いに並列に延びる複数の電極指４５と、複数の電極指４５間においてバスバー４３から突出するダミー電極４７とを含んでいる。１対の櫛歯電極４１は、複数の電極指４５が互いに噛み合うように（交差するように）配置されている。

バスバー４３は、例えば、概略、一定の幅で弾性波の伝搬方向（Ｄ１方向）に直線状に延びる長尺状に形成されている。そして、一対のバスバー４３は、弾性波の伝搬方向に直交する方向（Ｄ２方向）において互いに対向している。なお、バスバー４３は、幅が変化したり、弾性波の伝搬方向に対して傾斜したりしていてもよい。

各電極指４５は、例えば、概略、一定の幅で弾性波の伝搬方向に直交する方向（Ｄ２方向）に直線状に延びる長尺状に形成されている。各櫛歯電極４１において、複数の電極指４５は、弾性波の伝搬方向に配列されている。また、一方の櫛歯電極４１の複数の電極指４５と他方の櫛歯電極４１の複数の電極指４５とは、基本的には交互に配列されている。

複数の電極指４５のピッチｐ（例えば互いに隣り合う２本の電極指４５の中心間距離）は、励振電極３７内において基本的に一定である。なお、励振電極３７は、一部にピッチｐに関して特異な部分を有していてもよい。特異な部分としては、例えば、大部分（例えば８割以上）よりもピッチｐが狭くなる狭ピッチ部、大部分よりもピッチｐが広くなる広ピッチ部、少数の電極指４５が実質的に間引かれた間引き部が挙げられる。

以下において、ピッチｐという場合、特に断りがない限りは、上記のような特異な部分を除いた部分（複数の電極指４５の大部分）のピッチをいうものとする。また、特異な部分を除いた大部分の複数の電極指４５においても、ピッチが変化しているような場合においては、大部分の複数の電極指４５のピッチの平均値をピッチｐの値として用いてよい。

電極指４５の本数は、共振子２１に要求される電気特性等に応じて適宜に設定されてよい。図７は模式図であることから、電極指４５の本数は少なく示されている。実際には、図示よりも多くの電極指４５が配列されてよい。後述する反射器３９のストリップ電極５１についても同様である。

複数の電極指４５の長さは、例えば、互いに同等である。なお、励振電極３７は、複数の電極指４５の長さ（別の観点では交差幅）が伝搬方向の位置に応じて変化する、いわゆるアポダイズが施されていてもよい。電極指４５の長さ及び幅は、要求される電気特性等に応じて適宜に設定されてよい。

ダミー電極４７は、例えば、概ね一定の幅で弾性波の伝搬方向に直交する方向に突出している。その幅は、例えば電極指４５の幅と同等である。また、複数のダミー電極４７は、複数の電極指４５と同等のピッチで配列されており、一方の櫛歯電極４１のダミー電極４７の先端は、他方の櫛歯電極４１の電極指４５の先端とギャップを介して対向している。なお、励振電極３７は、ダミー電極４７を含まないものであってもよい。

１対の反射器３９は、弾性波の伝搬方向において複数の励振電極３７の両側に位置している。各反射器３９は、例えば、電気的に浮遊状態とされてもよいし、基準電位が付与されてもよい。各反射器３９は、例えば、格子状に形成されている。すなわち、反射器３９は、互いに対向する１対のバスバー４３と、１対のバスバー４３間において延びる複数のストリップ電極５１とを含んでいる。複数のストリップ電極５１のピッチ、及び互いに隣接する電極指４５とストリップ電極５１とのピッチは、基本的には複数の電極指４５のピッチと同等である。

１対の櫛歯電極４１に電圧が印加されると、複数の電極指４５によって圧電性を有する機能面２７ａに電圧が印加され、機能面２７ａが振動する。これにより、Ｄ１方向に伝搬する弾性波が励振される。弾性波は、複数の電極指４５によって反射される。そして、複数の電極指４５のピッチｐを概ね半波長（λ／２）とする定在波が立つ。定在波によって圧電膜５７に生じる電気信号は、複数の電極指４５によって取り出される。このような原理により、共振子２１は、ピッチｐを半波長とする弾性波の周波数を共振周波数とする共振子として機能する。反共振周波数は、共振周波数及び容量比によって規定される。

上記から理解されるように、原理的及び／又は原則的には、ピッチｐを小さくすると、共振周波数（及び反共振周波数）は高くなる。より詳細には、共振周波数とピッチｐとの関係は反比例の関係に近い。別の観点では、共振周波数が高い共振子２１のピッチｐは、共振周波数が低い共振子２１のピッチｐよりも短い。ただし、後述する説明から理解されるように、本実施形態においては、必ずしもこの限りではない。

特に図示しないが、１つの共振子２１は、図７に示した構成が２以上に分割されて構成されていてもよい。例えば、共振子２１は、励振電極３７及び１対の反射器３９の組み合わせを複数有し、その複数の励振電極３７が直列に接続されて構成されていてもよい。この場合、例えば、１つの励振電極３７に印加される電圧を下げ、共振子２１全体としての耐電力性を向上させることができる。各直列共振子２１Ｓが複数の励振電極３７を有しているか否かは、例えば、並列腕２５との接続位置を基準に特定してよい。例えば、互いに直列に接続されている２つの励振電極３７間に並列腕２５が接続されていなければ、その２つの励振電極３７は、同一の直列共振子２１Ｓを構成している。

（固着基板及び導体層）
図８は、図７のVIII－VIII線における断面図である。ここでは、チップ７Ａの断面を紙面右側に、チップ７Ｂの断面を紙面左側に示している。両者の縮尺は一致している。

まず、チップ７Ａ及びチップ７Ｂに共通する事項について説明する。固着基板２７は、例えば、支持基板５３と、支持基板５３上に位置する多層膜５５と、多層膜５５上に位置する圧電膜５７とを有している。圧電膜５７の上面は、既述の機能面２７ａを構成している。すなわち、導体層３５（励振電極３７等）は、圧電膜５７上に位置している。

圧電膜５７は、例えば、電気信号と弾性波との間の変換に直接に寄与する部分である。多層膜５５は、例えば、圧電膜５７を伝搬する弾性波を反射して弾性波のエネルギーを圧電膜５７に閉じ込めることに寄与している。支持基板５３は、例えば、多層膜５５及び圧電膜５７の強度を補強することに寄与している。

このような構成の固着基板２７では、例えば、弾性波として、スラブモードのものが利用されてよい。スラブモードの弾性波の伝搬速度（音速）は、一般的なＳＡＷ（Surface Acoustic Wave）の伝搬速度よりも速い。例えば、一般的なＳＡＷの伝搬速度が３０００～４０００ｍ／ｓであるのに対して、スラブモードの弾性波の伝搬速度は１００００ｍ／ｓ以上である。その結果、比較的高い周波数領域での共振及び／又はフィルタリングを実現することが容易化される。例えば、１μｍ以上のピッチｐで５ＧＨｚ以上の共振周波数を実現することも可能である。

特に図示しないが、圧電膜５７の上面は、導体層３５（チップ端子２９を除く）の上から絶縁性の保護膜によって覆われていてもよい。保護膜の材料は、例えば、ＳｉＯ_２又はＳｉ_３Ｎ_４である。保護膜は、これらの材料からなる複数層の積層体であってもよい。保護膜は、単に導体層３５の腐食を低減するためのものであってもよいし、温度補償に寄与するものであってもよい。保護膜が設けられる場合等において、励振電極３７及び反射器３９の上面又は下面には、弾性波の反射係数を向上させるために、絶縁体又は金属からなる付加膜が設けられてもよい。

チップ７の各層の具体的な構成は、例えば、以下のとおりである。

（支持基板）
支持基板５３は、直接的には、共振子２１の電気的特性に影響しない。従って、支持基板５３の材料及び寸法は適宜に設定されてよい。支持基板５３の材料は、例えば、絶縁材料であり、絶縁材料は、例えば、樹脂又はセラミックである。なお、支持基板５３は、圧電膜５７等に比較して熱膨張係数が低い材料によって構成されていてもよい。この場合、例えば、温度変化によって共振子２１の周波数特性が変化してしまう蓋然性を低減することができる。このような材料としては、例えば、シリコン等の半導体、サファイア等の単結晶及び酸化アルミニウム質焼結体等のセラミックを挙げることができる。なお、支持基板５３は、互いに異なる材料からなる複数の層が積層されて構成されていてもよい。支持基板５３の厚さは、例えば、圧電膜５７よりも厚い。

（多層膜）
多層膜５５は、複数の音響膜５９を順に積層することによって構成されている。複数の音響膜５９は、互いに重なり合うもの同士で材料が互いに異なっている。別の観点では、複数の音響膜５９は、互いに重なり合うもの同士で音響インピーダンスが互いに異なっている。これにより、例えば、互いに重なり合う音響膜５９の界面において弾性波を反射させることが容易化される。図示の例では、第１音響膜５９Ａと、当該第１音響膜５９Ａの材料とは異なる材料からなる第２音響膜５９Ｂとが交互に積層されている。すなわち、多層膜５５は、２種の材料によって構成されている。もちろん、図示の例とは異なり、多層膜５５は、３種以上の材料によって構成されていてもよい。

複数の音響膜５９の材料は、音響インピーダンス等の観点から適宜に設定されてよい。例えば、第２音響膜５９Ｂの材料の音響インピーダンスは、第１音響膜５９Ａの材料の音響インピーダンスよりも高くされてよい。これにより、例えば、両者の界面において弾性波の反射率が比較的高くなる。具体的には、例えば、第１音響膜５９Ａの材料は、二酸化ケイ素（ＳｉＯ_２）とされてよい。この場合において、第２音響膜５９Ｂの材料は、例えば、五酸化タンタル（Ｔａ_２Ｏ_５）、酸化ハフニウム（ＨｆＯ_２）、二酸化ジルコニウム（ＺｒＯ_２）、酸化チタン（ＴｉＯ_２）又は酸化マグネシウム（ＭｇＯ）とされてよい。

第１音響膜５９Ａ及び第２音響膜５９Ｂの音響インピーダンスの関係が上記のようなものである場合において、圧電膜５７に接する層は、例えば、第１音響膜５９Ａとされてよい。支持基板５３に接する層については第１音響膜５９Ａであってもよいし、第２音響膜５９Ｂであってもよい。

多層膜５５の積層数（音響膜５９の層数）は適宜に設定されてよい。一例を挙げると、積層数は、３層以上１２層以下である。もちろん、積層数は、２層であってもよいし、１３層以上であってもよい。また、積層数は、偶数でもよいし、奇数でもよい。

音響膜５９の厚さは適宜に設定されてよい。例えば、各チップ７において、全ての音響膜５９は、互いに厚さが同一であってもよいし、一部又は全部の音響膜５９同士において互いに厚さが異なっていてもよい。図示の例では、各チップ７において、複数の第１音響膜５９Ａの厚さは互いに同一であり、複数の第２音響膜５９Ｂの厚さは互いに同一である。また、この例では、第１音響膜５９Ａの厚さと、第２音響膜５９Ｂの厚さとは互いに異なっている。換言すれば、互いに同一の材料からなる音響膜５９同士は同一の厚さを有し、互いに異なる材料からなる音響膜５９同士は互いに異なる厚さを有している。ただし、図示の例とは異なり、第１音響膜５９Ａの厚さと第２音響膜５９Ｂの厚さとが互いに同一であってもよいし、第１音響膜５９Ａ同士で厚さが異なっていてもよいし、第２音響膜５９Ｂ同士で厚さが異なっていてもよい。

互いに重なり合う音響膜５９の間には、両者の密着性の向上及び／又は拡散の低減のための付加的な層が挿入されてもよい。付加的な層の厚さは、特性への影響が無視できる程度に薄くされる。例えば、付加的な層の厚さは概ね２ｐの１％以下である。本開示の説明においては、そのような付加的な層が設けられている場合においても、付加的な層の存在を無視した表現をすることがある。圧電膜５７と多層膜５５との間等についても同様である。

（圧電膜）
圧電膜５７は、例えば、圧電性を有する単結晶によって構成されている。より具体的には、例えば、圧電膜５７は、タンタル酸リチウム（ＬｉＴａＯ_３）の単結晶又はニオブ酸リチウム（ＬｉＮｂＯ_３）の単結晶によって構成されている。圧電膜５７のカット角は、公知のカット角も含め、種々のものとされてよい。例えば、圧電膜５７は、回転ＹカットＸ伝搬のものとされてよい。すなわち、弾性波の伝搬方向（Ｄ１方向）とＸ軸とは略一致してよい（例えば両者の差は±１０°）。このときの圧電膜５７の法線（Ｄ３軸）に対するＹ軸の傾斜角は適宜に設定されてよい。

（導体層）
導体層３５は、これまでに述べてきたように、例えば、励振電極３７、反射器３９、配線３１及びチップ端子２９を構成している。なお、これらの各部位のいずれかは、その全部又は一部が導体層３５以外の導体層によって構成されていてもよい。例えば、励振電極３７、反射器３９及び配線３１の厚み全部が導体層３５によって構成される一方で、チップ端子２９は、導体層３５とその上に重ねられた他の導体層とによって構成されていてもよい。

導体層３５は、例えば、金属により形成されている。金属は、適宜な種類のものとされてよく、例えば、アルミニウム（Ａｌ）又はＡｌを主成分とする合金（Ａｌ合金）である。Ａｌ合金は、例えば、アルミニウム－銅（Ｃｕ）合金である。なお、導体層３５は、複数の金属層から構成されていてもよい。例えば、Ａｌ又はＡｌ合金と、圧電膜５７との間に、これらの接合性を強化するためのチタン（Ｔｉ）からなる比較的薄い層が設けられていてもよい。

（厚さの一例）
各層の具体的な厚さは適宜に設定されてよい。以下では、その一例を示す。上記のように電極指４５のピッチをｐとする。このとき、圧電膜５７の厚さは、０．３ｐ以上０．６ｐ以下とされてよい。第１音響膜５９Ａの厚さは、０．１０ｐ以上又は０．１４ｐ以上とされてよく、また、０．２８ｐ以下又は０．２６ｐ以下とされてよく、前記の下限と上限とは適宜に組み合わされてよい。また、第２音響膜５９Ｂの厚さは、０．０８ｐ以上又は１．９０ｐ以上とされてよく、また、２．００ｐ以下又は０．２０ｐ以下とされてよく、前記の下限と上限とは、矛盾しない限り、適宜に組み合わされてよい。導体層３５の厚さは、例えば、０．０４ｐ以上０．１７ｐ以下とされてよい。

（チップ同士の異同）
既述のように、チップ７Ａ及び７Ｂは、共振子２１の共振周波数が互いに異なっている。ここでは、チップ７Ａが有する共振子２１の共振周波数がチップ７Ｂが有する共振子２１の共振周波数よりも高いものとする。従って、例えば、バンドパスフィルタとしてのフィルタ１においては、直列共振子２１Ｓを有するチップ７Ｓはチップ７Ａであり、並列共振子２１Ｐを有するチップ７Ｐはチップ７Ｂである。逆に、バンドエリミネーションフィルタとしてのフィルタ１においては、並列共振子２１Ｐを有するチップ７Ｐがチップ７Ａであり、直列共振子２１Ｓを有するチップ７Ｓがチップ７Ｂである。

チップ７Ａとチップ７Ｂとは、複数の音響膜５９及び圧電膜５７の、合計の積層数、積層方向における材料の並び順及び膜同士の厚さの比が互いに同じである。一方で、チップ７Ａとチップ７Ｂとは、複数の音響膜５９及び圧電膜５７の合計厚さが互いに異なっている。具体的には、チップ７Ａにおける複数の音響膜５９及び圧電膜５７の合計厚さは、チップ７Ｂにおける複数の音響膜５９及び圧電膜５７の合計厚さよりも薄い。換言すれば、膜同士の比率を維持したままチップ７Ｂの多層膜５５及び圧電膜５７の構成を厚さ方向に縮小すると、チップ７Ａの多層膜５５及び圧電膜５７の構成となる。

例えば、図示の例では、いずれのチップ７においても、合計の積層数は、７層（音響膜５９の６層及び圧電膜５７の１層）である。従って、チップ７Ａとチップ７Ｂとは、複数の音響膜５９及び圧電膜５７の合計の積層数が同一である。

図示の例について、さらに、第１音響膜５９Ａの材料としてＳｉＯ_２を例に取り、第２音響膜５９Ｂの材料としてＴａ_２Ｏ_５を例に取り、圧電膜５７の材料としてＬｉＴａＯ_３を例に取る。このとき、いずれのチップ７においても、下から順に、Ｔａ_２Ｏ_５、ＳｉＯ_２、Ｔａ_２Ｏ_５、ＳｉＯ_２、Ｔａ_２Ｏ_５、ＳｉＯ_２、ＬｉＴａＯ_３の順に積層されている。かつＬｉＴａＯ_３のカット角はチップ７Ａとチップ７Ｂとで同一である。従って、チップ７Ａとチップ７Ｂとは、複数の音響膜５９及び圧電膜５７の、その積層方向における材料の並び順が同一である。

なお、上記のように、カット角がフィルタ１の周波数特性に影響を及ぼす層（圧電膜５７）については、カット角が同一である場合に同一の材料であるものとされてよい。逆に言えば、各層において、フィルタ１の周波数特性に及ぼす影響を無視できる事項については、同一の材料か否かの判断において考慮されなくてよい。

図示の例では、以下のように表される下側の層からの厚さの比、第２音響膜５９Ｂ（最下層）の厚さ：第１音響膜５９Ａの厚さ（下から２層目）：第２音響膜５９Ｂの厚さ（下から３層目）：第１音響膜５９Ａの厚さ（下から４層目）：第２音響膜５９Ｂの厚さ（下から５層目）：第１音響膜５９Ａの厚さ（下から６層目）：圧電膜５７の厚さは、チップ７Ａとチップ７Ｂとで同一である。従って、チップ７Ａとチップ７Ｂとは、複数の音響膜５９及び圧電膜５７の膜同士の厚さの比が同一である。

なお、チップ７Ａにおける膜同士の比と、チップ７Ｂにおける膜同士の比とが同一であるといっても、製造の精度に起因する差及び本開示の趣旨に照らして許容可能な差等が存在してもよいことはもちろんである。例えば、チップ７Ａにおける比（第１の膜の厚さ／第２の膜の厚さとする。）と、チップ７Ｂにおける比（前記第１の膜に対応する膜の厚さ／前記第２の膜に対応する膜の厚さとする。）との差が、チップ７Ａにおける比とチップ７Ｂにおける比との平均の５％以内の場合、チップ７Ａにおける比とチップ７Ｂにおける比とは互いに同一であると捉えられてよい。

膜厚比の差が５％以内の範囲で、各膜の厚みが変動しても、共振子２１としての特性を維持することができる。例えば、図１２，図１３に圧電膜の厚さおよび音響膜の厚さがインピーダンスの位相の最大値に及ぼす影響をシミュレーションした結果を示す。

（圧電膜の厚さ）
電極指４５のピッチｐ及び圧電膜５７の厚さｔ０を種々設定し、共振子２１の特性をシミュレーション計算により求めた。ピッチｐ及び厚さｔ０以外のシミュレーションの条件は、以下のとおりである。
圧電膜：
材料：ＬｉＴａＯ_３
オイラー角：（０°，１６°，０°）
厚さ：ｔ０
第１音響膜：
材料：ＳｉＯ_２
厚さ（ｔ１）： ｔ０：ｔ１＝０．４０：０．２０となるようにｔ０の値に応じて設定
第２音響膜：
材料：ＨｆＯ_２
厚さ（ｔ２）： ｔ０：ｔ２＝０．４０：０．１６となるようにｔ０の値に応じて設定

図１２は、インピーダンスの位相の最大値θｍａｘを算出した結果を示す等高線図である。この図において、線Ｌ２１及び線Ｌ２２は、最大値θｍａｘが概ね８２°以上となる範囲を示す直線である。

図１２において、同じピッチの一の値に着目すると、最大値θｍａｘの値が所定の大きさ以上（例えば８２°以上）となる厚さｔ０の値には幅があることが分かる。例えば、±５％程度の変動は可能であることが分かる。

（音響膜の厚さ）
次に、上記のシミュレーションにおける第１音響膜５９Ａの厚さｔ１及び第２音響膜５９Ｂの厚さｔ２の圧電膜７の厚さｔ０の値に対する比率は、インピーダンスの位相の最大値θｍａｘが大きくなるように選択されている。具体的には、以下のとおりである。

厚さｔ０の値を一定としつ、厚さｔ１及び厚さｔ２の値を種々設定してシミュレーション計算を行い、共振子２１の特性をシミュレーション計算により求めた。このシミュレーションの条件は、図１２に係るシミュレーションの条件と概ね同様である。以下に、図１２に係るシミュレーションの条件と異なる条件を示す。
圧電膜の厚さｔ０：０．４０μｍ
第１層の厚さｔ１：０．１６μｍ～０．２４μｍ
第２層の厚さｔ２：０．０６μｍ～０．２８μｍ

図１３は、上記のシミュレーションによって算出されたインピーダンスの位相の最大値θｍａｘを示す図である。

この図に示されているように、ｔ１＝０．２０μｍかつｔ２＝０．１６μｍのときに、最大値θｍａｘは大きな値をとっている。このときの厚さｔ０～ｔ２の比率は、図１２のシミュレーションの条件の説明でも述べた、下記の比率となる。
ｔ０：ｔ１：ｔ２＝０．４０：０．２０：０．１６

図１３では、厚さｔ１及び／又は厚さｔ２の値が上記比率となる値から０．０２μｍ程度異なっていても、最大値θｍａｘの値として大きな値が得られることが分かる。０．０２μｍは、厚さｔ０（０．４０μｍ）の５％である。従って、厚さｔ１及び厚さｔ２は、第１構成例と同様に、上記の比率から±５％以内の範囲とされてもよいことが分かる。

また、各膜の厚さは、膜同士の厚さの比が互いに同じとしたときの値から、前記圧電膜の厚さは９７％以上１０３％以下であり、前記複数の音響膜のそれぞれの厚さは９５％以上１０５％以下としてもよい。このような値にすることで、周波数特性を安定して実現することができる。

図示の例では、チップ７Ａにおける支持基板５３の上面から圧電膜５７の上面までの厚さは、チップ７Ｂにおける支持基板５３の上面から圧電膜５７の上面までの厚さよりも薄い。従って、チップ７Ａとチップ７Ｂとは、複数の音響膜５９及び圧電膜５７の合計厚さが互いに異なっている。

多層膜５５及び圧電膜５７の厚さに対する導体層３５（励振電極３７及び反射器３９）の厚さの比率は、チップ７Ａとチップ７Ｂとで同一であってもよいし（図示の例）、異なっていてもよい。同様に、多層膜５５及び圧電膜５７の厚さに対する支持基板５３の厚さの比率は、チップ７Ａとチップ７Ｂとで同一であってもよいし（図示の例）、異なっていてもよい。また、チップ７Ａにおける複数の音響膜５９及び圧電膜５７の合計厚さと、チップ７Ｂにおける複数の音響膜５９及び圧電膜５７の合計厚さとの比は、チップ７Ａのピッチｐとチップ７Ｂのピッチｐとの比と同等であってもよいし（図示の例）、異なっていてもよい。

以上のとおり、本実施形態では、弾性波フィルタ１は、第１チップ（チップ７Ａ）と、チップ７Ａと電気的に接続されている第２チップ（チップ７Ｂ）とを有している。これらのチップ７それぞれは、順に積層的に配置されている支持基板５３、複数の音響膜５９、圧電膜５７及び励振電極３７を有している。複数の音響膜５９は、支持基板５３上に順に積層されており、互いに重なり合うもの同士で材料が互いに異なっている。チップ７Ａとチップ７Ｂとは、複数の音響膜５９及び圧電膜５７の、合計の積層数、積層方向における材料の並び順及び膜同士の厚さの比が互いに同じである。また、チップ７Ａと及びチップ７Ｂとは、複数の音響膜５９及び圧電膜５７の合計厚さが互いに異なっている。

従って、例えば、１つのチップ７によって弾性波フィルタを構成した場合に比較して、フィルタ１の挿入損失及びスプリアスを低減することができる。具体的には、例えば、以下のとおりである。

直列共振子２１Ｓと並列共振子２１Ｐとの間の周波数差は、通常、励振電極３７のピッチｐを直列共振子２１Ｓと並列共振子２１Ｐとで異ならせることによって実現される。一方、フィルタ１のように多層膜５５及び圧電膜５７を用いた高周波デバイスにおいては、ピッチｐを小さくしても共振子２１の周波数が高くなり難い。その結果、直列共振子２１Ｓと並列共振子２１Ｐとの間の周波数差を確保することが困難になる。

また、多層膜５５及び圧電膜５７の材料及び膜厚等については、例えば、挿入損失及びスプリアスが低減されるように、シミュレーション及び／又は実験に基づいて最適設計がなされる（最適な設計値が求められる）。この設計値は、例えば、ピッチｐとの相関が高い。従って、直列共振子２１Ｓと並列共振子２１Ｐとの間でピッチｐの差を大きくして、両者の周波数差を確保しようとすると、少なくとも一方の共振子２１において挿入損失及び／又はスプリアスが増加することになる。

ここで、先行出願１に示されているように、圧電膜５７及び／又は多層膜５５が薄くなると、共振周波数が高くなる。一方、本実施形態では、チップ７Ａの膜厚をチップ７Ｂの膜厚よりも薄くしている。従って、チップ７Ａにおける周波数をチップ７Ｂにおける周波数よりも高くすることが容易化される。ひいては、直列共振子２１Ｓと並列共振子２１Ｐとの間の周波数差を確保することが容易化される。

また、チップ７Ａとチップ７Ｂとの間で、圧電膜５７及び多層膜５５における、積層数、材料の積層順及び膜厚比はそれぞれ互いに同一である。従って、例えば、各チップ７において、ピッチｐとの相関において最適設計に近い圧電膜５７及び多層膜５５の構成を採用することができる。その結果、フィルタ１全体として、挿入損失及び／又はスプリアスを低減することができる。

なお、上記の説明から理解されるように、基本的に、ピッチｐが相対的に小さいチップ７（ここでは７Ａ）において、圧電膜５７及び多層膜５５の合計の厚さが薄くされる。ただし、既に言及したように、チップ７Ａとチップ７Ｂとの間のピッチｐの比と、チップ７Ａとチップ７Ｂとの間の圧電膜５７及び多層膜５５の合計の厚さの比とは同一とは限らない。例えば、各チップ７の設計において種々のパラーメータについて総合的に最適値を求めた結果、ピッチｐに対する多層膜５５及び圧電膜５７の合計の厚さの比が２つのチップ７同士で互いに異なるものとなる場合がある。また、２つのチップ７（７Ｓ及び７Ｐとは限らない）の周波数差の程度、及び／又は各種の層の厚さによっては、チップ７Ａのピッチｐとチップ７Ｂのピッチｐとが同等となることもあり得る。

また、本実施形態では、フィルタ１は、バンドパスフィルタを含んでいてよい。具体的には、チップ７Ａは、複数の直列共振子２１Ｓを有していてよい（チップ７Ｓであってよい）。チップ７Ｂは、複数の並列共振子２１Ｐを有していてよい（チップ７Ｐであってよい）。複数の直列共振子２１Ｓの共振周波数は、複数の並列共振子２１Ｐの共振周波数よりも高くされてよい。複数の直列共振子２１Ｓ及び複数の並列共振子２１Ｐは、互いに電気的に接続されてラダー型のバンドパスフィルタを構成してよい。チップ７Ａにおける複数の音響膜５９及び圧電膜５７の合計厚さがチップ７Ｂにおける複数の音響膜５９及び圧電膜５７の合計厚さよりも薄くされてよい。

この場合、例えば、比較的高い周波数帯（例えば５ＧＨｚ）に通過帯域を有するバンドパスフィルタを実現することができる。そして、このようなバンドパスフィルタにおいて、挿入損失及びスプリアスを低減することができる。

また、本実施形態では、フィルタ１は、バンドエリミネーションフィルタを含んでいてよい。具体的には、チップ７Ａは、複数の並列共振子２１Ｐを有していてよい（チップ７Ｐであってよい）。チップ７Ｂは、複数の直列共振子２１Ｓを有していてよい（チップ７Ｓであってよい）。複数の直列共振子２１Ｓの共振周波数は、複数の並列共振子２１Ｐの共振周波数よりも低くされてよい。複数の直列共振子２１Ｓ及び複数の並列共振子２１Ｐは、互いに電気的に接続されてラダー型のバンドパスフィルタを構成してよい。チップ７Ａにおける複数の音響膜５９及び圧電膜５７の合計厚さがチップ７Ｂにおける複数の音響膜５９及び圧電膜５７の合計厚さよりも薄くされてよい。

この場合、例えば、比較的高い周波数帯（例えば５ＧＨｚ）に通過帯域を有するバンドエリミネーションフィルタを実現することができる。そして、このようなバンドエリミネーションフィルタにおいて、挿入損失及びスプリアスを低減することができる。

上記のバンドパスフィルタ及びバンドエリミネーションフィルタについての記述は、以下のように纏めることができる。本実施形態では、チップ７Ａ及び７Ｂのそれぞれは、共振子２１を有してよい。チップ７Ａの共振子２１の共振周波数は、チップ７Ｂの共振子２１の共振周波数よりも高くされてよい。チップ７Ａにおける複数の音響膜５９及び圧電膜５７の合計厚さがチップ７Ｂにおける複数の音響膜５９及び圧電膜５７の合計厚さよりも薄くされてよい。

また、本実施形態では、例えば、チップ７Ａの支持基板５３の厚さは、チップ７Ｂの支持基板５３の厚さよりも薄い。

支持基板５３は、例えば、支持基板５３と多層膜５５（及び圧電膜５７）との間に生じる熱応力によって励振電極３７（共振子２１）の温度特性に影響を及ぼす。従って、多層膜５５及び圧電膜５７が相対的に薄いチップ７Ａにおいて支持基板５３が相対的に薄いことによって、２つのチップ７の間で温度特性を同等にすることが容易化される。別の観点では、２つのチップの双方において温度特性を向上させることが容易化される。

また、本実施形態では、フィルタ１は、実装基板５及び封止部９を更に有している。実装基板５は、チップ７Ａ及び７Ｂが実装されている第１面（実装基板５の上面）を有している。封止部９は、チップ７Ａ及び７Ｂの上から実装基板５の上面を覆っている。実装基板５の上面からチップ７Ａの実装基板５とは反対側の面までの高さｈ１は、実装基板５の上面からチップ７Ｂの実装基板５とは反対側の面までの高さｈ２よりも低い。実装基板５の上面から封止部９の実装基板５とは反対側の面までの高さは、チップ７Ａの位置とチップ７Ｂの位置とで同じである。

この場合、例えば、高さｈ１と高さｈ２とが同じ態様（当該態様も本開示に係る技術に含まれる。）に比較して、フィルタ１の温度が上昇したときのチップ７Ａの周波数の変化量が小さい。すなわち、チップ７Ａの温度特性が向上する。一方で、高さｈ１と高さｈ２とが同じ態様に比較して、チップ７Ｂの温度特性は低下する。これは、発明者らの実験によって確認されている。このような作用が生じる理由としては、例えば、高さｈ１が低いと、封止部９のチップ７Ａ上の部分が厚くなり、チップ７Ａの反りを抑制する効果が向上することが挙げられる。また、例えば、高さｈ１が低いと、封止部９のうちチップ７Ａの上方に位置する部分がチップ７Ｂの側方に位置することになり、チップ７Ｂの側面に応力を付与し、チップ７Ｂの反りを助長することが挙げられる。ここで、上記のような封止部９の影響を無視したときに、周波数が相対的に高いチップ７Ａは、チップ７Ｂに比較して温度特性が低くなりやすい。そこで、封止部９の影響を考慮したときに、チップ７Ａの温度特性をチップ７Ｂの温度特性に優先して向上させることによって、フィルタ１全体として、温度特性を向上させることができる。

また、本実施形態では、支持基板５３と多層膜５５とが直接接合されているが、間に追加層を含んでいてもよい。追加層としては、密着層や絶縁層であってもよいし、多層膜と同じ材料からなる積層膜であってもよい。そして、このような追加層は、チップ７Ａとチップ７Ｂとの両方に設けてもよいし、いずれか一方のみに設けてもよい。

また、本実施形態では、チップ７Ａとチップ７Ｂとで音響膜と圧電膜との厚さの比率を同一とし総厚みを異ならせることで、周波数差を実現しつつスプリアスを抑制する構成について例示したが、必ずしも層厚みを異ならせる必要はないのは勿論である。１つのフィルタでチップを分割して構成することで、先に述べたように共振子のレイアウトを調整することもできるし、例えば、２つのチップで電極材料や電極の層構成を異ならせたりして、耐電力を要する共振子のみ耐電力性をあげるようにしてもよい。また、２つのチップで実装基板への実装方法を異ならせることもできる。すなわち、一方のチップのみいわゆるウェハレベルパッケージとして、他方のチップは図２に示すように実装されていてもよい。一般的に樹脂で構成されるウェハレベルパッケージにはＣｕ配線等を精度よくパターニングすることができるので、インダクタや容量を精度よく作りこむ必要のある共振子のみウェハレベルパッケージされるチップに作成してもよい。

＜弾性波フィルタの利用例＞
以下、上述したフィルタ１を含む種々の電子部品及び電子機器をいくつか例示する。

（分波器）
図９は、フィルタ１の利用例としての分波器１０１の構成を模式的に示す回路図である。この図の紙面左上に示された符号から理解されるように、この図では、櫛歯電極４１が二叉のフォーク形状によって模式的に示され、反射器３９は両端が屈曲した１本の線で表わされている。

図示の分波器１０１は、より詳細には、デュプレクサとして構成されている。分波器１０１は、例えば、送信端子１０５からの送信信号をフィルタリングしてアンテナ端子１０３へ出力する送信フィルタ１０９と、アンテナ端子１０３からの受信信号をフィルタリングして１対の受信端子１０７に出力する受信フィルタ１１１とを有している。

図示の例では、バンドパスフィルタとしてのフィルタ１が送信フィルタ１０９に利用されている。特に図示しないが、バンドパスフィルタとしてのフィルタ１は、送信フィルタ１０９に代えて、又は加えて、受信フィルタ１１１に利用されてもよい。

分波器１０１は、例えば、送信フィルタ１０９を構成するチップ（ここではチップ７）と、受信フィルタ１１１を構成するチップとが同一の実装基板５に実装されて構成されてよい。この場合において、フィルタ１（ここでは送信フィルタ１０９）の一部と、他のフィルタ（ここでは受信フィルタ１１１）の一部又は全部とが同一のチップに設けられても構わない。又は、例えば、送信フィルタ１０９及び受信フィルタ１１１は、互いに別個に実装基板５及びチップを有しており（別個にパッケージされており）、不図示の回路基板に共に実装されていてもよい。

上記の説明から理解されるように、アンテナ端子１０３、送信端子１０５及び／又は受信端子１０７は、チップ端子２９（図６）と捉えられてもよいし、外部端子３（図１～図３）と捉えられてもよいし、フィルタ１が実装される不図示の回路基板に設けられている端子と捉えられてもよい。基準電位部１０８が端子である場合に、当該端子についても同様である。例えば、図示の例においては、送信端子１０５は、（送信フィルタ１０９としてのフィルタ１にとって）入力用チップ端子２９Ａ又は入力用外部端子３Ａと捉えられてよい。アンテナ端子１０３は、出力用チップ端子２９Ｂ又は出力用外部端子３Ｂと捉えられてよい。基準電位部１０８は、基準電位用チップ端子２９Ｇ又は基準電位用外部端子３Ｇと捉えられてよい。

上記のように、図示の例では、送信フィルタ１０９は、フィルタ１によって構成されている。フィルタ１の構成については、既に述べたとおりである。なお、既述のように、直列共振子２１Ｓ及び並列共振子２１Ｐの数は適宜に設定されてよく、図９では、図３及び図６とは異なる数で直列共振子２１Ｓ及び並列共振子２１Ｐが示されている。

受信フィルタ１１１は、図示の例では、共振子２１と、多重モード型フィルタ（ダブルモード型フィルタを含むものとする。）１１３とを含んで構成されている。多重モード型フィルタ１１３は、弾性波の伝搬方向に配列された複数（図示の例では３つ）の励振電極３７と、その両側に配置された１対の反射器３９とを有している。

（通信装置）
図１０は、フィルタ１の利用例としての通信装置１５１の要部を示すブロック図である。通信装置１５１は、電波を利用した無線通信を行うものであり、例えば、上記の分波器１０１を含んでいる。

通信装置１５１において、送信すべき情報を含む送信情報信号ＴＩＳは、ＲＦ－ＩＣ（Radio Frequency Integrated Circuit）１５３によって変調及び周波数の引き上げ（搬送波周波数を有する高周波信号への変換）がなされて送信信号ＴＳとされる。送信信号ＴＳは、バンドパスフィルタ１５５によって送信用の通過帯以外の不要成分が除去され、増幅器１５７によって増幅されて分波器１０１（送信端子１０５）に入力される。そして、分波器１０１（送信フィルタ１０９）は、入力された送信信号ＴＳから送信用の通過帯以外の不要成分を除去し、その除去後の送信信号ＴＳをアンテナ端子１０３からアンテナ１５９に出力する。アンテナ１５９は、入力された電気信号（送信信号ＴＳ）を無線信号（電波）に変換して送信する。

また、通信装置１５１において、アンテナ１５９によって受信された無線信号（電波）は、アンテナ１５９によって電気信号（受信信号ＲＳ）に変換されて分波器１０１（アンテナ端子１０３）に入力される。分波器１０１（受信フィルタ１１１）は、入力された受信信号ＲＳから受信用の通過帯以外の不要成分を除去して受信端子１０７から増幅器１６１へ出力する。出力された受信信号ＲＳは、増幅器１６１によって増幅され、バンドパスフィルタ１６３によって受信用の通過帯以外の不要成分が除去される。そして、受信信号ＲＳは、ＲＦ－ＩＣ１５３によって周波数の引き下げ及び復調がなされて受信情報信号ＲＩＳとされる。

なお、送信情報信号ＴＩＳ及び受信情報信号ＲＩＳは、適宜な情報を含む低周波信号（ベースバンド信号）でよく、例えば、アナログの音声信号もしくはデジタル化された信号である。無線信号の通過帯は、適宜に設定されてよく、本実施形態では、比較的高周波の通過帯（例えば５ＧＨｚ以上）も可能である。変調方式は、位相変調、振幅変調、周波数変調もしくはこれらのいずれか２つ以上の組み合わせのいずれであってもよい。回路方式は、図１０では、ダイレクトコンバージョン方式を例示したが、それ以外の適宜なものとされてよく、例えば、ダブルスーパーヘテロダイン方式であってもよい。また、図１０は、要部のみを模式的に示すものであり、適宜な位置にローパスフィルタやアイソレータ等が追加されてもよいし、また、増幅器等の位置が変更されてもよい。

（複合フィルタ）
図１１（ａ）は、フィルタ１の利用例としての複合フィルタ２０１の構成を模式的に示すブロック図である。

複合フィルタ２０１は、例えば、入力端子２０３Ａに入力された信号のうち所定の通過帯域の信号を出力端子２０３Ｂから出力するバンドパスフィルタとして構成されている。複合フィルタ２０１は、入力端子２０３Ａと出力端子２０３Ｂとの間に直列に接続された広帯域フィルタ２０５と、バンドエリミネーションフィルタとしてのフィルタ１（以下、「フィルタ１Ｅ」というものとする。）とを有している。なお、広帯域フィルタ２０５及びフィルタ１Ｅの入力端子２０３Ａ側から出力端子２０３Ｂ側への接続順は、図示の例とは逆であってもよい。

広帯域フィルタ２０５は、弾性波フィルタであってもよいし、弾性波を利用しないフィルタであってもよい。後者としては、例えば、インダクタ（コイル）及びキャパシタ（コンデンサ）を含む並列共振回路を利用するもの、及び導体間に誘電体を配置した誘電体共振器を利用するもの（誘電体フィルタ）を挙げることができる。並列共振回路を利用するものとしては、例えば、セラミックからなる積層基板にインダクタ及びキャパシタとなる導体を配置したＬＴＣＣ（Low Temperature Co-fired Ceramics）フィルタを挙げることができる。

入力端子２０３Ａ及び出力端子２０３Ｂは、図９に示した各種の端子と同様に、チップ端子２９と捉えられてもよいし、外部端子３と捉えられてもよいし、広帯域フィルタ２０５及びフィルタ１が実装される不図示の回路基板に設けられた端子と捉えられてもよい。別の観点では、広帯域フィルタ２０５及びフィルタ１Ｅは、例えば、一部が同一のチップに構成されていてもよいし、互いに異なるチップに構成されて共にパッケージングされていてもよいし、互いに別個にパッケージングされて不図示の回路基板に実装されていてもよい。

図１１（ｂ）は、広帯域フィルタ２０５及びフィルタ１Ｅのフィルタ特性を示す図であり、図４及び図５の下部のグラフと同様の図である。線ＬＷは、広帯域フィルタ２０５の特性を示している。線ＬＥは、フィルタ１Ｅの特性を示している。

広帯域フィルタ２０５の通過帯域ＰＢｗは、例えば、フィルタ１Ｅの阻止帯域ＥＢの帯域幅よりも広い。また、広帯域フィルタ２０５の通過帯域ＰＢｗの両側の減衰量の変化率（ここでは絶対値のみに着目する。以下、同様。）は、フィルタ１Ｅの阻止帯域ＥＢの両側の減衰量の変化率よりも小さい（傾きが緩やかである。）。通常、この変化率が大きいほどフィルタの特性がよいとされる。阻止帯域ＥＢは、通過帯域ＰＢｗに対してその低周波側に隣接している。

図１１（ｃ）は、複合フィルタ２０１のフィルタ特性を示す図であり、図１１（ｂ）と同様の図である。

この図に示されているように、複合フィルタ２０１のフィルタ特性は、広帯域フィルタ２０５のフィルタ特性において、通過帯域ＰＢｗの低周波側における減衰量の変化率を大きくしたようなものとなる。当該変化率は、フィルタ１Ｅの阻止帯域ＥＢの高周波側における変化率と概ね同等である。このように、フィルタ１Ｅと、他のフィルタとを組み合わせることによって、例えば、通過帯域が比較的広く、かつ通過帯域の端部における減衰量の変化率を大きくしたフィルタ特性を得ることができる。

なお、図示の例では、通過帯域ＰＢｗの低周波側に隣接する阻止帯域ＥＢを有するフィルタ１Ｅを設けたが、当該フィルタ１Ｅに代えて、又は加えて、通過帯域ＰＢｗの高周波側に隣接する阻止帯域ＥＢを有するフィルタ１Ｅを設けてもよい。通過帯域ＰＢｗと阻止帯域ＥＢとは、端部の周波数が一致していてもよいし、離れていてもよいし、重複していてもよく、また、端部の周波数差（隣接の程度）も適宜に設定されてよい。複合フィルタ２０１は、例えば、分波器１０１における送信フィルタ１０９及び／又は受信フィルタ１１１に利用されてもよいし、通信装置１５１のバンドパスフィルタ１５５及び／又は１６３に利用されてもよい。

本開示に係る技術は、以上の実施形態に限定されず、種々の態様で実施されてよい。

フィルタがラダー型共振子フィルタである場合において、２以上のチップに分配される複数の共振子は、直列共振子及び並列共振子に限定されない。例えば、複数の直列共振子は、原則的には、互いに同一の共振周波数を有している。ただし、フィルタ特性を向上させるために、直列共振子同士で共振周波数が若干ずれるように調整されることがある。このような場合において、共振周波数が互いにずれている複数の直列共振子が、膜厚の絶対値が互いに異なる複数のチップに分配されてもよい。複数の並列共振子についても同様である。

膜厚の絶対値が互いに異なる複数のチップを有するフィルタは、ラダー型共振子フィルタに限定されない。例えば、図９では、共振子２１と、多重モード型フィルタ１１３とを有する受信フィルタ１１１を示した。この共振子２１と、多重モード型フィルタ１１３とが、２つのチップに分配されてもよい。また、例えば、フィルタは、図３に示したラダー型共振子フィルタにおいて、並列共振子に代えてインダクタを設けたものであってもよい。そして、複数の直列共振子が膜厚の絶対値が互いに異なる複数のチップに分配されてよい。

フィルタのパッケージは、実施形態に示した構成以外の種々の構成を有してよい。例えば、各チップは、箱状のカバーが励振電極３７を覆うように固着基板２７に被せられる構成（いわゆるウェハレベルパッケージ型の弾性波チップ）とされてもよい。そして、チップは、カバーの天面を実装基板５に向けて実装されてよい。

実施形態では、支持基板５３、多層膜５５及び圧電膜５７は、同等の広さを有しているものとして図示された。ただし、これらは互いに広さが異なっていてもよい。例えば、圧電膜５７の面積が多層膜５５の面積よりも小さくされて多層膜５５の上面の一部が露出していてもよい。また、例えば、多層膜５５（及び圧電膜５７）の面積が支持基板５３の面積よりも小さくされて支持基板５３の上面の一部が露出していてもよい。なお、このような場合において、チップ端子２９は、圧電膜５７上ではなく、多層膜５５又は支持基板５３の上面に位置していてもよい。

複数のフィルタを含む分波器は、デュプレクサに限定されない。例えば、分波器（マルチプレクサ）は、３つのフィルタを含むトリプレクサであってもよいし、４つのフィルタを含むクアッドプレクサであってもよい。技術分野によっては、マルチプレクサの語は、狭義の意味に用いられることがある。例えば、マルチプレクサの語は、２以上の信号を混合して出力するデバイスのみを指す用語として用いられることがある。本開示においては、マルチプレクサの語は、広義に用いられ、例えば、信号を混合する機能は有していなくてもよい。

１…弾性波フィルタ、７Ａ…第１チップ、７Ｂ…第２チップ、３７…励振電極、５３…支持基板、５７…圧電膜、５９…音響膜。

Claims (19)

1. 少なくとも１つの第１共振子を有する第１チップと、
   少なくとも１つの第２共振子を有する第２チップと、
   を備え
   前記第１チップ及び前記第２チップは
   多層膜と、
   前記多層膜上方に位置する圧電膜と、
   を有し、
   前記多層膜は
   少なくとも一層の第１音響膜と、
   少なくとも一層の第２音響膜と、
   を含み、
   前記第１チップ及び前記第２チップにおいて、前記多層膜及び前記圧電膜の合計厚さが互いに異なっており、
   前記第１チップにおける前記多層膜と前記圧電膜の厚さの比と、前記第２チップにおける前記多層膜と前記圧電膜の厚さの比の差が５％以内である
   弾性波フィルタ。
2. 前記第１チップ及び前記第２チップにおける前記多層膜と前記圧電膜の厚さの比が互いに同じとしたときの値と比較して、
   それぞれの前記圧電膜の厚さの比の差が５％以内であり、
   それぞれの前記多層膜の厚さの比の差が３％以内である
   請求項１に記載の弾性波フィルタ。
3. 前記第１音響膜の材料は上面と接する層と比較して音響インピーダンスが低く、
   前記第２音響膜の材料は上面と接する層と比較して音響インピーダンスが高い、
   請求項１または２に記載の弾性波フィルタ。
4. 前記第１音響膜は二酸化ケイ素を含み、
   前記第２音響膜は酸化ハフニウムを含む、
   請求項３に記載の弾性波フィルタ。
5. 複数の前記第１音響膜の少なくとも一層は、異なる材料である
   請求項１乃至４のいずれか一項に記載の弾性波フィルタ。
6. 複数の前記第２音響膜の少なくとも一層は、異なる材料である
   請求項１乃至５のいずれか一項に記載の弾性波フィルタ。
7. 前記第１チップ及び前記第２チップは、
   前記多層膜及び前記圧電膜の、合計の積層数が同じである
   請求項１乃至６のいずれか一項に記載の弾性波フィルタ。
8. 前記第１チップ及び前記第２チップは、
   前記多層膜及び前記圧電膜の、積層方向における材料の並び順が同じである
   請求項１乃至７のいずれか一項に記載の弾性波フィルタ。
9. 前記多層膜下方に位置する支持基板を有し、
   前記第１チップと前記第２チップの少なくとも一方は、前記支持基板と前記多層膜との 間に追加層を有する、
   請求項７または８に記載の弾性波フィルタ。
10. 前記第１チップは第１励振電極を有し、
    前記第２チップは第２励振電極を有し、
    前記第１チップと前記第２チップの前記合計厚さの比は、前記第１励振電極のピッチと前記第２励振電極のピッチの比と異なる
    請求項１乃至９のいずれか一項に記載の弾性波フィルタ。
11. 前記第１共振子の共振周波数は、前記第２共振子の共振周波数よりも高く、
    前記第１チップにおける前記合計厚さが前記第２チップにおける前記合計厚さよりも薄い
    請求項１乃至１０のいずれか一項に記載の弾性波フィルタ。
12. 前記第１チップの前記支持基板の厚さは、前記第２チップの前記支持基板の厚さより も薄い
    請求項１１に記載の弾性波フィルタ。
13. 直列腕と、
    並列腕と、
    を有し、
    前記直列腕は
    前記第１共振子または前記第２共振子である２つの直列共振子と、
    前記直列共振子を接続する配線と、
    を含み、
    前記並列腕は、
    前記第１共振子または前記第２共振子である少なくとも１つの並列共振子を含み、
    前記配線に接続しており、
    前記直列共振子は
    バスバーと、
    前記バスバーに接続された複数の電極指と、
    を有し、
    前記配線の前記共振子が含む電極指の配列方向の幅が、平面視で、前記バスバーの前記電極指の配列方向の長さ以上である
    請求項１１または１２に記載の弾性波フィルタ。
14. 前記幅が平面視で、前記バスバーの前記電極指の配列方向の長さよりも大きい
    請求項１３に記載の弾性波フィルタ。
15. 前記第１共振子を有する直列腕と、
    前記第２共振子を有する並列腕と、を有し、
    前記第１共振子と前記第２共振子は、ラダー型のバンドパスフィルタを構成する、
    請求項１１乃至１４のいずれか一項に記載の弾性波フィルタ。
16. 前記第１共振子を有する並列腕と、
    前記第２共振子を有する直列腕と、を有し、
    前記第１共振子と前記第２共振子は、ラダー型のバンドエリミネーションフィルタを構成する、
    請求項１１乃至１４のいずれか一項に記載の弾性波フィルタ。
17. 前記第１チップ及び前記第２チップが実装されている実装基板と、
    前記第１チップ及び前記第２チップの上から前記実装基板を覆っている封止部と、
    を有し、
    平面視で、封止部の、前記第１チップと重なる部分の体積が、第２チップと重なる部分の体積よりも大きい
    請求項１乃至１６のいずれか一項に記載の弾性波フィルタ。
18. 前記第１共振子及び前記第２共振子は、スラブモードの弾性波を励振するように構成された
    請求項１乃至１７のいずれか一項に記載の弾性波フィルタ。
19. 請求項１乃至１８のいずれか一項に記載の弾性波フィルタと、
    前記弾性波フィルタに電気的に接続されているアンテナと、
    前記弾性波フィルタを介して前記アンテナと電気的に接続されている集積回路素子と、
    を備える通信装置。

Images